KR0169281B1 - 반도체 실리콘 기판과 그 제조방법 - Google Patents

반도체 실리콘 기판과 그 제조방법 Download PDF

Info

Publication number
KR0169281B1
KR0169281B1 KR1019940005080A KR19940005080A KR0169281B1 KR 0169281 B1 KR0169281 B1 KR 0169281B1 KR 1019940005080 A KR1019940005080 A KR 1019940005080A KR 19940005080 A KR19940005080 A KR 19940005080A KR 0169281 B1 KR0169281 B1 KR 0169281B1
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
oxygen
single crystal
oxygen precipitate
Prior art date
Application number
KR1019940005080A
Other languages
English (en)
Other versions
KR940022679A (ko
Inventor
요시노리 호마
미츠히로 도미타
히데유키 야마자키
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940022679A publication Critical patent/KR940022679A/ko
Application granted granted Critical
Publication of KR0169281B1 publication Critical patent/KR0169281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Abstract

본 발명은, 그내부에 형성된 산소석출물을 갖춘 반도체 Si기판을 제공하는 바, 여기서 산소석출물에 포함된 산소원자의 수가 5×1010개 이상이고, 산소석출물의 밀도가 2×108/cm3이하인 것을 특징으로 한다. 또한 본 발명은, 그 내부에 형성된 산소석출물이 형성된 반도체 Si기판을 제공하는 바, 여기서 산소석출물에 포함된 산소원자의 수가 5×1010개 이하이고, 산소석출물의 밀도가 2×1010/cm3이하인 것을 특징으로 한다. 이러한 반도체 Si기판에 있어서, 반도체장치의 제조공정에서 산소석출물에 의해 발생된 원하지 않는 문제가 실질적으로 해결됨으로써 수율과 반도체장치 생산품의 신뢰성을 개선하게 된다.
본 발명에 따른 반도체 Si기판의 제조방법은, 800℃로부터 1000℃까지의 평균 온도상승속도가 다음의 식 V2=(2×V12)+V1+39(여기서, V1[mm/min]은 Si단결정의 풀업속도를 나타내고, , V2[℃/min]는 800℃로부터 1000℃까지의 평균온도상승속도를 나타냄)을 만족하는 조건하에서 초크라스키(CZ)방법에 의해 Si단결정을 성장하는 단계와, 웨이퍼에서 성장된 Si단결정을 처리하는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 얻어진 반도체 Si기판은 높은 수율 및 고신뢰성을 갖춘 반도체장치의 형성을 위한 재료로서 적절하다.

Description

반도체 실리콘(Si)기판과 그 제조방법
제1도는 일반적인 반도체 Si기판이 무결함층에서 처리되는 처리온도와, 재료로서 무결함층을 갖춘 반도체 Si기판을 이용함으로써 제조된 반도체소자(장치)와의 관계를 나타낸 그래프.
제2도는 일반적인 반도체 Si기판의 산소석출물에 포함된 산소원자의 밀도와, 재료로서 반도체 Si기판을 이용함으로써 제조된 반도체소자(장치)의 수율과의 관계를 나타낸 그래프.
제3도는 본 발명에 따른 반도체 Si기판이 무결함층에서 처리되는 처리온도와, 재료로서 무결함층을 갖춘 반도체 Si기판을 이용하여 제조된 반도체소자(장치)의 수율과의 관계를 나타낸 그래프.
제4도는 웨이퍼에서 Si단결정이 무결함층에서 처리되는 처리에 의해 얻어진 반도체 Si기판의 처리온도에서 일반적인 반도체 Si기판의 성장속도와, 재료로서 무결함층을 갖춘 반도체 Si기판을 이용함으로써 제조된 반도체소자(장치)의 수율과의 관계를 나타낸 그래프.
제5도는 웨이퍼에서의 성장된 Si단결정이 무결함층에서 처리되는 처리에 의해 얻어진 반도체 Si기판의 처리온도인 일정한 성장속도에서의 Si단결정 성장의 시간에서의 온도상승속도와, 재료로서 무결함층을 갖춘 반도체 Si기판을 이용해서 제조된 반도체소자(장치)의 수율과의 관계를 나타낸 그래프.
제6도는 Si단결정 성장의 시간에서의 온도상승 속도인 Si단결정의 성장속도와, 웨이퍼에서의 성장된 단결정을 처리함과 더불어 재료로서 무결함층에서 웨이퍼를 처리함으로써 얻어진 반도체 Si기판을 이용함으로써 제조된 반도체소자(장치)의 양호한 수율의 영역과의 관계를 나타낸 그래프이다.
[산업상의 이용분야]
본 발명은 반도체 Si기판과 반도체 Si기판의 제조방법에 관한 것으로, 특히 LSI반도체소자(LSI반도체장치)를 제조하기에 적절한 반도체 Si기판과 반도체 Si기판을 제조하기 위한 방법에 관한 것이다.
[종래의 기술 및 그 문제점]
초크라스키(CZ)방법에 의해 제조된 Si단결정은 LSI반도체장치 등을 위해 일반적으로 이용되는 웨이퍼(반도체 Si기판)에서 처리된다. Si단결정이 성장하는 동안 과도한 산소는 용융로 및 분위기로부터 성장하는 Si단결정내로 용해되어 들어가는 경향이 있다. 이러한 Si단결정으로부터 잘려지는 Si기판(웨이퍼)이 1000℃이하의 가스분위기에서 열처리(어닐링)될 경우, Si기판에 용해된 과도한 산소는 반도체 Si기판에서 산소석출물을 발생시킨다. 더욱이, 산화유기층결함(OSF)이 반도체 Si기판에서 야기되어 p-n접합 누설 및 형성된 반도체소자의 특성 열화를 야기시킨다. 여기서, 반도체 Si기판내의 산소석출물은 어떠한 종류의 결정 결함에 산소가 집중되어 있는 것을 의미하고, 여기서 산소석출물 당 산소 원자의 수가 기준으로 된다.
반도체 Si기판 내에서의 이러한 산소석출물에 의해 야기된 문제를 해결하기 위한 수단으로서, 반도체 Si기판의 표면층의 산소를 외부로 확산시키기 위해 Si단결정으로부터 잘려진 반도체 Si기판이 미리 열처리된다. 즉, 반도체 Si기판의 표면층에서의 산소의 외부 확산은 반도체 Si기판의 표면상의 DZ(Denuded Zone)층으로 불리워지는 무결함층의 형성을 허용함으로써 산소유기층결함(OSF)의 발생을 억제한다.
그러나, 상기한 바와 같이 미리 열처리를 수행한 경우에는 반도체 Si기판에 용해된 과도한 산소가 다량의 산소석출물을 발생시킬 수 있다. 이러한 다량의 산소석출물의 발생은 반도체 Si기판의 기계적 강도를 열화시킴과 더불어 반도체 Si기판의 휘어짐을 야기시킨다. 따라서, 이러한 반도체 Si기판이 재료로서 LSI소자 등을 제조하기 위해 이용된다면 상기한 반도체 Si기판의 기계적강도나 휘어짐의 열화가 제조 수율을 감소시키게 된다.
이러한 문제를 극복하기 위해 LSI소자를 제조하기 위한 재료로서 이용되는 반도체 Si기판에서의 산소농도와 미세 결함의 수를 규정함으로써 제어하고 있다.
그러나, 산소석출물의 크기나 수가 반도체 Si기판의 열이력과, 함유된 탄소의 농도 및, 풀업속도와 같은 Si단결정 성장의 조건에 따라 종속적으로 변한다. 따라서, 소위 무결함층이 형성된 것으로 불리워지는 고품질의 반도체 Si기판은 실질적으로 얻을 수 없게 된다. 즉, 제조공정중에서 휘어짐이나 열처리에 의한 스트레스가 발생되지 않는 반도체 Si기판의 사용, 또는 휘어짐이나 열처리에 의한 스트레스가 발생하지 않는 반도체 Si기판의 제조의 유효한 처리수단, 또는 휘어짐이나 열처리에 의한 스트레스를 발생시키지 않고서 반도체 Si기판을 소자화하는 제조조건의 설정등이 곤란하기 때문에, 실질적으로 어느 정도의 수율의 저하가 있다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체 Si기판에서 열처리에 따른 휘어짐이나 스트레스의 발생을 Si장치의 제조공정에서 상당히 감소시킬 수 있도록 된 반도체 Si기판을 제공함에 그 목적이 있다.
또한 본 발명은, Si장치의 제조공정에서 고신뢰성을 갖춘 반도체소자(반도체장치)의 형성을 허용하는 반도체 Si기판을 제공함에 다른 목적이 있다.
또한 본 발명은, Si장치의 제조공정에서 높은 수율로 원하는 반도체소자(반도체장치)의 형성을 허용하는 반도체 Si기판을 제공함에 또 다른 목적이 있다.
또한 본 발명은, 고신뢰성의 반도체소자를 제조하기에 적절한 반도체 Si기판을 제조하기 위한 방법을 제공함에 다른 목적이 있다.
또한, 본 발명은, 고 신뢰성을 갖춘 LSI반도체소자를 제조하기에 적절한 반도체 Si기판을 제조하기 위한 방법을 제공함에 또 다른 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명의 제1측면에 따른 반도체 Si기판은, 산소석출물이 형성된 반도체 Si기판에 있어서, 산소석출물에 포함된 산소원자의 수가 5×1010개 이상이고, 산소석출물의 밀도가 2×108/cm3이하인 것을 특징으로 한다.
또한 본 발명의 제2측면에 따른 반도체 Si기판은, 산소석출물이 형성된 반도체 Si기판에 있어서, 산소석출물에 포함된 산소원자의 수가 5×1010개 미만이고, 산소석출물의 밀도가 2×1010/cm3이하인 것을 특징으로 한다.
또한 본 발명에 따른 제3측면에 따른 반도체 Si기판의 제조방법은, 800℃로부터 1000℃까지의 평균온도상승속도가 다음의 식,
V2=(2×V1 2 )+V1+39
(여기서, V1[mm/min]은 Si단결정의 풀업속도를 나타내고, V2[℃/min]는 800℃로부터 1000℃까지의 평균 온도상승속도를 나타냄)
을 만족하는 조건하에서 초크라스키(CZ)방법에 의해 Si단결정을 성장하는 단계와, 웨이퍼에서 성장된 Si단결정을 처리하는 단계를 구비하여 이루어진 것을 특징으로 한다.
본 발명은 다음과 같은 사실에 기초한다.
반도체 Si기판의 표면층의 산소를 외부로 확산시키기 위해 그 풀업속도가 다른 Si단결정으로부터 잘려진 반도체 Si기판이 미리 열처리된다. 이러한 확산에 의해 DN(Denuded Zone)층으로 불리워지는 무결함층이 반도체 Si기판의 표면상에 형성된다. 다음에, 무결함층을 갖춘 반도체 Si기판을 고려하여 발명자는 반도체 Si기판에 형성된 산소석출물에 함유된 산소원자의 밀도와 반도체소자(장치)의 수율과의 관계에 대해 실험 및 연구를 수행하였다.
결론적으로, 휘어짐의 발생은 (a) 산소석출물에 포함된 산소원자의 수가 5×1010개 이상이고, 산소석출물의 밀도가 2×108/cm3이하인 경우와, (b) 산소 석출물에 포함된 산소원자의 수가 5×1010개 미만이고, 산소석출물의 밀도가 2×1010/cm3이하인 경우에 실질적으로 감소됨을 알 수 있었다. 즉, 반도체 Si기판내의 산소석출물에 포함된 산소원자의 수 및 밀도가 상기한 영역이라면, 반도체소자를 제조하기 위한 공정 동안 반도체 Si기판에서 휘어짐이 거의 발생하지 않게 됨과 더불어 열에 대한 스트레스 마진이 넓어지게 되어 수율이 향상된다.
또한, 초크라스키(CZ)방법에 의해 Si단결정을 풀업할 때의 Si단결정의 800℃로부터 1000℃까지의 평균 온도상승속도(V2[℃/min])와 풀업속도(V1[mm/min])가 다음의 식,
V2=(2×V12)+V1+39
을 만족하면, 성장된 Si단결정은 LSI반도체소자를 제조하는데 적절함을 알 수 있었다. 즉, 산소석출물에 포함된 산소원자의 수가 5×1010개 이상이고, 산소석출물의 밀도가 2×108/cm3이하이거나, 산소석출물에 포함된 산소원자의 수가 5×1010개 미만이고, 산소석출물의 밀도가 2×1010/cm3이하인 때에 상기한 조건하에서 성장된 Si단결정으로부터 반도체 Si기판을 얻을 수 있는 확율이 높음을 알 수 있다. 이 때, 확인된 사실을 고려함으로써 본 발명이 달성되었다.
본 발명에 있어서, 반도체 Si기판내의 산소석출물에 포함된 산소원자의 수와 산소석출물의 밀도는 다음과 같이 측정된다. 산소원자의 수를 측정하기 위해 2차 이온질량분석계가 이용되고, 그 수는 14.5KeV의 Cs[+이온]가 6mA/cm3의 이온 전류 밀도에서 제1차 이온으로 이용되는 경우 측정된 값이다. 이러한 조건하에서 산소의 검지한계는 2×1016/cm3이고, 산소원자 수의 검지한계는 3×108개이다. 평균온도상승속도(V2[℃/min])는 Si단결정 성장시 800℃로부터 1000℃까지의 온도상승에 있어서의 속도의 평균 값을 의미한다. 따라서, 온도는 직선과, 계단, 오목한 곡선 및, 볼록한 곡선등과 같은 여러 가지 형태로 상승한다. 여기서, 온도는 직선-선형으로 상승하는 것이 바람직하다.
본 발명의 반도체 Si기판에 따르면, 반도체 Si기판의 산소석출물은 주어진 범위에서 선택 및 제어됨으로써 반도체 Si기판에서의 기계적 열화 및 휘어짐의 발생을 감소시키게 된다. 결론적으로, LSI반도체소자(LSI반도체장치) 등의 제조공정에서의 수율이 증가될 수 있음과 더불어 고신뢰성을 갖춘 LSI반도체소자(LSI반도체장치) 등을 얻을 수 있게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예1을 상세히 설명한다.
제1도와 제2도 및 제3도는 본 발명의 실시예1로서, 본 실시예에 있어서 반도체 Si기판내의 산소원자의 수와 산소석출물의 산소밀도는 2차 이온질량분석계에 따라 결정된다. 2차 이온질량분석계에 따른 측정에 있어서, 산소원자의 수는 14.5KeV의 Cs[+이온]가 6mA/cm3의 이온 전류 밀도에서 제1차 이온으로 이용되는 경우 측정된 값이다. 여기서, 산소의 검지한계는 2×1016/cm3이고, 산소원자 수의 검지한계는 3×108개이다.
[예 1]
먼저, 0.7mm의 두께를 갖춘 반도체 Si기판이 통상적인 절단수단에 의해 소위 초크라스키(CZ)방법으로 1.0mm/min의 풀업속도로 성장된 Si단결정으로부터 잘려진다. 다음에, 잘려진 반도체 Si기판이 800℃, 900℃ 또는 1000℃의 수소분위기에서 4시간 동안 열처리된다. 이러한 열처리는 반도체 Si기판의 표면층의 산소를 외부로 확산시키고, 이러한 외부산소확산에 의해 DN(Denuded Zone)으로 불리워지는 무결함층이 반도체 Si기판의 표면에 형성된다. 그후, 그 표면상에 형성된 무결함층을 갖춘 반도체 Si기판이 LSI반도체소자를 형성하기 위한 nMOS형 LSI반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지고, 그 결과가 제1도에 도시되어 있다. 즉, 무결함층을 위한 처리온도가 낮음에 따라 반도체 Si기판의 열화에 기인하는 불만족스러운 생산품의 비율이 높아지게 된다.
반도체 Si기판의 산소석출물에 포함된 산소원자의 수가 5×1010개 이상임과 더불어 산소석출물의 밀도가 0.8×108/cm3로부터 5×108/cm3의 범위인 반도체 Si기판이 800℃의 무결함층을 위한 열처리를 수행한 Si기판으로부터 선택되고, 이러한 반도체 Si기판은 LSI반도체소자를 형성하기 위한 nMOS형 반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지고, 그 결과가 제2도에 도시되어 있다. 제2도로부터 명백히 알수 있는 바와 같이 산소석출물의 밀도가 2×108/cm3이하이면 수율이 만족스럽게 되고, 산소석출물의 밀도가 2×108/cm3를 넘으면 수율이 현저하게 감소된다.
반도체 Si기판의 산소석출물에 포함된 산소원자의 수가 5×1010개 이상임과 더불어 산소석출물의 밀도가 0.8X108/cm3로부터 5×108/cm3의 범위인 반도체 Si 기판이 900℃나 1000℃의 무결함층을 위한 열처리를 수행한 Si기판으로부터 선택되고, 이러한 반도체 Si 기판은 LSI반도체소자를 형성하기 위한 nMOS형 반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지는 바, 산소석출물의 밀도가 2×108/cm3이하이면 수율이 만족스럽게 되고, 산소석출물의 밀도가 2×108/cm3를 넘으면 수율이 현저하게 감소된다.
제3도는 산소석출물에 포함된 산소원자의 수가 5×1010개 이상임과 더불어 산소석출물의 밀도가 2×108/cm3이하인 반도체 Si기판을 이용하여 LSI반도체소자를 제조할 경우의 수율을 나타낸 것으로, 여기서 반도체 Si기판에 포함된 산소석출물이 800℃, 900℃ 또는 1000℃에서 무결함층을 위해 열처리된다.
이상, 산소석출물을 갖춘 반도체 Si기판을 고려하여 산소석출물에 포함된 산소원자의 수가 5×1010개 이상임과 더불어 산소석출물의 밀도가 2×108/cm3이하인 반도체 Si기판을 설명하였다. 더욱이, 산소석출물에 포함된 산소원자의 수가 5×1010개 미만임과 더불어 산소석출물의 밀도가 2×108/cm3이하인 반도체 Si기판이 산소석출물이 형성된 반도체 Si기판으로부터 선택된다. 이러한 반도체 Si기판은 nMOS형 LSI반도체소자를 제조하는데 유사하게 이용된다. 한편, 산소원자의 수가 5×1010개 미만임과 더불어 산소석출물의 밀도가 2×108/cm3이하인 반도체 Si기판이 LSI반도체소자를 형성하기 위해 nMOS형 LSI반도체소자의 제조공정에 이용된다. 이 경우, 산소석출물내의 산소원자의 수는 5×1010개 이하임과 더불어 산소석출물의 밀도가 2×108/cm3이하이고, 만족할 만한 수율이 얻어졌다.
[예 2]
0.7mm의 두께를 갖춘 반도체 Si기판이 통상적인 절단수단에 의해 소위 초크라스키(CZ)방법으로 0.5mm/min 내지 2.0mm/min까지 설정된 풀업속도로 성장된 Si단결정으로부터 잘려진다. 다음에, 잘려진 반도체 Si기판이 800℃, 900℃ 또는 1000℃의 수소분위기에서 4시간 동안 열처리된다. 이러한 열처리는 반도체 Si기판의 표면층의 산소를 외부로 확산시키고, 이러한 외부산소확산에 의해 DN(Denuded Zone)으로 불리워지는 무결함층이 반도체Si기판의 표면에 형성된다. 그후, 그 표면상에 형성된 무결함층을 갖춘 반도체 Si기판이 LSI반도체소자를 형성하기 위한 nMOS형 LSI반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지고, 그 결과가 제4도에 도시되어 있다. 즉, 풀업속도가 높아짐에 따라 수율이 감소하는 경향이 있다. 제4도에서 ×는 0.5mm/min의 풀업속도, o는 1.0mm/min의 풀업속도, △는 1.5mm/min의 풀업속도, □는 2.0mm/min의 풀업속도를 나타낸다.
더욱이, Si단결정이 초크라스키(CZ)방법으로 40 내지 50℃로 설정되는 800 내지 1000℃의 평균온도상승속도에서 2.0mm/min의 풀업속도로 성장된다. 여기서, 0.7mm의 두께를 갖춘 반도체 Si기판이 통상적인 절단수단에 의해 성장된 Si단결정으로부터 잘려진다. 다음에, 잘려진 반도체 Si기판이 1000℃의 수소분위기에서 4시간 동안 열처리된다. 이러한 열처리는 반도체 Si기판의 표면층의 산소를 외부로 확산시키고, 이러한 외부산소확산에 의해 DN(Denuded Zone)으로 불리워지는 무결함층이 반도체 Si기판의 표면층에 형성된다. 그 후, 그 표면상에 형성된 무결함층을 갖춘 반도체 Si기판이 LSI반도체소자를 형성하기 위한 nMOS형 LSI반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지고, 그 결과가 제5도에 도시되어 있다. 평균온도상승속도가 49℃이상이면, 수율이 개선됨을 알 수 있다.
더욱이, Si단결정이 40 내지 50℃로 설정되는 800 내지 1000℃의 평균온도상승속도에서 0.5mm/min 내지 2.0mm/min의 범위의 풀업속도로 성장된다. 여기서, 0.7mm의 두께를 갖춘 반도체 Si기판이 통상적인 절단수단에 의해 성장된 Si단결정으로부터 잘려진다. 다음에, 잘려진 반도체 Si기판이 1000℃의 수소분위기에서 4시간 동안 열처리된다. 그 후, 반도체 Si기판이 LSI반도체소자를 형성하기 위한 nMOS형 LSI반도체소자의 제조공정에 이용된다. 여기서, LSI반도체소자(생산품)의 제조에 있어서의 수율이 얻어지고, 그 결과가 제6도에 도시되어 있다. 즉, LSI반도체소자의 제조(생산품)에 있어서 수율에 따른 Si단결정의 성장단계에 있어서 800℃로부터 1000℃까지의 평균온도상승속도(V2[℃/min])와 풀업속도(V1[mm/min])간의 관계는 평균온도상승속도가 V2=(2×V1 2)+V1+39로 설정되면, 수율이 개선되는 것을 확인하였다.
열처리온도가 800℃나 900℃인 경우에는 상기한 수율의 개선이 확인되지 않는다.
본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 다양하게 실시할 수 있음은 물론이다. 예컨대, 무결함층에서의 반도체 Si기판의 처리는 800℃, 900℃ 또는 1000℃ 이외의 온도에서 수행해도 된다. 그러나, Si단결정의 평균풀업속도(V1[mm/min])에 따른 800 내지 1000℃의 평균온도상승속도(V2[℃/min])와 관련하여 성장된 단결정으로부터 얻어진 반도체 Si기판의 경우에 있어서, 800 내지 900℃의 무결함층을 위한 처리가 불필요하다. 더욱이, 무결함층에서의 반도체 Si기판의 처리는 진공 또는 비산화 분위기에서 수행해도 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 반도체 Si기판에 의하면, 산소석출물에 포함된 산소원자의 수와 산소석출물의 밀도가 주어진 범위로 설정되고, 재료로서 이러한 반도체 Si기판을 이용함으로써 반도체소자(장치)의 제조공정에서 열처리에 기인한 휘어짐이나 열화를 상당히 감소 또는 방지할 수 있게 된다.
더욱이, 본 발명에 따른 반도체 Si기판의 제조방법에 따르면, 제조공정에서의 열처리에 기인한 휘어짐이나 열화가 없는 반도체 Si기판을 용이하게 얻을 수 있게 된다. 따라서 본 발명에 따르면, 고신뢰성을 갖춘 반도체소자(장치)를 높은 수율로 제조할 수 있게 된다.

Claims (6)

  1. 산소석출물이 형성된 반도체 Si기판에 있어서, 산소석출물에 포함된 산소원자의 수가 5×1010개 이상이고, 산소석출물의 밀도가 2×108/cm3이하인 것을 특징으로 하는 반도체 Si기판.
  2. 산소석출물이 형성된 반도체 Si기판에 있어서, 산소석출물에 포함된 산소원자의 수가 5×1010개 미만이고, 산소석출물의 밀도가 2×1010/cm3이하인 것을 특징으로 하는 반도체 Si기판.
  3. 800℃로부터 1000℃까지의 평균온도상승속도가 다음의 식, V2=(2×V1 2)+V1+39 (여기서, V1[mm/min]은 Si단결정의 풀업속도를 나타내고, V2[℃/min]는 800℃로부터 1000℃까지의 평균온도상승속도를 나타냄)을 만족하는 조건하에서 초크라스키(CZ)방법에 의해 Si단결정을 성장하는 단계와, 웨이퍼에서 성장된 Si단결정을 처리하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체 Si기판의 제조방법.
  4. 800℃로부터 1000℃까지의 평균온도상승속도가 다음의 식, V2=(2×V1 2)+V1+39 (여기서, V1[mm/min]은 Si단결정의 풀업속도를 나타내고, V2[℃/min]는 800℃로부터 1000℃까지의 평균온도상승속도를 나타냄)을 만족하는 조건하에서 초크라스키(CZ)방법에 의해 Si단결정을 성장하는 단계와, 웨이퍼에서 성장된 Si단결정을 처리하는 단계 및, 800℃ 내지 1000℃의 무결함층에서 웨이퍼를 처리하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체 Si기판의 제조방법.
  5. 제3항에 있어서, Si단결정의 풀업속도(V1)를 0.5∼2.0으로 한 것을 특징으로 하는 반도체 Si기판의 제조방법.
  6. 제4항에 있어서, Si단결정의 풀업속도(V1)를 0.5∼2.0으로 한 것을 특징으로 하는 반도체 Si기판의 제조방법.
KR1019940005080A 1993-03-15 1994-03-15 반도체 실리콘 기판과 그 제조방법 KR0169281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-54012 1993-03-15
JP5401293 1993-03-15

Publications (2)

Publication Number Publication Date
KR940022679A KR940022679A (ko) 1994-10-21
KR0169281B1 true KR0169281B1 (ko) 1999-02-01

Family

ID=12958683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005080A KR0169281B1 (ko) 1993-03-15 1994-03-15 반도체 실리콘 기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR0169281B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847925B1 (ko) * 2000-12-13 2008-07-22 신에츠 한도타이 가부시키가이샤 어닐웨이퍼의 제조방법 및 어닐웨이퍼

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847925B1 (ko) * 2000-12-13 2008-07-22 신에츠 한도타이 가부시키가이샤 어닐웨이퍼의 제조방법 및 어닐웨이퍼

Also Published As

Publication number Publication date
KR940022679A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
US4376657A (en) Method of making fault-free surface zone in semiconductor devices by step-wise heat treating
CA2171375C (en) Manufacturing method of a silicon wafer having a controlled bmd concentration in the bulk and a good dz layer
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
JP2002524852A (ja) 理想的な酸素析出シリコンウエハの製造方法
US4622082A (en) Conditioned semiconductor substrates
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
US6325848B1 (en) Method of making a silicon substrate with controlled impurity concentration
US6365461B1 (en) Method of manufacturing epitaxial wafer
US4193783A (en) Method of treating a silicon single crystal ingot
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
US4666532A (en) Denuding silicon substrates with oxygen and halogen
JPH09199416A (ja) 半導体基板とその製造方法
KR20030019471A (ko) 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및장치
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
US6599816B2 (en) Method of manufacturing silicon epitaxial wafer
JP4218681B2 (ja) シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
US20120049330A1 (en) Silicon wafer and method for producing the same
KR20020070338A (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR960016219B1 (ko) 반도체 장치
KR0169281B1 (ko) 반도체 실리콘 기판과 그 제조방법
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
KR100481476B1 (ko) 어닐 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee