KR960016219B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR960016219B1
KR960016219B1 KR1019930004773A KR930004773A KR960016219B1 KR 960016219 B1 KR960016219 B1 KR 960016219B1 KR 1019930004773 A KR1019930004773 A KR 1019930004773A KR 930004773 A KR930004773 A KR 930004773A KR 960016219 B1 KR960016219 B1 KR 960016219B1
Authority
KR
South Korea
Prior art keywords
oxygen
region
oxygen concentration
semiconductor device
silicon substrate
Prior art date
Application number
KR1019930004773A
Other languages
English (en)
Other versions
KR930020607A (ko
Inventor
모꾸지 가게야마
요시아끼 마쯔시다
Original Assignee
가부시끼가이샤 도시바
사또 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 사또 후미오 filed Critical 가부시끼가이샤 도시바
Publication of KR930020607A publication Critical patent/KR930020607A/ko
Application granted granted Critical
Publication of KR960016219B1 publication Critical patent/KR960016219B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Abstract

내용없음

Description

반도체 장치
제1도는 환원성 분위기 중에서 열처리를 실시한 실리콘 기판 표면 근방의 격자들 사이의 산소 농도 분포를 도시한 그래프.
제2도는 디바이스 표면에서 깊이가 10㎛ 이내인 최소 격자간 산소 농도와 디바이스 생산성과의 관계를 도시한 그래프.
제3도는 종래의 및 본 실시예의 CMOS 디바이스의 실리콘 기판 내의 격자간 산소 농도 분포를 도시한 그래프.
제4도는 CCD의 백흠집을, DRAM의 자세 불량율 및 MROM의 OSF 밀도의 종래예와 본 실시예의 비교를 도시하는 그래프.
본 발명은 반도체 장치, 특히 인상법(CZ법) 또는 용액 부유법(FZ법)으로 제조된 실리콘 인고트에서 잘라낸 실리콘 기판을 이용한 반도체 장치에 관한 것이다.
현재, 실리콘 기판을 이용한 반도체 장치에서는 초크럴스키 인상법(CZ법)으로 제조된 반도체 웨이퍼(이하, CZ 웨이퍼라 한다)가 일반적으로 사용되고 있다. CZ 웨이퍼에는 실리콘을 석영 도가니에서 인상할때, 산소가 용입하기 때문에 산소가 상온에서 과포화 상태로 포함되고, 과잉 산소 원자는 반도체 장치 제조 공정중의 열처리에 의해, 예를들면 SiO2라는 형태로 석출된다.
상기 실리콘 중에 포함되는 산소 원자는 CZ 웨이퍼의 기계적 강도를 향상시키고, 또 상기와 같이 석출됨으로서 디바이스에 유해한 금속 불순물을 포획(게터링)하기 때문에, CZ 웨이퍼의 제조시에 적절한 격자간 산소 농도가 되도록 제어하는 것이 일반적이다.
그러나 디바이스 활성 영역인 CZ 웨이퍼의 디바이스 제작측 표면 근방에서 산소가 석출되면, OSF(oxidation induced staking fault) 등의 결정 결함이나 CZ 웨이퍼 상에 적층된 산화막의 불량 발생 등의 악 영향이 디바이스에 미친다.
따라서, CZ 웨이퍼의 디바이스 제작측 표면 근방에서 산소 원자가 석출되지 않도록 미리 실리콘 기판의 표면 근방의 격자간 산소 농도를 산소 원자 석출이 발생되지 않을 정도까지 저하시켰다.
그러나, 미리 실리콘 기판의 표면 근방의 격자가 산소 농도를 산소 원자가 석출되지 않은 정도까지, 즉 예를들면 최외 표면의 산소 농도가 7×1017cm-3(구 ASTM 환산, 이하 동일) 정도로 저하시켜서 격자간 산소 농도의 기판 깊이에 따른 분포를 보면, 디바이스 활성 영역 또는 디바이스의 동작에 영향을 미치는 표면에서 10㎛ 정도 깊은 영역에서는 산소 농도가 1×1018cm-3이상이고, 밀도는 낮은 영역에서는 산소 석출이 발생하기 충분한 격자간 산소 원자가 존재한다.
또, Fe 등의 금속 불순물이 디바이스 제작 공정시에 실리콘 기판 중에 침입할 경우, 이들 금속 불순물에서 산소 석출 임계 농도가 저하되기 때문에 상기 산소 농도에서는 산소 석출을 억제하기에 불충분한 농도가 되어 실리콘 기판의 최외 표면 뿐만 아니라 디바이스의 동작에 영향을 미치는 깊은 영역의 범위 내에 있어서도 산소 농도가 충분히 낮아야 한다.
또, 실리콘 기판의 표면에 실리콘 단결정 반도체 층을 균일하게 에피택셜 성장시킨 에피택실 웨이퍼에 있어서는 에피택셜 층에서의 산소 농도가 낮아서 산소 석출을 억제하기 위한 산소 농도가 충분하나 이들 웨이퍼는 일반적으로 제조 비용이 상당히 비쌀 뿐만 아니라 그 제조에는 고도의 기술이 필요하다.
또, 격자간 산소 농도가 낮으면 열응력 등에 대한 내력이 저하되기 때문에, 에피택셜 웨이퍼 또는 FZ 웨이퍼에서는 CZ 웨이퍼에 비해 강도가 악화되기 때문에 디바이스 동작에 악 형향을 미치는 전위 또는 슬립등의 결함이 발생하기 쉽다.
본 발명은 상기 문제를 감안하여, 디바이스에 악 영향을 미치는 금속 분순물의 게터링 효과를 가지고, 또 디바이스의 동작에 대한 영향이 없는 산소 농도 분포 구조를 갖는 반도체 장치의 제공을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 인상법 또는 용액 부유법에 의해 제조된 실리콘 인고트에서 잘려 나온 실리콘 기판을 이용하는 반도체 장치는 약 10㎛ 깊이 영역보다 깊은 영역 내에서 격자간 산소 농도가 상기 표면이외에서 예를들면, 5×1018cm-3(구 ASTM 환산) 이하의 최소값을 가진 분포를 이루고, 이 표면에서 약 10㎛ 깊이 영역보다 깊은 영역에 격자산 산소 농도가 예를들면, 1.2×1018cm-3(구 ASTM 환산) 이상으로 되는 영역이 존재하도록 한 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따른 디바이스의 동작에 영향을 미치는 실리콘 기판의 디바이스 제작측 표면에서 약 10㎛의 깊은 영역에 있어서도 반도체 장치 제조 공정에서 산소가 석출되지 않고, 특히 이보다 깊은 영역에 있어서는 산소가 석출되어 금속 불순물의 게터링 효과를 기대할 수 있다.
또, 표면의 격자간 산소 농도가 5×017cm-3(구 ASTM 환산)을 초과하는 경우에는 상기 열응력에 대한 내력의 향상 효과가 있다.
이하, 본 발명의 한 실시예를 설명한다. 또, 본 실시예에서는 초크럴스키 인상법으로 제조된 실리콘 인고트에서 잘려나온 실리콘 기판을 이용하는 예가 설명되어 있으나, 용액 부유법에 의해 제조된 실리콘 인고트에서 잘려나온 실리콘 기판에 대해서도 동일하다.
먼저 초크럴스키 인상법에 의해 실리콘 인고트를 제작하고, 이 인고트에서 소정 두께의 실리콘 기판을 잘라낸다. 그리고, 디바이스 제조 제1공정으로서 실리콘 기판을 고순도의 수소 가스 100% 분위기 내에서, 예를들면 1150℃ 온도에서 4시간 걸쳐 아닐링하고 이후 종래와 마찬가지로 CMOS 제조 공정을 거쳐 반도체 장치를 얻는다.
이와 같이 실리콘 인고트에서 잘려나온 실리콘 기판을 수소 가스의 환원성 분위기에서 처리하면, 실리콘 기판 표면의 산소 원자가 수소와 반응해서 실리콘 기판 표면의 산소 농도가 거의 0으로 되고, 그 결과 산소원자의 외방 확산이 촉진되기 때문에 상기 열처리 직후의 격자간 산소 농도 상황은 제1도에 실선으로 도시하는 바와 같이 표면에서 가장 낮은 형태로 된다.
여기에서, 디바이스에 가장 유해한 금속 원소 중 하나인 Fe는 저온에서 실리콘 기판 내에서 산소 원자와 결합해서 산소 석출핵으로 되는 것이 공지되어 있고, 디바이스 활성 영역 및 그 영역에 영향을 미치는 영역에서 산소 원자가 석출되면 디바이스의 불량 원인으로 되는 가능성이 현저히 높아진다. 즉, 상기 영역에 Fe와 과포화 산소가 존재하면 산소 석출이 가속되기 때문에 이것을 방지하기 위해서는 상기 영역에 과포화 산소의 존재를 제거하는 것이 효과적이다.
그래서 상기와 같이 실리콘 기판에 수소 가스 분위기에서 아닐링함으로써 상기 영역에 과포화 산소의 존재를 제거함과 동시에 이러한 영역에 존재하는 Fe 원자를 온도 하강시에 외방으로 확산시켜서 표면에서 석출할 수 있다.
이와 같은 격자간 산소 농도 분포를 갖는 반도체 장치는 실리콘 기판 내에 금속 불순물이 존재할지라도 디바이스 활성 영역 및 그 영역에 영향을 미치는 영역의 격자간 산소 농도가 산소 석출을 발생시킬 만큼 높지 않기 때문에 디바이스의 생산성이 대폭 개선될 수 있다.
제1도의 파선은 반도체 장치 제작 후에 실리콘 기판 표면의 격자간 산소 농도를 도시한 것으로, 그 농도의 최소값은 실리콘 기판의 디바이스 제작측 표면에서, 예를들면 1㎛ 정도의 깊은 영역에 존재한다. 이 최소값에서 표면측의 산소는 디바이스 제작시의 열처리 공정시 확산에 의해 유입된 것이고, 산소 석출물이 성장하는 온도에서는 상기 영역의 격자간 산소는 과포화 상태로 되어 있지 않기 때문에 석출이 진행되지 않는다.
즉, 제1도 내에서 A로 도시한 열처리시의 산소의 고용 한계보다 격자간 산소 농도가 낮은 영역, 예를들면 디바이스 활성 영역 및 그 영역에 영향을 미치는 영역에서는 산소가 석출되지 않기 때문에 디바이스에 악영향을 미치지 않고, 또 보다 깊은 영역에서는 산소가 석출되기 때문에 금속 불순물의 게터링 효과를 기대할 수 있다.
제2도는 실리콘 기판의 디바이스 제작면 표면에서 깊이가 10㎛ 이내에서 최소 격자간 산소 농도와 디바이스 생산율과의 관계를 도시한 것이다. 격자간 산소 농도의 최소값은 상기 디바이스 표면에서 1㎛ 깊이의 영역에 존재한다.
따라서, 실리콘 기판이 표면에서 약 10㎛의 깊은 영역에 격자간 산소 농도가 5×1017cm-3이상인 영역이 존재하도록 함으로서 생산성 향상을 도모할 수 있다.
이것은 종래의 일반적인 격자간 신소 농도 분포를 갖는 반도체 장치[제3도(a)참조]에서는 최외 표면만이 산소의 비포화 영역이고, 실제로 포화 온도가 낮기 때문에 DZ되는 산소 석출 영역이 존재하지 않는 영역이 발생하지만, 상기와 같은 금속 불순물의 침입이 발생되는 경우, 상기 DZ에 산소 석출이 발생하기 때문에 금속 오염에 대한 민감한 디바이스로 되어 생산성이 향상되지 않으나, 본 실시예에 있어서의 격자간 산소 농도 분포를 갖는 반도체 장치[제3도(c)참조]에서는 상기와 같이 금속 불순물 침입이 있는 경우에도 산소 석출이 발생하지 않는다.
또 제3도는 종래예에 있어서 CZ 웨이퍼를 이용한 반도체 장치(CMOS 디바이스)와 에피택셜 웨이퍼를 이용한 반도체 장치(동) 및 이 실시예에 따라 제작한 반도체에 있어서 실리콘 기판 내의 격자간 산소 농도 분포를 각각 (a)-(c)로서 도시한 것이다.
제4도는 CCD 디바이스 백홈집율, DMAM의 자세 불량율 및 MROM의 OSF(결정표면 결함) 밀도에 대한 종래예에 있어서의 격자간 산소 농도 분포를 가지는 반도체 장치[제3도(a) 참조]와 살시예에 의해 제작한 격자간 산소 농도 분포를 갖는 반도체 장치[제3도(c) 참조]를 비교한 것이고, 3가지 예에서도 종래의 산소 분포 구조에 비해 본 실시예의 산소 분포 구조가 유리한 것을 나타낸다.
이와 같이 격자간 산소 농도가 디바이스 작성측 표면에서 깊이 10㎛까지의 영역 내에 5×1017atoms/㎤이하인 최소값을 갖는 분포를 나타내도록 제어함으로서 제4도에 도시한 바와 같이 높은 생산성이 얻어진다.
또, 상기 격자간 산소 농도 분포를 얻는 수단으로서 상기 조건외에 100% 고순도 수소 가스 분위기 내에서 1200℃의 온도에서 1시간, 고순도의 Ar 가스 100% 분위기 내에서 1100℃의 온도로 4시간, 또는 상기 수소 가스와 Ar 가스 혼합 기체내에서 1100℃의 온도로 4시간에 걸쳐 아닐링해도 마찬가지로 격자간 산소 분포 구조에 얻어지는 것이 확인되었다.
이상 상술한 바와 같이 본 발명에 따르면 디바이스 동작에 영향을 미치는 실리콘 기판의 디바이스 제작측 표면에서 약 10㎛의 깊은 영역에 있어서는 반도체 제조 공정에서 산소가 석출되지 않고, 특히 이것보다 깊은 영역에서는 산소가 석출되어 금속 불순물의 게터링 효과를 가질 수 있고, 또 표면에 걸친 결정 결함이 발생하기 어려운 격자간 산소 분포를 지니기 때문에 이것으로 반도체 장치의 오동작을 방지해서 높은 제품 생산성을 얻을 수 있다.

Claims (3)

  1. 인상법 또는 용액 부유법으로 제조된 실리콘 인고트에서 잘려나온 실리콘 기판을 이용하는 반도체 장치에 있어서, 상기 실리콘 기판의 디바이스 제작측 표면에서 약 10㎛까지의 깊은 영역 내에서 격자간 산소 농도가 상기 표면 이외에서 최소값을 갖는 분포로 되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 표면에서 약 10㎛의 깊은 영역보다 깊은 격자간 산소 농도가 1.2×1018cm-3(구 ASTM 환산) 이상으로 되는 영역이 존재하도록 한 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 격자간 산소 농도의 최소값이 5×1017cm-3(구 ASTM 환산) 이하인 것을 특징으로 하는 반도체 장치.
KR1019930004773A 1992-03-27 1993-03-26 반도체 장치 KR960016219B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4071686A JP2535701B2 (ja) 1992-03-27 1992-03-27 半導体装置
JP92-071686 1992-03-27

Publications (2)

Publication Number Publication Date
KR930020607A KR930020607A (ko) 1993-10-20
KR960016219B1 true KR960016219B1 (ko) 1996-12-07

Family

ID=13467690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004773A KR960016219B1 (ko) 1992-03-27 1993-03-26 반도체 장치

Country Status (3)

Country Link
US (1) US5574307A (ko)
JP (1) JP2535701B2 (ko)
KR (1) KR960016219B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07247197A (ja) * 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置とその製造方法
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP5251137B2 (ja) * 2008-01-16 2013-07-31 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハおよびその製造方法
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) * 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon
JPS59202640A (ja) * 1983-05-02 1984-11-16 Toshiba Corp 半導体ウエハの処理方法
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
JPS62210627A (ja) * 1986-03-11 1987-09-16 Toshiba Corp 半導体ウエハの製造方法
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JP2579680B2 (ja) * 1988-12-28 1997-02-05 東芝セラミックス株式会社 シリコンウェハの熱処理方法
JP2523380B2 (ja) * 1989-10-05 1996-08-07 東芝セラミックス株式会社 シリコンウエハの清浄化方法
US5198881A (en) * 1989-12-28 1993-03-30 Massachusetts Institute Of Technology Barrier layer device processing
US5159429A (en) * 1990-01-23 1992-10-27 International Business Machines Corporation Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same
JPH043937A (ja) * 1990-04-20 1992-01-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0636979A (ja) 1994-02-10
US5574307A (en) 1996-11-12
KR930020607A (ko) 1993-10-20
JP2535701B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
JPH0684925A (ja) 半導体基板およびその処理方法
JP2000007486A (ja) 単結晶の製造方法
KR100647940B1 (ko) 무결함 영역을 가진 반도체
KR960016219B1 (ko) 반도체 장치
US4193783A (en) Method of treating a silicon single crystal ingot
JPH09199416A (ja) 半導体基板とその製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPS6142855B2 (ko)
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
KR100309462B1 (ko) 반도체 소자의 웨이퍼 및 그 제조방법
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2003073191A (ja) エピタキシャルウェーハの製造方法
JPS639745B2 (ko)
JPH0969526A (ja) 半導体装置の製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
TWI741950B (zh) 矽晶圓的製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
KR0169281B1 (ko) 반도체 실리콘 기판과 그 제조방법
KR0162137B1 (ko) 웨이퍼 형성방법
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
JPH07249588A (ja) 半導体基板およびその熱処理方法
JPH0339998B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee