KR0185985B1 - 실리콘 웨이퍼의 에피택셜층 형성방법 - Google Patents

실리콘 웨이퍼의 에피택셜층 형성방법 Download PDF

Info

Publication number
KR0185985B1
KR0185985B1 KR1019900002993A KR900002993A KR0185985B1 KR 0185985 B1 KR0185985 B1 KR 0185985B1 KR 1019900002993 A KR1019900002993 A KR 1019900002993A KR 900002993 A KR900002993 A KR 900002993A KR 0185985 B1 KR0185985 B1 KR 0185985B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
wafer
chamber
silicon wafer
gas
Prior art date
Application number
KR1019900002993A
Other languages
English (en)
Other versions
KR910017532A (ko
Inventor
전표만
Original Assignee
문정환
금성일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론주식회사 filed Critical 문정환
Priority to KR1019900002993A priority Critical patent/KR0185985B1/ko
Publication of KR910017532A publication Critical patent/KR910017532A/ko
Application granted granted Critical
Publication of KR0185985B1 publication Critical patent/KR0185985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

내용없음

Description

실리콘 웨이퍼의 에피택셜층 형성방법
제1도는 본 발명의 공정시간과 공정순서에 따른 결과를 나타낸 그래프
제2도는 종래 기술의 공정시간과 공정순서에 따른 결과를 나타낸 그래프
본 발명은 실리콘 웨이퍼의 에피택셜층 형성방법에 관한 것으로 특히 에피택셜층 성장시 어닐링(Anealing)공정 시간의 확보에 따라 결정결함이 없는 에피택셜층 형성방법에 관한 것이다.
일반적으로 단결정막을 성장시키기 위하여 실리콘 에피택셜층을 성장시키는 방법으로 화학기상 증착법을 사용하고 있으며 이 경우, 결정이 성장하도록 조건을 만족시켜 주어야 한다.
이러한 에피택셜층 성장전에 기판의 예비 세척과정에서는 매우 조심하여도 약간의 SiO2먼지 또는 다른 불순물(예를들면, 세척공정에서 사용한 물질 때문에 발생하는 불순물)이 웨이퍼에 남아있게 된다.
또한, 웨이퍼가 대기중에 노출될 때 산화막이 형성되므로 웨이퍼 표면의 상태를 깨끗하게 하기 위해 에피택셜층 성장을 위한 반응기에서 제2도와 같이 HCl 가스로 1090℃∼1170℃에서 웨이퍼 표면을 2~2.5분 동안 0.2㎛정도 식각한 후 에피택셜층을 성장시킨다.
이를 제2도를 참조하여 설명하면 우선, 챔버(도시하지 않음)에 에피택셜 성장시킬 웨이퍼를 넣은 다음 질소(N2)가스로 챔버를 약3분간 세척한다.
이와 같은 질소가스는 산소(O2)가 챔버내에 있거나, 산소가 챔버내로 주입되는 것을 방지하기 위한 것이다.
이어서, 상기 챔버내에 수소(H2)가스를 약3분간 주입한다. 이때, 상기 수소가스는 불활성 가스로 챔버내에 불순물들을 세척하는데 사용한다.
그리고 상기 수소가스는 산소(O2)와 직접 결합할 경우 폭발할 위험이 있으므로 주의를 요한다.
그리고 나서, 웨이퍼의 표면을 식각하기 위해 수소가스 분위기에서 챔버의 온도를 1120℃까지 올린다. 이때 약12분정도가 소요된다.
그다음 HCl(염화수소)를 이용하여 웨이퍼를 식각하기 전에 다시 수소가스를 이용하여 1분간 챔버를 세척한다.
이후, 앞에서 나타낸 바와 같이, HCl 가스를 상기 챔버에 약2.5분간 흘려 웨이퍼의 표면을 약0.2㎛ 식각한다.
즉, 앞에서 설명한 바와 같이 표면을 깨끗이 한 다음 에피택셜 성장시키는 것이다.
그리고 나서, 다시 수소가스를 1분간 흘려 웨이퍼 또는 챔버내에 존재하는 HCl가스를 제거해 준다.
HCl가스를 완전히 제거하지 않으면, 이후에 에피택셜 성장시 웨이퍼의 격자와 동일하지 않은 다결정 상태의 폴리실리콘이 형성될 수도 있고, 원하지 않은 핵생성을 유발하거나 또는 불안전한 핵생성을 유발시키기 때문이다.
계속해서 상기한 바와 같은 열처리 후, 다시 수소가스를 이용해 챔버를 세척한다.
이후, 웨이퍼를 챔버내에서 꺼내기 위해 챔버의 온도를 낮추게 되는데 이때 웨이퍼를 꺼내기 전에 질소가스를 흘려 챔버내에 존재하는 수소가스를 제거한다.
이와 같은 종래 실리콘 웨이퍼의 에피택셜층 성장방법에 있어서는 HCl 가스를 이용한 웨이퍼 식각 후, 식각에 따른 스트레스를 감소시키기 위해, 약 1분간의 수소가스를 이용한 세척공정 후, 1분간 열처리를 실시한 다음 에피택셜층을 성장시키는데 이와 같은 종래기술은 다음과 같은 문제점이 발생한다.
우선, 수소가스를 이용한 웨이퍼의 세척시간이 너무 짧아 SiO2먼지 및 기타 다른 불순물이 완전히 제거되지 않은 상태에서 에피택셜층이 성장된다.
따라서, 핵생성을 증가시키거나 감소시킬 수도 있고 불안전한 핵생성을 유발시킬 수 있다.
그리고 매몰층이 있는 기판을 HCl 가스로 식각할 경우, 매몰층이 식각되면서 매몰층을 이루는 불순물(매몰층이 N형이냐 P형이냐에 따라 다르지만 As, P, Sb 또는 B) 이온이 웨이퍼에 재도핑되고, 이와같이, 재도핑된 원하지 않은 불순물에 의해 에피택셜층에 도펀트(dopant)농도가 변화되고 비저항값을 변화시키게 되었다. 이때, 매몰층의 불순물 이온이 재도핑 되는 이유도 HCl을 이용한 식각후, 완전히 HCl 가스 및 식각에 따른 불순물 등을 제거하지 않았기 때문이다.
따라서, 본 발명은 상기와 같은 종래의 결점을 해결하기 위해 안출한 것으로 이를 첨부도면 제1도를 참조하여 상세히 설명하면 다음과 같다.
본 발명은 에피택셜층 성장을 HCl가스로 웨이퍼를 0.2㎛정도 식각한 후 에피택셜층 성장전에 1100℃~1120℃의 온도와 수소(H2) 분위기에서 5~10분간 어닐링을 실시한다.
이에 따라 챔버내에 존재하는 SiO2먼지는 다음의 반응식에 의해 기화된다.
Si + SiO2+ H2-------------- 2SiO↑+H2
1100℃~1120℃
그리고 매몰층의 불순물이 에피택셜층 성장시 재도핑되는 것을 어닐링을 통하여 외부로 확산시켜 에피택셜층 성장시 매몰층의 불순물이 웨이퍼에 재도핑되는 것을 방지할 수 있다.
따라서, 본 발명에 의하여 HCl 가스로 실리콘을 소정깊이로 식각한 후, 단결정 실리콘을 성장시키기 전에 어닐링을 통하여 산화막을 제거함으로 에피택셜층의 결정결함을 제거함은 물론 매몰층의 실리콘 표면의 격자정합 결함제거로 에피택셜층의 결함을 제거할 수 있을 뿐만 아니라 매몰층의 불순물이 챔버 외부로 확산되도록하여 재도핑을 방지할 수 있는 장점이 있다.

Claims (1)

  1. (2회 정정) 웨이퍼의 표면에 형성된 자연산화막을 제거하기 위해 챔버내에서 웨이퍼를 HCl가스를 이용하여 소정깊이로 식각하는 공정과, 1100℃~1120℃의 온도와 수소(H2) 분위기에서 5~10분동안 열처리하여 챔버를 세척함과 동시에 상기 자연사화막 제거에 따른 산화막 입자 및 불순물을 상기 챔버 외부로 배출시킨 후, 에피택셜층을 성장시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 실리콘 웨이퍼의 에피택셜층 형성방법.
KR1019900002993A 1990-03-07 1990-03-07 실리콘 웨이퍼의 에피택셜층 형성방법 KR0185985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002993A KR0185985B1 (ko) 1990-03-07 1990-03-07 실리콘 웨이퍼의 에피택셜층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002993A KR0185985B1 (ko) 1990-03-07 1990-03-07 실리콘 웨이퍼의 에피택셜층 형성방법

Publications (2)

Publication Number Publication Date
KR910017532A KR910017532A (ko) 1991-11-05
KR0185985B1 true KR0185985B1 (ko) 1999-04-15

Family

ID=19296735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002993A KR0185985B1 (ko) 1990-03-07 1990-03-07 실리콘 웨이퍼의 에피택셜층 형성방법

Country Status (1)

Country Link
KR (1) KR0185985B1 (ko)

Also Published As

Publication number Publication date
KR910017532A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
US7105055B2 (en) In situ growth of oxide and silicon layers
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
KR100726301B1 (ko) 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼
KR100777321B1 (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JP4682508B2 (ja) シリコンエピタキシャルウェーハの製造方法
US5355831A (en) Epitaxially coated semiconductor wafers having low-oxygen zone of adjustable extent and process for producing same
KR20000006001A (ko) 무결함영역을가진반도체
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
EP0897192A1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
KR960016219B1 (ko) 반도체 장치
JPH05259091A (ja) 半導体装置の製造方法
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
US6583024B1 (en) High resistivity silicon wafer with thick epitaxial layer and method of producing same
CN116685723A (zh) 外延晶圆的制造方法
US7199057B2 (en) Method of eliminating boron contamination in annealed wafer
EP0496382B1 (en) Intrinsic gettering for a semiconducteur epitaxial wafer
JP3422345B2 (ja) タングステン膜の形成方法
JPH0969526A (ja) 半導体装置の製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JPH0196923A (ja) エピタキシャル成長方法
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
JPH04258115A (ja) 半導体基板の製造方法
JP2853226B2 (ja) 半導体装置およびその製造方法
JPS62128531A (ja) シリコン基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee