KR20020070338A - 어닐웨이퍼의 제조방법 및 어닐웨이퍼 - Google Patents

어닐웨이퍼의 제조방법 및 어닐웨이퍼 Download PDF

Info

Publication number
KR20020070338A
KR20020070338A KR1020027008962A KR20027008962A KR20020070338A KR 20020070338 A KR20020070338 A KR 20020070338A KR 1020027008962 A KR1020027008962 A KR 1020027008962A KR 20027008962 A KR20027008962 A KR 20027008962A KR 20020070338 A KR20020070338 A KR 20020070338A
Authority
KR
South Korea
Prior art keywords
heat treatment
wafer
single crystal
silicon single
oxygen
Prior art date
Application number
KR1020027008962A
Other languages
English (en)
Other versions
KR100847925B1 (ko
Inventor
하야미즈요시노리
토베사토시
코바야시노리히로
Original Assignee
신에츠 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에츠 한도타이 가부시키가이샤 filed Critical 신에츠 한도타이 가부시키가이샤
Publication of KR20020070338A publication Critical patent/KR20020070338A/ko
Application granted granted Critical
Publication of KR100847925B1 publication Critical patent/KR100847925B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

주로 직경이 300㎜ 이상의 CZ 실리콘 단결정 웨이퍼에 고온열처리를 행해도 슬립전위의 발생을 억제하고, 표면 근방의 그로운-인 결함을 충분하게 소멸시킬 수 있는 열처리방법을 제공하며, 그리고 웨이퍼 표층부에 DZ층을 가지고, 또 벌크중에 높은 게터링 효과가 얻어지는 고밀도의 산소석출물을 가지는 어닐웨이퍼를 제공한다. 쵸크랄스키법에 의해 제작된 실리콘 단결정 웨이퍼에 대해, 600 ~ 1100℃의 온도범위에서 제1열처리를 행하여 벌크중에 산소석출물을 형성한 후, 1150 ~ 1300℃의 온도범위에서 제2열처리를 행하도록 했다.

Description

어닐웨이퍼의 제조방법 및 어닐웨이퍼{ANNEAL WAFER MANUFACTURING METHOD AND ANNEAL WAFER}
실리콘 단결정 웨이퍼를 이용한 반도체 디바이스의 고집적화, 고기능화가 진행함에 따라, 디바이스 제작에 이용되는 실리콘 단결정 웨이퍼의 직경도 대형화되어 가고 있다. 현재에는, 직경 200㎜(8인치) 웨이퍼가 주류이지만, 직경 300㎜ 웨이퍼의 양산화가 진행되고 있으며, 가까운 장래에는 직경 300㎜ 웨이퍼가 주류가 될 것으로 예상된다. 또, 300㎜ 웨이퍼의 차세대는 직경 400㎜ 웨이퍼가 될 것으로 생각되어 지며, 그 개발도 행해지고 있다. 이와 같은 직경 300㎜ 이상의 실리콘 단결정 웨이퍼를 제작하기 위한 실리콘 단결정 인고트 성장방법으로서는, 쵸크랄스키(CZ법)법 이외에는 현상태에서는 존재하지 않는다.
그런데, CZ법에 의해 제작된 실리콘 단결정 웨이퍼 중에는, COP(Crystal Originated Particle) 등의 그로운-인(Grown-in) 결함이라 불리는 결정결함이 취입되는 것이 알려져 있으며, 이와 같은 결함이 웨이퍼 표면 근방의 디바이스 제작 영역내에 존재하면 산화막 내압 등의 디바이스특성이 열화하는 것이 알려져 있다.
이와 같은 그로운-인 결함을 웨이퍼 표층부에서 제거하는 하나의 수법으로서, 종래는, CZ 실리콘 단결정 웨이퍼(W)에 대해 수소가스나 아르곤가스 분위기 중에서, 예컨대, 1200℃, 1시간으로 한 고온열처리를 행하는 방법이 이용되고 있었다. 이 고온열처리에 의해 CZ 실리콘 단결정 웨이퍼 표면 근방의 그로운-인 결함이 소멸하여, 웨이퍼 표층부에 고품질의 DZ(Denuded Zone)층을 가지는 실리콘 단결정 웨이퍼(이하, 어닐웨이퍼라 한다.)가 얻어진다.
(발명의 개시)
그러나, 실리콘 단결정 웨이퍼에 고온열처리를 행하면, 도2(a), (b)에 나타내는 바와 같이, 웨이퍼 주변부나 웨이퍼 지지치구(웨이퍼 보드)와의 접촉부분에 슬립전위가 발생하기 쉽다는 것이 알려져 있다. 상기한 바와 같이, 그로운-인 결함을 소멸시키는 고온열처리를 행하는 경우에도 슬립전위가 발생하는 경우는 있었지만, 직경 200㎜ 이하의 종래의 웨이퍼에서는, 그다지 큰 슬립전위는 발생하지 않으므로, 보드형상의 변경이나, 승강온(昇降溫)속도 등의 열처리 조건의 조정등에 의해, 실용상 문제가 되지 않을 정도로 회피하는 것은 충분히 가능하였다.
그런데, 직경 300㎜의 웨이퍼에 대해 그로운-인 결함을 소멸시키기 위한 1200℃, 1시간으로 한 고온열처리를 행하는 경우, 큰 슬립전위(길이가 긴 슬립전위)의 발생이 현저하게 되어, 종래와 같이 보드형상의 변경이나, 승강온속도 등의 열처리 조건의 조정으로는 회피할 수 없다는 것을 알았다.
그 이유로서는, 직경이 200㎜에서 300㎜로 크게 됨에 따라 웨이퍼의 자중(自重)이 큰 폭으로 증대했으므로, 보드와의 접촉부에 가해지는 응력이 크게 된 것, 직경이 1.5배로 되었음에도 불구하고 웨이퍼의 두께는 1.1배 이하(예컨대, 200㎜의 725㎛ 두께에 비해, 300㎜는 775㎛ 두께)가 표준적으로 이용되도록 되어 있으므로, 슬립전위에 대한 내성이 낮은 것, 직경의 대형화에 의해 열처리의 승강온 중의 웨이퍼면 내의 온도차가 크게 된 것 등을 생각할 수 있다.
일반적으로, 산소석출물을 함유하는 실리콘 웨이퍼에 열응력을 가하면, 산소석출물 자체에서 슬립전위가 발생하는 경우가 있다는 것이 알려져 있으며, 예컨대 특개평 10-150048호 공보에는, 산소석출물이 다면체 석출물 및 판상석출물인 경우, 그 사이즈가 각각 약 200㎚, 230㎚ 이상이 되면 슬립전위를 발생하기 쉽게 된다는 식견이 기재되어 있다.
그러나, 여기서 말하는 슬립전위는 산소석출물 자체에서 발생하는 것이지만, 상기 문제점으로 든 보드의 접촉부에서 발생하는 슬립전위의 경우는, 도2(b)에 나타내는 바와 같이, 웨이퍼(W)의 이면(보드와의 접촉부(10))에서 표면을 향해 관통하는듯한 슬립전위(12)이므로, 웨이퍼 벌크 중에 산소석출물과 같은 장해물이 존재하면, 반대로 슬립전위의 성장이 억제되는 것이 아닌가 라고 생각하였다. 즉, 본 발명자들은, 산소석출물 자체에서 슬립전위가 발생하여 버리는듯한 큰 산소석출물이 아니라, 사이즈가 비교적 작고, 밀도가 높은 산소석출물을 벌크중에 발생시키면 보드의 접촉부에서 발생하는 슬립전위를 억제할 수 있다는 것을 착상하여, 본 발명에 도달한 것이다.
본 발명은, 상기 문제점을 해결하기 위해 행해진 것이며, 주로 직경이 300㎜이상의 CZ 실리콘 단결정 웨이퍼에 고온열처리를 행해도 슬립전위의 발생을 억제하고, 표면 근방의 그로운-인 결함을 충분하게 소멸시킬 수 있는 열처리 방법을 제공하며, 그리고 웨이퍼 표층부에 DZ층을 가지고, 또 벌크 중에 높은 게터링효과가 얻어지는 고밀도의 산소설출물을 가지는 어닐웨이퍼를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 어닐웨이퍼의 제조방법은, 쵸크랄스키법에 의해 제작된 실리콘 단결정 웨이퍼에 대해, 600 ~ 1100℃의 온도범위에서 제1열처리를 행하여 벌크 중에 산소석출물을 형성한 후, 1150 ~ 1300℃의 온도범위에서 제2열처리를 행하는 것을 특징으로 한다.
상기 실리콘 단결정 웨이퍼로서는, 그 직경이 300㎜ 이상의 것을 이용할 수 있다.
상기 실리콘 단결정 웨이퍼의 질소농도는, 바람직하게는 1×1012~ 5×1015/㎤이 적용된다.
상기 벌크 중의 산소석출물의 밀도는, 바람직하게는 5×108~ 5×1012/㎤이다.
상기 제1열처리로서는, 600 ~ 900℃의 온도범위에서 행하는 설출핵 형성 열처리와, 그것에 이어서 행하는 950 ~ 1100℃의 온도범위에서 행하는 설출물 성장 열처리의 2단 열처리가 적당하다.
상기 제2열처리는, 수소가스 또는 아르곤가스 분위기, 혹은 이들의 혼합가스 분위기에서 행하는 것이 바람직하다.
본 발명의 어닐웨이퍼는, 상기 한 본 발명방법에 의해 제조되며, 웨이퍼 표층부에 형성된 DZ층과, 산소석출물 밀도가 5×108~ 5×1012/㎤인 벌크부를 가지는 것을 특징으로 한다.
본 발명은, 주로 직경 300㎜ 이상의 큰 직경을 가지는 실리콘 단결정 웨이퍼(이하 단순히 웨이퍼라고 한다.)를 열처리하는 어닐웨이퍼의 제조방법 및 그 제조방법에 의해 얻어지는 어닐웨이퍼에 관한 것이다.
도1은, 본 발명의 어닐웨이퍼의 제조방법의 공정순을 나타내는 모식도이다.
도2는, 종래의 어닐웨이퍼의 제조방법의 공정순을 나타내는 모식도이다.
(발명을 실시하기 위한 최선의 형태)
이하에 본 발명의 실시형태를 첨부도면을 이용하여 설명하지만, 본 발명의 기술사상에서 이탈하지 않는 한, 도시예 이외에 여러가지의 변형이 가능한 것은 말할 필요도 없다.
본 발명에 알맞게 이용되는 직경 300㎜ 이상의 CZ 실리콘 단결정 웨이퍼는, 통상의 CZ법, 혹은 자장을 인가하면서 끌어올리는 이른바 MCZ법에 의해 끌어올려진 실리콘 단결정 인고트로 제작된 것을 이용할 수 있다. CZ법을 이용한 경우, 10 ~ 25ppma[JEIDA(일본전자공업진흥협회)규격] 정도의 격자간 산소를 불가피하게, 혹은 의도적으로 함유시킬 수 있다. 또, 자장을 인가하면서 끌어올리는 이른바 MCZ법을 이용하면 격자간 산소농도를 저감할 수는 있지만, 이 경우에서도 수 ppma정도는 도입된다.
또, 사용하는 CZ 실리콘 단결정 웨이퍼중에 질소가 도프되어 있는 것을 이용하면, 후의 제1열처리에 의해 산소석출이 촉진되어, 고밀도의 산소석출물이 얻어진다. 질소가 도프된 실리콘 단결정 웨이퍼를 제작하기 위해서는, 예컨대, 실리콘 단결정 인고트를 끌어올릴때의 원료 실리콘 융액중에, 질화막 첨부의 실리콘 웨이퍼를 투입하여 둠으로써 용이하게 도프할 수 있다. 또, 인상결정 중에 취입되는 질소농도는, 질화막 첨부 실리콘 웨이퍼의 투입량과 원료 실리콘 융액량으로부터, 질소의 편석계수에 의거하여 산출할 수 있다.
산소석출을 촉진시켜, 고밀도의 산소석출물을 얻기 위해, 알맞은 질소농도범위는, 1×1012~ 5×1015/㎤이다. 이 범위에서 저농도이면 산소석출 촉진효과가 불충분하게 되는 경우가 있으며, 고농도의 경우는 단결정화의 방해가 될 염려가 있다. 또, 질소가 도프됨으로써 그로운-인 결함의 사이즈는 작게 되므로, 후의 제2열처리에서 소멸하기 쉽게 된다.
상기와 같이 하여 제작된 질소가 도프된 직경 300㎜의 실리콘 단결정 웨이퍼를 이용하여 본 발명의 열처리를 행하는 경우에 대해서, 도1을 이용하여 설명한다.
도1(a)는, 열처리를 행하는 질소가 도프된 직경 300㎜의 실리콘 단결정 웨이퍼(W)를 준비하는 공정이며, 상기한 방법에 의해 소망의 질소농도와 초기격자간 산소농도를 가지는 실리콘 단결정 웨이퍼(W)를 준비한다. 알맞은 질소농도는 전술과 같이 1×1012~ 5×1015/㎤이며, 1×1013~ 5×1014/㎤가 보다 바람직하다. 초기격자간 산소농도로서는 12 ~ 20ppma이면, 충분한 산소석출물 밀도가 얻어짐과 동시에, 결정인상 중의 산소농도의 제어가 용이하다.
도1(b)는, 상기 웨이퍼(W)에 대해 제1의 열처리를 행하는 공정을 나타낸다.제1의 열처리의 목적은, 제2의 고온열처리를 행해도 용해하지 않는 고밀도로 미소한 산소석출물(14)을 벌크 중에 형성하는데 있다. 그래서, 먼저, 비교적 저온의 열처리에 의해 석출핵을 충분하게 형성한 후, 그것에 따라 고온의 열처리에서 그 석출핵을 성장시킨다. 그러기 위해서는, 석출핵 형성 열처리로서 600 ~ 900℃의 온도범위에서, 석출물 성장 열처리로서는 950 ~ 1100℃의 온도범위에서 행하는 2단 열처리가 알맞다.
2단 열처리의 1단째의 온도가 600℃ 미만에서는, 핵 형성에 필요한 시간이 극히 장시간이 필요하게 되는 한편, 900℃를 초과하면 석출핵이 형성되기 어렵게 된다. 또, 2단째의 열처리 온도가 950℃ 미만에서는, 고온의 열처리를 행해도 소멸하지 않는 충분한 크기까지 핵 성장시키는데 필요한 시간이 극히 장시간이 필요하게 되는 한편, 1100℃를 초과하는 온도에서는 1단째의 열처리로 애써 형성된 석출핵이 재용해하거나, 이 열처리의 단계에서 슬립전위가 발생해 버리는 위험성이 있다.
또한, 질소가 도프된 실리콘 단결정 웨이퍼의 경우, 질소도프의 효과에 의해 1100℃의 열처리를 행해도 용해하지 않는 고온에서 안정한 석출핵이 결정성장시에 미리 형성되어 있으므로, 상기 2단 열처리의 1단째의 핵형성 열처리(600 ~ 900℃)는 반드시 필요하지는 않지만, 있는 편이 효과적이다.
이와 같은 제1의 열처리를 행함으로써, 벌크 중에는 산소석출물(14)의 밀도가 5×108~ 5×1012/㎤인 웨이퍼(W)를 얻을 수 있으며, 이들의 산소석출물(14)이 존재함으로써, 제2의 열처리에서의 슬립전위의 성장이 억제되어, 결과로서 슬립전위를 저감할 수 있다.
도1(c)는 제2의 열처리 공정을 나타낸다. 제1의 열처리에 의해 벌크 중에 형성된 고밀도에서 사이즈가 비교적 작은 산소석출물(14)을 가지는 웨이퍼(W)는, 디바이스 제작영역이 되는 표면 근방에도 산소석출물(14)을 가지므로, 그대로로는 디바이스 특성을 현저하게 저하시킨다. 그래서, 표면 근방의 산소석출물(14)을 외방 확산시켜 DZ층(16)을 형성하기 위해, 1150 ~ 1300℃의 고온에서 제2열처리를 행한다.
열처리 분위기로서는, 수소가스 또는 아르곤가스 분위기, 혹은 이들의 혼합가스 분위기로 하는 것이 바람직하다. 이것에 의해, 산소석출물뿐 아니라, COP등의 그로운-인 결함을 소멸시킬 수 있다. 열처리 시간으로서는, 표층부의 충분한 DZ화와 생산성을 고려하면, 1 ~ 5시간 정도가 적절하다.
제2열처리에 의해 표면 근방의 산소석출물(14)은 산소의 외방 확산의 효과에 의해 소멸하지만, 외방 확산의 효과가 얻어지지 않는 내부(벌크부)에 있어서는, 제1 열처리에 의해 형성된 산소석출물(14)이 재용해하지 않고 성장하여, 밀도는 거의 변화하지 않지만 산소석출물(14)의 사이즈는 증대하여 게터링효과가 높아진다. 벌크부의 산소석출물(14)이 재용해되는 비율을 저하시켜 확실하게 성장시키기 위해서는, 제2열처리 온도로서는 1150 ~ 1250℃가 바람직하고, 1150 ~ 1230℃가 더욱 바람직하다. 제2열처리의 1150 ~ 1230℃의 온도범위에 있어서, 표층부를 제외한 벌크중의 산소석출물(14)이 재용해하지 않고 성장하기 위한 임계 사이즈는, 대개 1 ~10㎚ 정도이다.
이하에 실시예를 들어 본 발명을 더욱 구체적으로 설명하지만, 이 실시예가 한정적으로 해석되지 않아야 하는 것은 물론이다.
(실시예 1)
<사용 웨이퍼>
직경 300㎜, p형, 결정방위 <100>, 저항률 10Ω㎝, 질소농도 : 5×1013/㎤, 초기격자간 산소농도 14ppma(JEIDA 규격) JEIDA : 일본전자공업진흥협회
<제1열처리>
800℃, 4시간 + 1000℃, 16시간 : 아르곤 100% 분위기
<제2열처리>
1200℃, 1시간 : 아르곤 100% 분위기
<측정>
1) 슬립전위관측 : X선 도포그래프법
2) DZ층, 산소석출물 밀도 : 각도연마후 일본공업규격(JIS H0609 : 1999)에 규정된 선택에칭법에 의한 실리콘의 결정결함의 시험방법에 의거하여, 6가크롬을 포함하지 않는 선택에칭액에 의해 에칭하여 광학현미경관찰
상기 웨이퍼에 대해 상기한 조건에서 제1열처리 및 제2열처리를 시행하여, 슬립전위, DZ층 및 산소석출물 밀도를 상기의 방법에 의해 측정했다. 그 결과를표1에 나타낸다. 표1에 나타내는 바와 같이, 실시예1에서는, 슬립전위의 발생은 없고, 표층부에는 충분한 폭의 DZ층이 형성되며, 또 벌크중의 산소석출물 밀도도 충분하였다.
(비교예 1)
실시예1과 동일 사양의 웨이퍼를 이용하여, 실시예1의 제1열처리를 생략하고, 제2열처리만을 실시했다. 그 결과를 표1에 나타낸다. 표1에서 명백한 바와 같이, 큰 슬립전위의 발생이 보이며, 표층부에는 DZ층은 존재하지만 벌크중의 산소석출물 밀도는 극히 낮았다.
(실시예 2)
<사용 웨이퍼>
직경 300㎜, p형, 결정방위 <100>, 저항률 10Ω㎝, 질소논(non)도프, 산소 16ppma
<제1열처리>
700℃, 4시간 + 1000℃, 8시간 : 산소 3%를 함유하는 질소분위기
<제2열처리>
1150℃, 4시간 : 아르곤 100% 분위기
상기 웨이퍼에 대해 상기한 조건으로 제1열처리 및 제2열처리를 시행하여, 슬립전위, DZ층 및 산소석출물 밀도를 실시예1과 같은 방법에 의해 측정하고, 그 결과를 표1에 나타낸다. 표1에 나타내는 바와 같이, 실시예2에 있어서는, 슬립전위의 발생은 없고, 표층부에는 충분한 폭의 DZ층이 형성되며, 또 벌크중의 산소석출물 밀도도 충분하였다.
(비교예 2)
실시예2와 동일 사양의 웨이퍼를 이용하여, 실시예2의 제1열처리를 생략하고, 제2열처리만을 실시했다. 그 결과를 표1에 나타낸다. 표1에서 명백한 바와 같이, 큰 슬립전위의 발생이 보이며, 표층부에는 DZ층은 존재하지만 벌크중의 산소석출물 밀도는 극히 낮았다.
이상 서술한 바와 같이, 본 발명방법에 의하면, 주로 직경이 300㎜ 이상의 CZ 실리콘 단결정 웨이퍼에 고온열처리를 행해도 슬립전위의 발생을 억제하여, 표면 근방의 그로운-인 결함을 충분하게 소멸시킬 수 있다. 본 발명의 어닐웨이퍼는, 웨이퍼 표층부에 DZ층을 가지며, 또 디바이스 프로세스에 투입하기 전부터 벌크중에 높은 게터링 효과가 얻어지는 고밀도의 산소석출물을 가지는 것이다.

Claims (7)

  1. 쵸크랄스키법에 의해 제작된 실리콘 단결정 웨이퍼에 대해서, 600 ~ 1100℃의 온도범위에서 제1열처리를 행하여 벌크중에 산소석출물을 형성한 후, 1150 ~ 1300℃의 온도범위에서 제2열처리를 행하는 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘 단결정 웨이퍼의 직경이 300㎜ 이상인 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실리콘 단결정 웨이퍼의 질소농도가 1×1012~ 5×1015/㎤인 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서,
    상기 산소석출물의 밀도가 5×108~ 5×1012/㎤인 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  5. 제 1 항 내지 제 4 항중 어느 한항에 있어서,
    상기 제1열처리는, 600 ~ 900℃의 온도범위에서 행하는 석출핵 형성 열처리와, 그것에 이어서 행하는 950 ~ 1100℃의 온도범위에서 행하는 석출물 성장 열처리의 2단 열처리인 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  6. 제 1 항 내지 제 5 항중 어느 한항에 있어서,
    상기 제2열처리를, 수소가스 또는 아르곤가스 분위기, 혹은 이들의 혼합가스 분위기에서 행하는 것을 특징으로 하는 어닐웨이퍼의 제조방법.
  7. 청구항 1 내지 청구항 6의 어느 한항에 기재된 제조방법에 의해 제조된 어닐웨이퍼로서, 웨이퍼 표층부에 형성된 DZ층과, 산소석출물 밀도가 5×108~ 5×1012/㎤인 벌크부를 가지는 것을 특징으로 하는 어닐웨이퍼.
KR1020027008962A 2000-12-13 2001-12-11 어닐웨이퍼의 제조방법 및 어닐웨이퍼 KR100847925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00378968 2000-12-13
JP2000378968A JP2002184779A (ja) 2000-12-13 2000-12-13 アニールウェーハの製造方法及びアニールウェーハ

Publications (2)

Publication Number Publication Date
KR20020070338A true KR20020070338A (ko) 2002-09-05
KR100847925B1 KR100847925B1 (ko) 2008-07-22

Family

ID=18847437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008962A KR100847925B1 (ko) 2000-12-13 2001-12-11 어닐웨이퍼의 제조방법 및 어닐웨이퍼

Country Status (7)

Country Link
US (1) US20060121291A1 (ko)
EP (1) EP1343200A4 (ko)
JP (1) JP2002184779A (ko)
KR (1) KR100847925B1 (ko)
CN (1) CN1276484C (ko)
TW (1) TWI255056B (ko)
WO (1) WO2002049091A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821970B1 (ko) * 2006-03-31 2008-04-15 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 벌크 기판 내 결정성 결함의 현시 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679148B2 (en) 2002-07-16 2010-03-16 Nec Corporation Semiconductor device, production method and production device thereof
DE10344388B4 (de) * 2003-09-25 2006-06-08 Infineon Technologies Ag Verfahren zur Beseitigung der Auswirkungen von Defekten auf Wafern
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및soi 웨이퍼의 제조 방법
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP4661204B2 (ja) 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP6013201B2 (ja) * 2012-03-22 2016-10-25 三菱マテリアル電子化成株式会社 多結晶シリコンインゴット及び多結晶シリコンインゴットの製造方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6024710B2 (ja) * 2014-06-06 2016-11-16 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
KR102032535B1 (ko) * 2016-07-06 2019-10-15 가부시키가이샤 도쿠야마 단결정 실리콘 판상체 및 그의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5818929A (ja) * 1981-07-24 1983-02-03 Fujitsu Ltd 半導体装置の製造方法
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
KR0169281B1 (ko) * 1993-03-15 1999-02-01 사토 후미오 반도체 실리콘 기판과 그 제조방법
JPH08162461A (ja) * 1994-12-06 1996-06-21 Toshiba Corp 半導体基板の熱処理方法
JPH08213403A (ja) * 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
JPH09199507A (ja) * 1996-01-17 1997-07-31 Sumitomo Sitix Corp 半導体基板およびその製造方法
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6207591B1 (en) * 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
US6040211A (en) * 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
US6413310B1 (en) 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3433678B2 (ja) * 1998-08-31 2003-08-04 信越半導体株式会社 アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
WO2000012787A1 (en) 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2000281490A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
US6632277B2 (en) * 1999-07-14 2003-10-14 Seh America, Inc. Optimized silicon wafer gettering for advanced semiconductor devices
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821970B1 (ko) * 2006-03-31 2008-04-15 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 벌크 기판 내 결정성 결함의 현시 방법

Also Published As

Publication number Publication date
TWI255056B (en) 2006-05-11
CN1395744A (zh) 2003-02-05
CN1276484C (zh) 2006-09-20
KR100847925B1 (ko) 2008-07-22
WO2002049091A1 (fr) 2002-06-20
US20060121291A1 (en) 2006-06-08
EP1343200A4 (en) 2007-09-12
JP2002184779A (ja) 2002-06-28
EP1343200A1 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP6115651B2 (ja) シリコンウェーハの製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
JP2010153706A (ja) シリコンウエハ及びその製造方法
KR100853001B1 (ko) 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼
US20060121291A1 (en) Manufacturing process for annealed wafer and annealed wafer
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
EP1229155A1 (en) Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2006188423A (ja) シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
US7081422B2 (en) Manufacturing process for annealed wafer and annealed wafer
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2009164155A (ja) シリコンウエハの製造方法
JP2005064254A (ja) アニールウエーハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP2002176058A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 12