CN1395744A - 退火单晶片的制造方法及退火单晶片 - Google Patents

退火单晶片的制造方法及退火单晶片 Download PDF

Info

Publication number
CN1395744A
CN1395744A CN01803971A CN01803971A CN1395744A CN 1395744 A CN1395744 A CN 1395744A CN 01803971 A CN01803971 A CN 01803971A CN 01803971 A CN01803971 A CN 01803971A CN 1395744 A CN1395744 A CN 1395744A
Authority
CN
China
Prior art keywords
heat treatment
anneal wafer
single crystal
silicon single
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01803971A
Other languages
English (en)
Other versions
CN1276484C (zh
Inventor
速水善范
户部敏视
小林德弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1395744A publication Critical patent/CN1395744A/zh
Application granted granted Critical
Publication of CN1276484C publication Critical patent/CN1276484C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供可抑制主要是直径300mm以上的柴氏硅单晶片在进行高温热处理时的滑动转位的发生，且能充分地消除表面附近的内生(Grown－in)缺陷，并提供在单晶片表层部具有DZ层，且基体中可获得具有高除气效果的高密度的氧析出物的退火单晶片。针对以柴可劳斯基(Czochralski)法制作的硅单晶片，以600－1100℃的温度范围进行第一热处理以使基质中形成氧析出物后，再以1150－1300℃的温度范围进行第二热处理。

Description

退火单晶片的制造方法及退火单晶片
技术领域
本发明主要是涉及将具有直径300mm以上的大直径硅单晶片(以下简称为单晶片)进行热处理的退火单晶片的制造方法及以该制造方法所得的退火单晶片。
背景技术
随着使用硅单晶片的半导体元件迈向高积成化、高性能化，制作元件所用的硅单晶片的直径也日益大型化。目前，直径200mm(八英寸)单晶片虽为主流，但直径300mm单晶片正迈入批量生产化，预计不久的将来直径300mm单晶片会成为主流。另外，预计会是300mm单晶片的下一代直径400mm单晶片，其开发也正在进行中。用来制作这类直径300mm以上的硅单晶片的硅单晶锭成长法，目前除了柴可劳斯基法(Czochralski，CZ法)以外，并无其他方法。
顺便一提，人们已知以CZ法制作的硅单晶片中，会挟带称为COP(Crystal Originated Particle)等内生长(Grown-in)缺陷的结晶缺陷，这种缺陷若存在于单晶片表面附近的元件制作领域内则会使氧化膜耐压等元件特性劣化。
将这种内生缺陷自单晶片表层部除去的方法之一，已知现有技术为将CZ硅单晶片W置于氢气或氩气的气氛中，进行例如在1200℃、一小时的高温处理的方法。通过该高温热处理可消除CZ硅单晶片表面附近的内生缺陷，且可获得在单晶片表层部有高品质的DZ(Denuded Zone，剥离层)层的硅单晶片(以下称为退火单晶片)。
发明内容
然而，人们得知若对硅单晶片进行高温热处理，则如图2(a)(b)所示，单晶片周围部或和单晶片支持冶具(单晶片架)接触部分，容易发生滑动转位。如上所述，虽在进行消除内生缺陷的高温热处理的情况下也会发生滑动转位，但在直径200mm以下的已往的单晶片上，因不会发生太大的滑动转位，故只需改变单晶片架的形状、调整升降温速度等热处理条件，就可以将问题回避到不足以影响到实用上的程度。
但是，针对直径300mm的单晶片，为了消除内生缺陷而进行1200℃、一小时的高温处理的情况下，大滑动转位(长度很长的滑动转位)的发生变得显著，人们了解到现有技术的改变单晶片架的形状，或调整升降温速度等热处理条件都无法回避这种大滑动转位。
其理由是，把直径由200mm放大为300mm而使得单晶片自重大幅增大，所以和单晶片架接触部所承受的应力变大，尽管直径变为1.5倍的单晶片厚度，则与之不顾，仍将对1.1倍以下(例如相对于200mm的725μm厚，300mm为775μm厚)的作为标准来使用，因此对滑动转位的耐性低，直径大型化导致热处理的升降温中的单晶片内面的温差变大。
一般而言，对含有氧析出物的硅单晶片施加热应力时，则氧析出物本身会发生滑动转位的事已广为人知，例如特开平10-150048号公报中，记载了当氧析出物为多面体析出物及板状析出物时，其大小分别为200nm、230nm以上时则容易发生滑动转位的见解。
但是，这里所说的滑动转位是氧析出物本身所产生的，而上述问题点所提及的由单晶片架接触部发生的滑动转位的情况，如图2(b)所示，是从单晶片W的背面(单晶片架接触部10)向表面贯通地滑动转位12，所以想到单晶片基质中若存在有氧析出物这类障碍物，则或许反而可抑制滑动转位的成长。即，本发明的发明者们，不是要产生会导致氧析出物本身形成滑动转位的大氧析出物，而是着眼于在基质中产生尺寸较小、密度较高的氧析出物时，则可抑制单晶片架接触部所产生的滑动转位的观点，从而达到本发明的目的。
发明内容
本发明是为了解决上述问题而做出的，其主要目的在于提供一种可抑制直径300mm以上的柴氏硅单晶片在进行高温热处理时的滑动转位的发生，且能充分地消除表面附近的内生缺陷的热处理方法，并提供在单晶片表层部具有DZ层，而且基体中可获得具有高除气效果的高密度的氧析出物的退火单晶片。
为了解决上述课题，本发明的退火单晶片制造方法，其特征在于针对以柴可劳斯基(Czochralski)法制作的硅单晶片，以600-1100℃的温度范围进行第一热处理以使基质中形成氧析出物后，再以1150-1300℃的温度范围进行第二热处理。
上述硅单晶片，其直径可为300mm以上。
上述硅单晶片的氮浓度，以适用于1×1012-5×1015/cm3为理想。
上述基质中的氧析出物密度，理想的为5×108-5×1012/cm3。
上述第一热处理，以600-900℃的温度范围下进行的析出核形成热处理，及接于其后以950-1100℃的温度范围所进行的析出物成长热处理的两阶段热处理为理想。
上述第二热处理，以在氢气或氩气的气氛，或两者的混合气体气氛中进行为理想。
本发明的退火单晶片，是以上述本发明方法所制造，其特征在于具有形成在单晶片表层部的DZ层，及氧析出物密度在5×108-5×1012/cm3的基质部。
附图的简单说明
图1是本发明的退火单晶片的制造方法的工序模式图；
图2是以往的退火单晶片的制造方法的工序模式图。
图中：
10单晶片架接触部
12滑动转位
14氧析出物
16DZ层
W单晶片
具体实施方式
以下结合附图说明本发明的实施形态，但在不脱离本发明的技术思想的前提下，本发明可以有各种图示例以外的变形例。
本发明中优选适用的直径300mm以上的柴氏单晶片，可使用一般以CZ法、或在边施加磁场下慢慢提拉的MCZ法所提拉的硅单晶片锭所制作。在使用CZ法时，可无可避免地、或刻意地令其含有10-25ppma(JEIDA(日本电子工业振兴协会)规格)左右的晶格间氧。另外，在采用施加磁场提拉、也称MCZ法则虽可降低晶格间氧浓度，但在此情况下也要导入数ppma晶格间氧。
另外，若使用的柴氏硅单晶片中有掺杂氮时，则会促进由之后的第一热处理的氧析出，可得到高密度的氧析出物。为了制作掺杂氮的硅单晶片，例如，在提拉硅单晶片锭之际就在原料硅溶液中，通过投入附有氮化膜的硅单晶片即可轻易掺杂。又，提拉结晶中所撮取的氮浓度，可以从附有氮化膜的硅单晶片投入量及原料硅溶液量，根据氮的偏析系数而算出。
为了促进氧析出、以得高密度的氧析出物，理想的氮浓度范围为1×1012-5×1015/cm3。比该范围低的浓度则氧析出促进效果不够明显，而高浓度的情况则恐怕会妨碍单晶化。另外，掺杂氮可使内生缺陷的尺寸变小，所以在之后的第二热处理中可轻易消除。
用图1说明关于采用如上述制作的掺杂氮的直径300mm的硅单晶片进行本发明的热处理的情况。
图1(a)，是属于欲进行热处理的掺杂氮的直径为300mm的硅单晶片的准备工序，通过上述方法制备含有所望氮浓度与初始晶格间氧浓度的硅单晶片W。理想的氮浓度如上所述为1×1012-5×1015/cm3，更理想的为1×1013-5×1014/cm3。初始晶格间氧浓度若为12-20ppma，则可在获得足够密度氧析出物的同时，也能轻易控制在结晶提拉中的氧浓度。
图1(b)是对上述单晶片W进行第一热处理的工序。第一热处理的目的，是在基质中形成即使进行第二高温热处理也不会溶解的高密度且微小的氧析出物14。在此，首先，以比较低温的热处理充分地形成析出核后，再以较其高温的热处理使该析出核成长。为此，以析出核形成热处理的温度范围为600-900℃、析出物成长热处理的温度范围为950-1100℃下进行的两阶段热处理为理想。
两阶段热处理的第一阶段的温度似于600℃，则核形成所需时间为很长时间，而另一方面若超过900℃则很难形成析出核。另外，第二阶段的热处理温度若未满950℃，则要让核成长变大至即使进行高温热处理也不会消除的程度需要极长的时间，另一方面若温度超过1100℃则第一阶段好不容易形成的析出核会再度溶解，导致此热处理阶段中会有发生滑动转位的危险性。
又，在掺杂氮的直径300mm的硅单晶片的情况，由于氮的掺杂效果使得即使进行1100℃的热处理也不会溶解的稳定析出核在结晶成长时就是先形成，所以上述两阶段的第一阶段的核形成热处理(600-900℃)虽并非必要，但有则更有效果。
通过进行这样的第一热处理，可以得到基质中的氧析出物14的密度为5×108-5×1012/cm3的单晶片W，并通过这些氧析出物14的存在，可抑制第二热处理中滑动转位的成长，结果可降低滑动转位。
图1(c)表示第二热处理工序。通过第一热处理所形成的基质中含有高密度、尺寸的氧析出物14的单晶片W，因在将来会成为元件制作领域的表面附近也有氧析出物14，所以若就此不顾则会使元件特性显著下降。在此，为了使表面附近的氧析出物14向外扩散以形成DZ层16，所以在1150-1300℃进行第二热处理。
作为热处理的气氛，理想的是，以氮气或氩气，或者两者的混合气体为气氛。由此，不仅氧析出物，也可消除COP等内生缺陷。热处理时间，考虑表层部充分DZ化及生产性，则以1-5小时为合适。
通过第二热处理虽可使表面附近的氧析出物14因往外扩散的效果而消除，但无法获得向外扩散效果的内部(基质部)中，经由第一热处理形成的氧析出物14不会再次溶解而成长，虽然密度几乎没有变化但氧析出物14的尺寸增大而提高除气效果。为了降低基质部的氧析出物14被再次溶解的比率以使其能确实地成长，第二热处理的温度范围以1150-1250℃为理想，1150-1230℃则更为理想。第二热处理的1150-1230℃的温度范围中，为了使表层部以外的基质中的氧析出物14不会再度溶解而成长的临界尺寸，大约为1-10nm左右。
实施例
下面例举实施例更具体地说明本发明，不过本发明并非限于该实施例而解释。(实施例1)(使用单晶片)
直径300mm、p型、结晶方位(100)，电阻率10Ωm
氮浓度：5×1013/cm3、初始晶格间氧浓度14ppma(JEIDA规格)JEIDA：日本电子工业振兴会(第一热处理)
800℃、4小时+1000℃、16小时：氩气100％气氛(第二热处理)
1200℃，1小时：氩气100％气氛(测定)
滑动转位观察：X光局部解剖图形法
DZ层、氧析出物密度：根据角度研磨后以日本工业规格(JIS H0609：1999)所规定的选择蚀刻法的结晶缺陷试验方法，通过不含六价铬的选择蚀刻液蚀刻后以光学显微镜观察
对上述单晶片以上述条件施以第一热处理及第二热处理，再通过上述方法测定DZ层及氧析出物密度。结果如表1所示。如表1所示，在实施例1中，未发生滑动转位，表层部形成了足够宽度的DZ层，且基质中的氧析出物密度也充足。(比较例1)
和实施例1使用同一规格的单晶片，省略实施例1的第一热处理，仅实施第2热处理，其结果如表1所示。如表1所示，产生了大的滑动转位，表层部存在DZ层的基质中氧析出物的密度为少量。(实施例2)
直径300mm、p型、结晶方位(100)，电阻率10Ωm，无氮掺杂，氧16ppma。(第一热处理)
700℃、4小时+1000℃、8小时：含有30％氧的氩气气氛(第二热处理)
1150℃、4小时：氩气100％气氛
对上述单晶片以上述条件施以第一热处理及第二热处理，再通过和实施例1同样方法测定DZ层及氧析出物密度。结果如表1所示。如表1所示，在实施例2中，未发生滑动转位，表层部形成了足够宽度的DZ层，且基质中的氧析出物密度也充足。(比较例2)
使用和实施例2相同规格的单晶片，省略实施例2的第一热处理，仅实施第2热处理，其结果如表1所示。如表1所示，产生了大的滑动转位，表层部存在DZ层的基质中氧析出物的密度为少量。表一(测定结果)
滑动转位 DZ层  氧析出物密度
实施例1 无 15μm  3×109/cm3
比较例1 总长180mm 70μm  2×108/cm3
实施例2 无 12μm  4×109/cm3
比较例1 总长130mm ＞70μm  ＜1×108/cm3
如上所述，根据本发明，可抑制主要直径在300mm以上的柴氏硅单晶片在进行高温热处理时的滑动转位的发生，且能充分地消除表面附近的内生缺陷。本发明的退火单晶片，在单晶片表层部具有DZ层，且具有在投入元件制造工序前基质中就可获得高除气效果的高密度氧析出物。

Claims (7)

1.一种退火单晶片的制造方法，其特征在于对以柴可劳斯基法制作的硅单晶片，以600-1100℃的温度范围进行第一热处理，以在基质中形成氧析出物后，再以1150-1300℃的温度范围进行第二热处理。
2.根据权利要求1所述的退火单晶片的制造方法，其中所述硅单晶片的直径在300mm以上。
3.根据权利要求1所述的退火单晶片的制造方法，其中所述硅单晶片的氮浓度为1×1012-5×1015/cm3。
4.根据权利要求1-3的任意1项所述的退火单晶片的制造方法，其中所述氧析出物的密度为5×108-5×1012/cm3。
5.根据权利要求1-4的任意1项所述的退火单晶片的制造方法，其中所述第一热处理，是指以600-900℃的温度范围所进行的析出核形成热处理，以及在其后以950-1100℃的温度范围所进行的析出物成长热处理的两阶段热处理。
6.根据权利要求1-5的任意1项所述的退火单晶片的制造方法，其中所述第二热处理，是在氢气或氩气气氛，或其混合气体的气氛下进行。
7.一种退火单晶片，是属于根据权利要求1至6的任何1项中所述的退火单晶片，其特征在于具有形成于单晶片的DZ层，及氧析出物的密度为5×108-5×1012/cm3的基质部。
CNB018039715A 2000-12-13 2001-12-11 退火单晶片的制造方法及退火单晶片 Expired - Lifetime CN1276484C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000378968A JP2002184779A (ja) 2000-12-13 2000-12-13 アニールウェーハの製造方法及びアニールウェーハ
JP378968/2000 2000-12-13
JP378968/00 2000-12-13

Publications (2)

Publication Number Publication Date
CN1395744A true CN1395744A (zh) 2003-02-05
CN1276484C CN1276484C (zh) 2006-09-20

Family

ID=18847437

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018039715A Expired - Lifetime CN1276484C (zh) 2000-12-13 2001-12-11 退火单晶片的制造方法及退火单晶片

Country Status (7)

Country Link
US (1) US20060121291A1 (zh)
EP (1) EP1343200A4 (zh)
JP (1) JP2002184779A (zh)
KR (1) KR100847925B1 (zh)
CN (1) CN1276484C (zh)
TW (1) TWI255056B (zh)
WO (1) WO2002049091A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442453C (zh) * 2003-09-25 2008-12-10 英飞凌科技股份公司 消除晶片上缺陷的影响的方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
CN103541004A (zh) * 2012-03-22 2014-01-29 三菱综合材料株式会社 多晶硅锭及多晶硅锭的制造方法
CN109477240A (zh) * 2016-07-06 2019-03-15 株式会社德山 单晶硅板状体及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003281112A1 (en) 2002-07-16 2004-02-02 Nec Corporation Semiconductor device, production method and production device thereof
JP4661204B2 (ja) 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
JP6024710B2 (ja) * 2014-06-06 2016-11-16 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5818929A (ja) * 1981-07-24 1983-02-03 Fujitsu Ltd 半導体装置の製造方法
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
KR0169281B1 (ko) * 1993-03-15 1999-02-01 사토 후미오 반도체 실리콘 기판과 그 제조방법
JPH08162461A (ja) * 1994-12-06 1996-06-21 Toshiba Corp 半導体基板の熱処理方法
JPH08213403A (ja) * 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
JPH09199507A (ja) * 1996-01-17 1997-07-31 Sumitomo Sitix Corp 半導体基板およびその製造方法
DE69738020T2 (de) 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6207591B1 (en) * 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
US6040211A (en) 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
JP3433678B2 (ja) * 1998-08-31 2003-08-04 信越半導体株式会社 アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
KR100588098B1 (ko) 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
EP1035235A4 (en) 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
JP3750526B2 (ja) * 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2000281490A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
US6632277B2 (en) * 1999-07-14 2003-10-14 Seh America, Inc. Optimized silicon wafer gettering for advanced semiconductor devices
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442453C (zh) * 2003-09-25 2008-12-10 英飞凌科技股份公司 消除晶片上缺陷的影响的方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
CN101002310B (zh) * 2004-08-12 2011-08-03 小松电子金属股份有限公司 掺氮硅晶片及其制造方法
CN103541004A (zh) * 2012-03-22 2014-01-29 三菱综合材料株式会社 多晶硅锭及多晶硅锭的制造方法
CN109477240A (zh) * 2016-07-06 2019-03-15 株式会社德山 单晶硅板状体及其制造方法
CN109477240B (zh) * 2016-07-06 2019-12-27 株式会社德山 单晶硅板状体及其制造方法

Also Published As

Publication number Publication date
TWI255056B (en) 2006-05-11
JP2002184779A (ja) 2002-06-28
CN1276484C (zh) 2006-09-20
EP1343200A4 (en) 2007-09-12
KR20020070338A (ko) 2002-09-05
KR100847925B1 (ko) 2008-07-22
WO2002049091A1 (fr) 2002-06-20
US20060121291A1 (en) 2006-06-08
EP1343200A1 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
TW526297B (en) Silicon wafer and silicon epitaxial wafer and production methods thereof
KR20010071250A (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
CN1276484C (zh) 退火单晶片的制造方法及退火单晶片
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
KR100853001B1 (ko) 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼
JP5542383B2 (ja) シリコンウェーハの熱処理方法
EP1422753B1 (en) Production method for anneal wafer
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
TWI741950B (zh) 矽晶圓的製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
RU2344210C1 (ru) Способ упрочнения бездислокационных пластин кремния
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2000068279A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060920

CX01 Expiry of patent term