KR100701341B1 - 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR100701341B1
KR100701341B1 KR1020007012698A KR20007012698A KR100701341B1 KR 100701341 B1 KR100701341 B1 KR 100701341B1 KR 1020007012698 A KR1020007012698 A KR 1020007012698A KR 20007012698 A KR20007012698 A KR 20007012698A KR 100701341 B1 KR100701341 B1 KR 100701341B1
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
resistivity
oxygen concentration
silicon
Prior art date
Application number
KR1020007012698A
Other languages
English (en)
Other versions
KR20010071250A (ko
Inventor
아베타카오
아이하라켄
아키야마쇼지
큐웨이펭
하야미주요시노리
사이토시게루
이가라시테츠야
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010071250A publication Critical patent/KR20010071250A/ko
Application granted granted Critical
Publication of KR100701341B1 publication Critical patent/KR100701341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Abstract

실리콘 웨이퍼는, 쵸크랄스키법에 의해 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 육성하고, 그 실리콘 단결정 잉곳을 웨이퍼로 가공하고, 그 웨이퍼에 산소석출 열처리를 행하여, 웨이퍼중 잔류 격자간 산소농도를 8ppma 이하로 하는 것에 의해 제조된다. 상기한 바와 같이 제조된 실리콘 웨이퍼는, 디바이스 제조 열처리 등 후에도 저항률의 저하가 거의 없다. 또한, 실리콘 웨이퍼를 제조하려 열처리하여, 웨이퍼가 상기한 초기 격자간 산소농도 및 잔류 격자간 산소농도를 갖도록 하면, 후속 열처리공정에서 슬립전위가 저항률에 관계없이 방지된다.
더욱이, 본 발명의 실리콘 웨이퍼 표면상에 에피텍셜층을 형성함으로써, 고저항률 에피텍셜 웨이퍼가 제조될 수 있고, 이것은 슬립전위 등의 우려가 없어 다양한 디바이스에 적용할 수 있다.
저항률, SOI 웨이퍼, 에피텍셜 웨이퍼, 산소석출, 벌크결함밀도

Description

실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼{PRODUCTION METHOD FOR SILICON WAFER AND SILICON WAFER}
본 발명은, 쵸크랄스키법에 의해 제조된 실리콘 웨이퍼에 열처리를 가하여, 고저항률이고 게터링 능력(gettering ability)도 높은 실리콘 웨이퍼의 제조방법 및 그 성질을 갖는 실리콘 웨이퍼, 그리고 디바이스 제조공정 등의 열처리 공정에서 발생하기 쉬운 슬립 전위를 억제하는 것이 가능한 실리콘 웨이퍼의 제조방법 및 그 성질을 갖는 실리콘 웨이퍼에 관한 것이다.
종래부터 고-전압 파워 디바이스(high-voltage power devices) 또는 티리스터(thyristors) 등의 파워 디바이스용으로 고저항률의 플로팅 존 법(FZ법)에 의해 제조된 실리콘 웨이퍼가 사용되어 왔다. 그러나, FZ법에 의해 직경 200mm의 실리콘 웨이퍼를 제작하는 것은 어렵고, 300mm 이상으로 되면 현재 기술에 의해서는 불가능하다. 또한, 통상의 FZ 웨이퍼의 면내 저항률 분포는, 매크로한 저항률 분포 및 마이크로한 저항률 분포 어느 경우도 CZ 웨이퍼에 비해 열화하다. 이것을 개선하는 수법으로서 중성자 조사를 이용하는 방법이 있지만, 이 방법에서는 도전형이 N형인 웨이퍼만 제작할 수 있을 뿐 아니라, 비용도 상승하는 결점이 있다.
이것에 대해 쵸크랄스키법(CZ법)은, 저항률의 면내분포가 우수한 웨이퍼를 제작할 수 있을 뿐 아니라, 직경이 200mm 및 300mm인 대직경 웨이퍼도 이미 제작되고 있고, 더욱이 400mm 또는 그 이상에 대해서도 충분히 제작가능한 것으로 간주되고 있기 때문에, CZ법에 의한 실리콘 웨이퍼가 장래 유망하다.
특히 최근, 이동체 통신용 반도체 디바이스 또는, 최첨단 C-MOS 디바이스에서는 기생용량(parasitic capacity)의 저하가 필요하고, 이 때문에 대직경이고 고저항률인 실리콘 웨이퍼가 필요로 된다. 또한, 신호의 전송로스 또는 숏키 배리어 다이오드에 있어서 기생용량의 저하에 대한 고저항률 기판을 사용하는 것의 효과가 보고되고 있다. 그 때문에, CZ법에서 고저항률(적어도 100Ω·cm)인 웨이퍼를 제조하는 방법이 필요로 되고 있다.
또한, 상기한 바와 같이 그러한 반도체 디바이스를 보다 고성능으로 하기 위해서, 이른바 SOI(Silicon On Insulator) 웨이퍼가 이용되는 일도 있다. 이 SOI 웨이퍼의 대표적인 제조방법으로서 웨이퍼 접합법(wafer bonding method)이 있다. 이 방법은, 디바이스 형성층으로 되는 본드 웨이퍼와 지지기판으로 되는 베이스 웨이퍼를 산화막을 통해 밀착시키는 공정과, 열처리를 가하여 양자를 강하게 결합하는 공정과, 본드 웨이퍼를 박막화하여 SOI층으로 하는 공정을 포함하는 것이다. 이와 같은 방법으로 제조된 접합 SOI 웨이퍼를 이용해 반도체 디바이스를 제조하는 경우에 있어서도, 상기한 웨이퍼의 대직경화 또는 신호의 전송로스 등의 문제를 해결하기 위해서는, CZ법에서 고저향율의 웨이퍼를 베이스 웨이퍼로서 이용하는 것이 요구된다.
그러나, CZ법에서는, 석영제 도가니를 사용하고 있기 때문에 실리콘 결정중에 산소(격자간 산소)가 적지 않게 혼입한다. 이와 같은 산소원자는 통상 단독으로는 전기적으로 중성이지만, 350~500℃정도의 저온열처리가 실시되면 복수개의 원자가 모여서 전자를 방출하여 전기적으로 활성인 산소 도너들(donors)로 된다. 그 때문에, CZ법에 의해 얻어진 웨이퍼에, 이어서 디바이스 공정 등에서 350~500℃ 정도의 열처리가 실시되면, 이 산소 도너들의 형성에 의해 고저항률 CZ 웨이퍼의 저항률이 저하해 버리는 문제가 있다.
상기와 같은 산소 도너에 의한 저항률의 저하를 방지하고, 고저항률의 실리콘 웨이퍼를 얻는 한가지 방법은, 결정육성의 초기 단계에서부터 격자간 산소농도가 낮은 실리콘 단결정을 제조하는 것이다.
특공평8-10695호 공보는 CZ법에 의해 고저항률의 웨이퍼를 제조하는 방법에 관한 것으로서, 자장인가 CZ법(MCZ법)에 의해 격자간 산소농도가 낮은 실리콘 단결정을 제조하고, 1000Ω·cm 이상의 고저항률 실리콘 단결정을 제조할 수 있는 것이 기재되어 있다. 또한, 특개평5-58788호 공보에서는 합성 석영 도가니를 이용해 MCZ법을 행함으로써, 10000Ω·cm 이상의 실리콘 단결정을 제조할 수 있는 것이 개시되어 있다.
또한, CZ법에 의해 고저항률의 웨이퍼를 제조하는 다른 방법으로는, 산소 도너가 형성되는 현상을 역으로 이용하여, 낮은 불순물 농도로 저산소농도의 P형 실리콘 웨이퍼에 400~500℃의 열처리를 행하여 산소 도너를 발생시키고, 이 산소 도너에 의해 P형 실리콘 웨이퍼 중 P형 불순물을 소비시켜 N형화 하고, 고저항률 N형 실리콘 웨이퍼를 제조하는 방법도 제안되어 있다(특공평8-10695호 공보).
그러나, 상기와 같은 MCZ법 등으로 격자간 산소농도가 낮은 실리콘 단결정을 제조하면, 디바이스 제조공정에서의 열처리에 의해 발생하는 벌크결함밀도가 낮고, 충분한 게터링효과가 얻어지기 어려운 결점이 있다. 고집적도를 갖는 디바이스에서는, 어느정도의 산소석출에 의한 게터링효과의 부여는 필수적이다.
또한, 열처리에 의해 산소 도너를 발생시키고, 웨이퍼중 P형 불순물을 소비시켜 N형화 하는 것에 의해 고저항률의 실리콘 웨이퍼를 얻는 방법은, 초기 저항률(불순물의 농도, 종류) 또는 열처리 시간을 정확히 제어할 필요가 있고, 장시간의 열처리가 필요한 번잡한 방법이다. 또한, 이 방법에서는 고저항률의 P형 실리콘 웨이퍼를 얻는 것은 불가능하다. 그리고, 이 방법으로 얻어진 웨이퍼도 그 후 열처리에 의해서, 저항률이 변동할 수 있다. 더욱이, 이 방법에서는 격자간 산소농도를 높게 하면, 웨이퍼 저항률의 제어가 어렵다. 따라서, 실리콘 웨이퍼의 초기 격자간 산소농도는 낮은 것으로 해야 하고, 웨이퍼의 게터링 효과는 낮은 것으로 되어 버리는 결점이 있다.
상기한 바와 같이, 이동체 통신용 반도체 디바이스 또는 최첨단 C-MOS 디바이스에서는, CZ법으로 제조된 대직경 고저항률인 실리콘 웨이퍼가 필요하지만, 통상의 LSI 등의 집적회로에서도, 주로 CZ법에 의해 제조된 실리콘 웨이퍼에서, 통상의 저항률(1~20Ω·cm 정도)을 갖는 웨이퍼가 이용되고, 상기 디바이스 제조공정에서의 열처리 이외에 몇개의 열처리공정을 포함하는 다수의 제조공정을 실시하여 제조된다. 이와 같은 열처리공정은, 예를 들면 웨이퍼 표층에 산화막 형성, 불순물 확산, 무결함층 또는 게터링층의 형성 등이 행해지는 매우 중요한 공정이다.
상기한 열처리 공정에서 이용되고, 동시에 복수매의 웨이퍼를 열처리하는 것이 가능한, 이른바 배치식 저항가열식 열처리로로서 횡형 로와 종형 로가 있다. 횡형 로는, 웨이퍼를 보지하기 위한 보트로 불리는 치구에 웨이퍼를 수직으로 적치한 상태에서 로내에 주입하여 열처리하는 타입이고, 종형 로는 보트에 웨이퍼를 수평으로 적치한 상태에서 로내에 주입하여 열처리하는 타입의 것이 있다.
상기 양 타입의 열처리에 있어 관찰된 문제들 중 하나로서, 슬립전위의 발생이 있다. 슬립전위는, 열처리공정 중 열응력에 의한 결정의 미끄러짐(slippage)에 기인한 결정의 변형(deformation)에 의해 유발된 결함이고, 이와 같은 슬립전위가 웨이퍼 표면에 발생하면, 웨이퍼의 기계적 강도가 저하할 뿐 아니라, 접합 누설(junction leakage) 등, 디바이스 특성에 악영향을 미친다. 따라서, 가능한 저감하는 것이 바람직하다.
상기와 같은 배치식 열처리 로를 이용하여 열처리를 행하면, 열처리 로로부터 웨이퍼를 꺼내거나 열처리로에 웨이퍼를 투입할 때 또는 로내에서의 승강온시 웨이퍼 면내에 온도분포가 발생하고, 이 온도분포에 의해 응력이 생긴다. 그리고, 이 응력이 어느 일정한 임계치를 넘는 경우 슬립전위가 발생한다. 이 경우, 웨이퍼는 보트상에 적치되어 있기 때문에, 웨이퍼의 자중이 보트와의 접촉부분에 집중하기 쉽게 되기 때문에, 그 접촉부분에 작용하는 응력이 커지고, 슬립전위가 발생하기 쉽게 된다. 특히 웨이퍼가 대직경으로 되면, 웨이퍼의 자중이 커지기 때문에 그 영향은 크다.
한편, 상기 배치식 열처리 로 외에, 램프 가열 등을 이용한 매엽식 열처리로 인 RTA(Rapid Thermal Annealing) 장치가 열처리공정에 이용되는 경우도 있다. 이러한 종류의 장치의 경우, 매엽처리이고 승강온 속도가 매우 빠르고 배치 로에 비해 웨이퍼 면내의 온도분포가 발생하기 어렵기 때문에, 대직경 웨이퍼의 열처리에 있어서 특히 유효하다. 그러나, 배치 타입 열처리 로와 같이, 웨이퍼의 자중에 의한 응력이, 웨이퍼를 보지하기 위한 치구와의 접촉부에 집중하고, 이로 인해 슬립전위기 발생하기 쉽다.
그러한 슬립전위의 발생을 억제하기 위해, 종래는 주로 두가지 관점으로부터 주로 개선이 시도되어 왔다. 그들 중 하나는, 웨이퍼와 보트와의 접촉부에 가해진 응력을 감소시키는 것으로, 보트의 형상을 개선하는 것으로 응력의 집중을 회피하도록 하는 것이다. 예를 들어, 특개평9-251961호 공보에 개시된 기술은, 종형 열처리용 보트의 웨이퍼 적치부의 각도를 웨이퍼의 자중에 의한 휨(warp)에 대응한 형상으로 함으로써, 웨이퍼와 보트의 접촉부를 점 접촉부로부터 면 접촉으로 되도록 하여 응력의 집중을 방지하는 것이다.
다른 한 관점은, 열처리공정 중 생기는 웨이퍼의 면내 온도분포를 저감하도록 하는 것이고, 열처리조건을 개량하는 것이다. 예를 들어, 특개평7-235507호 공보에 기재되어 있는 기술은, 열처리의 승강온시 통상 이용되어 온 질소 또는 아르곤에 비해 열전도율이 높은 수소 또는 헬륨을 이용하는 것으로 웨이퍼로의 열전도를 활발하게 하고, 웨이퍼 면내의 온도차를 저감하도록 하는 것이다. 또, 특개평7-312351호 공보에는, 고온으로 될수록 승강온 속도를 저하시키는 것으로 슬립전위의 발생을 방지하는 것이 제안되어 있다.
이들 두 관점으로부터 접근하는 것으로는, 상기한 예에 그치지 않고, 그 외에도 다수 알려져 있다. 이들의 접근은 열처리공정에서 슬립전위를 제어하는 것에 있어서는 다소 효과가 있지만, 디바이스 제조공정중 실시되는 다양한 열처리공정 전체에 대해 반드시 충분한 수단으로 간주되는 것은 아니고, 비용적인 문제에서 실용화가 곤란한 경우도 있다.
슬립전위의 발생을 억제하기 위한 상기 두가지 접근 외에, 웨이퍼중 산소석출물의 관점으로부터, 내슬립성(anti-slip property)을 향상시키는 시도도 이루어지고 있다. 예를 들어, 특개평9-190954호 공보에서는, 저산소농도의 CZ웨이퍼에 대해, 슬립전위가 발생하기 쉬운 외주 10mm 이하의 범위에 다면체의 산소석출물을 소정 밀도로 형성하면, 슬립전위의 발생을 억제할 수 있는 것이 기재되어 있다. 그리고, 그 산소석출물을 소정 밀도로 발생시키기 위해, 외주 10mm 이하의 범위로 산소를 이온주입하고, 질소가스 분위기에서 2단계의 열처리를 실시하는 기술을 개시하고 있다.
또한, 특개평10-150048호 공보에서는, 산소석출물을 함유하는 웨이퍼에 열 압축응력이 부가되는 경우, 산소석출물 자체로부터 슬립전위가 발생하는 문제의 측면으로부터, 통상적으로 슬립전위가 발생할 수 있는 열 압축응력하에서도 산소석출물로부터 슬립전위가 발생하기 어려운 웨이퍼로서, 소정 농도의 탄소를 함유하는 웨이퍼를 제안하고 있다.
이상과 같이, 종래 기술에서는, CZ법에 의해 제조된 실리콘 웨이퍼(본 발명에서는 "CZ 실리콘 웨이퍼" 또는 간단히 "CZ웨이퍼"라 말하는 경우임)에 디바이스 제조공정, 예를 들면 산화막 형성, 불순물 확산, 무결함층 또는 게터링층의 형성시 등에 있어서 열처리를 가하면, 웨이퍼의 특성에 악영향(저항률의 저하 또는 슬립전위의 발생 등)을 미치는 문제가 있었다.
즉, 종래 기술에서는, 쵸크랄스키법에 의해 제조된 실리콘 웨이퍼에 열처리를 가해도, 산소 도너의 발생에 의한 저항률 저하의 문제가 없고, 또한 게터링효과도 높은 고저항률 CZ 웨이퍼를 얻는 방법이 없어서, 이들의 요구를 만족하는 방법의 개발이 요구되어 왔다.
또한, 열처리공정에서 슬립전위의 제어에 관해서, 상기 특개평9-190954호 공보 또는 특개평10-150048호 공보에 개시되어 있는 기술은, 웨이퍼 자체의 특성을 개량하는 기술이기 때문에, 전체 열처리공정에서 효과를 얻을 수 있는 가능성이 있지만, 어느 것도 실용적인 기술은 없었다. 즉, 특개평9-190954호 공보의 기술에서는, 이온주입 및 2단계의 열처리인 부가공정이 필요한 일이 있었다. 또한, 특개평10-150048호 공보에서는, 탄소를 소정농도 첨가하기 때문에, 탄소가 디바이스특성에 미치는 악영향이 염려되었다.
또한, 실리콘 웨이퍼상에 에피텍셜성장에 의해 단결정 실리콘 층을 적층시켜서 에피텍셜 웨이퍼를 제조하는 경우, 고온의 에피텍셜 공정에서 웨이퍼에 슬립전위 등의 결함이 발생하고, 에피텍셜공정의 수율을 저하시킴과 동시에, 최종적으로 제조된 디바이스의 특성도 저하해 버리는 문제도 있다.
본 발명은 이와 같은 문제점에 감안하여 실시된 것으로, 산소 도너의 발생에 의한 저항률의 저하를 방지하면서, 게터링효과도 높은 고저항률 CZ 웨이퍼를 얻는 방법, 및 그 방법에 의해 제조된 고저항률 CZ 웨이퍼 및, 이 웨이퍼를 이용한 SOI 웨이퍼를 제공하는 것을 첫번째 목적으로 한다.
또한, 본 발명은 열처리공정에 제공되는 CZ 실리콘 웨이퍼가 열처리 도너와 접촉하는 부분의 내슬립성을 향상시키고, 또한, 산소 석출물 자체로부터 발생하는 슬립도 거의 없는 실리콘 웨이퍼를 비교적 간편하고 실용적인 방법으로 제공하는 것을 두번째 목적으로 한다.
더욱이, 본 발명에서는, 슬립전위가 발생하지 않고, 또한 높은 저항률과 게터링효과를 함께 갖는 에피텍셜 웨이퍼를 제공하는 것도 목적으로 한다.
본 발명에서는, 상기 첫번째 목적을 달성하기 위해, 실리콘 웨이퍼의 제조방법에 있어서, 쵸크랄스키법에 의해 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 육성하고, 그 실리콘 단결정 잉곳을 웨이퍼로 가공하고, 웨이퍼중 잔류 격자간 산소농도를 8ppma 이하로 하도록 그 웨이퍼에 산소석출 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법에 제공된다.
이와 같이, 쵸크랄스키법에 의해, 100Ω·cm 이상의 고저항률에 있어서, 초기 격자간 산소농도가 10~25ppma(JEIDA: 일본전자공업 진흥협회)의 고산소농도인 실리콘 웨이퍼를 제작하고, 이 고저항률 CZ 웨이퍼에 대해 산소석출 열처리를 행하고, 잔류 격자간 산소농도를 8ppma 이하의 저산소농도로 함으로써, 실리콘 웨이퍼의 격자간 산소를 석출시켜, 전기적으로 활성인 산소 도너로 되는 것을 방지하여, 웨이퍼의 저항률의 저하를 방지할 수 있다. 또한, 이 방법에서는, 산소석출물의 밀도가 높아지기 때문에, 게터링효과도 높이는 것이 가능하다. 더욱이, 이 방법에서는 CZ법에 의해 실리콘 웨이퍼를 제작하기 때문에, 웨이퍼의 직경을 대직경화하는 것도 용이하게 행하는 것이 가능하다.
그리고, 본 발명에서는, 상기 제조방법에 의해 제조된 실리콘 웨이퍼도 제공되고, 이와 같이 제조된 실리콘 웨이퍼는, 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼에 산소석출 열처리를 행하여 제조된 실리콘 웨이퍼에 있어서, 잔류 격자간 산소농도(residual interstitial oxygen concentration)가 8ppma 이하인 것을 특징으로 하는 것이다.
이와 같이 본 발명의 실리콘 웨이퍼는, 전기적으로 활성인 산소 도너로 되는 잔류 격자간 산소가 적을 뿐 아니라, 벌크중에는 산소 석출물이 충분히 존재하기 때문에, 고저항률 및 게터링 효과를 함께 갖는 실리콘 웨이퍼로 된다.
또 본 발명의 실리콘 웨이퍼는, 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼에 있어서, 350~500℃의 디바이스제조 열처리를 행한 후의 저항률이 100Ω·cm 이상으로 유지되는 것을 특징으로 하는 실리콘 웨이퍼로 할 수 있다.
이와 같이, 본 발명의 실리콘 웨이퍼는, 저항률이 100Ω·cm 이상의 고저항률이고, 초기 격자간 산소농도가 10~25ppma로 고산소농도인 것에 있어서도, 산소 도너의 발생이 억제되기 때문에 350~500℃의 디바이스제조 열처리후 저항률이 100Ω·cm 이상으로 유지되는 웨이퍼로 된다. 즉, 높은 저항률과 높은 게터링효과를 함께 갖는 실리콘 웨이퍼로 된다.
여기서 "디바이스 제조 열처리"는, 게터링 열처리 및 다른 처리를 웨이퍼에 실시한 후, 전극배선공정 등의 디바이스제조공정에서 실시되는 열처리를 총칭하는 것이다.
더욱이, 이와 같은 본 발명의 실리콘 웨이퍼는, 게터링열처리후 또는 디바이스 제조열처리후에 벌크결함밀도(bulk defect density)가 1×108~2×1010개/cm인 실리콘 웨이퍼로 하는 것이 가능하다.
이와 같이, 게터링 열처리후 또는 디바이스 제조열처리후에 벌크결함밀도(bulk defect density)가 1×108~2×1010개/㎤인 실리콘 웨이퍼는, 고저항률의 웨이퍼인 것에도 관계없이, 웨이퍼중 산소석출의 근원인 핵, 결국 벌크결함으로서의 산소석출밀도가 1×108~2×1010개/㎤이고 게터링 싸이트로서 필요하다고 생각되는 수준의 산소석출핵을 갖는, 지금까지 없었던 실리콘 웨이퍼로 된다.
여기서 게터링 열처리로는, 육성된 실리콘 단결정 잉곳을 웨이퍼로 가공한 후로부터 디바이스 공정에 들어가기 전까지 실시되는 열처리를 총칭하고, 주로 불순물 농도의 외방확산에 의한 표면근방의 결정결함의 소멸을 목적으로 하는 것이다.
또한, 본 발명에 의하면, 저항률이 100Ω·cm 이상인 실리콘 웨이퍼에 있어서, 격자간 산소농도가 8ppma 이하이고, 또한 벌크결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼도 제공된다.
이와 같이, 저항률이 100Ω·cm 이상의 고저항률인 실리콘 웨이퍼에 있어서, 격자간 산소농도가 8ppma 이하의 저산소농도이고, 또한 벌크결함밀도가 1×108~2×1010개/㎤인 실리콘 웨이퍼는, 디바이스 열처리 등 350~500℃ 정도의 저온열처리를 실시한 후에도 고저항률이 유지되고, 또한 충분한 게터링효과를 갖는 실리콘 웨이퍼로 하는 것이 가능하다.
그리고, 본 발명에서는, 상기 본 발명에 따른 고저항률 CZ 실리콘 웨이퍼를 베이스 웨이퍼로 이용한 접합 SOI 웨이퍼도 제공된다.
이와 같이, 본 발명의 CZ 웨이퍼를 베이스웨이퍼로 이용한 접합 SOI 웨이퍼는, 디바이스 제조열처리를 행한 후에도 고저항률이 유지되고, 게터링효과를 갖는 SOI 웨이퍼이기 때문에 대직경화가 가능하고, 신호의 전송로스 등이 저감되기 때문에, 특히 고주파 디바이스로서 유익하다.
접합 SOI 웨이퍼용 베이스 웨이퍼에 행하는 산소석출 열처리는, 접합 SOI 웨이퍼의 제조공정중 결합 열처리와 겸하여 행하는 것도 가능하다.
즉, 본드웨이퍼와 베이스웨이퍼를 산화막을 통해 밀착시키는 공정과, 결합열처리를 가하여 강하게 결합시키는 공정과, 본드웨이퍼를 박막화하여 SOI 층으로 하는 공정을 갖는 접합 SOI 웨이퍼의 제조시, 상기 베이스웨이퍼로서 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼를 이용하고, 상기 결합 열처리로서 베이스웨이퍼중 잔류 격자간 산소농도를 8ppma 이하로 하는 열처리를 행하는 것으로, 고저항률을 갖고 또한 충분한 게터링 효과를 갖는 SOI 웨이퍼를 보다 효율적으로 얻는 것이 가능하다.
이 경우, 상기 이용하는 베이스웨이퍼를, 상기 베이스웨이퍼와 본드 웨이퍼를 밀착시키는 공정 전에 산소 석출 열처리를 적어도 일부 행한 웨이퍼로 하는 것도 가능하다.
접합 SOI 웨이퍼의 제조공정 중 행해지는 산소 석출 열처리로서 복수단의 열처리를 행하는 경우에는, 상기와 같이 본드 웨이퍼와 밀착하기 전 베이스 웨이퍼에 그 산소석출 열처리의 일부를 미리 행하고, 나머지 열처리를 결합 열처리로서 행하는 것도 가능하다. 이와 같이, 접합 SOI 웨이퍼의 제조공정에 있어서 필요한 산소석출 열처리를 분할하여 행하면, 결합 열처리만 행하는 경우에 비해 결합 열처리공정을 짧게 할 수 있기 때문에, 각 공정 사이의 시간조정이 쉽게 되고, 공정간 재고를 저감하여 효율좋게 제품을 제조하는 것이 가능하다.
더욱이 이 경우, 상기 베이스 웨이퍼에 행하는 산소석출 열처리의 적어도 일부를, 상기 베이스 웨이퍼의 최종연마 전에 행하는 것도 가능하다.
본드웨이퍼와 밀착하는 공정 전에 베이스웨이퍼에 행하는 산소석출 열처리의 적어도 일부는, 베이스웨이퍼를 경면연마한 후 행해도 좋지만, 그 연마공정의 최종 연마전에 행하는 것이 바람직하다. 이와 같이 밀착공정전 산소석출 열처리의 적어도 일부를 최종 연마전에 행하면, 이 열처리공정에서 웨이퍼 표면의 마이크로러프니스 또는 헤이즈 등이 악화해도 최종연마에 의해 개선할 수 있기 때문에, 결합불량(공극,void)의 발생빈도를 억제하는 것에 가능하다.
더욱이, 본 발명에서는, 상기 두번째 목적을 달성하기 위해, 실리콘 웨이퍼의 제조방법에 있어서, 쵸크랄스키법에 의해 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 육성하고, 그 실리콘 단결정 잉곳을 웨이퍼로 가공하고, 웨이퍼중 잔류 격자간 산소농도를 8ppma 이하로 되도록 그 웨이퍼에 산소석출 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이 제공된다. 상기 산소석출 열처리를 행하고, 웨이퍼중 잔류 격자간 산소농도를 6ppma 이하로 하는 것이 바람직하다.
이와 같이 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳으로부터 얻은 CZ 웨이퍼에 대해, 산소석출 열처리를 행하고, 잔류 격자간 산소농도를 8ppma 이하, 바람직하게는 6ppma 이하로 함으로써, 웨이퍼의 벌크중에 슬립전위를 억제하는데 필요한 산소석출물과 잔존 격자간 산소를 형성할 수 있다.
또한, 이와 같이 실리콘 웨이퍼를 제조함으로써, 그 후 열처리공정에 제공되는 CZ 실리콘 웨이퍼가 열처리보트와 접촉하는 부분의 내슬립성이 향상되고, 또한 산소석출물 자체로부터 발생하는 슬립도 거의 없는 실리콘 웨이퍼를 비교적 간편하고 실용적인 방법으로 얻는 것이 가능하다.
더욱이 이 경우, 상기 산소석출 열처리를, 그 초기 단계에서 1100℃ 이상의 고온 열처리를 행하고, 웨이퍼 표면의 격자간 산소를 외방확산시키는 것에 의해 웨이퍼 표면에 DZ층(무결함층)을 형성시키도록 행하는 것이 바람직하다.
이와 같은 산소석출 열처리를 행하는 것으로, 슬립전위가 매우 일어나기 어렵고 게터링특성도 우수한 웨이퍼로 됨과 동시에, 웨이퍼 표면의 산소석출물이 감 소하고, 그 표면에 디바이스를 제조하는 경우, 디바이스특성에 악영향을 미칠 우려가 거의 없게 된다.
또한, 본 발명에 의해 제조된 웨이퍼 표면에 에피텍셜층을 형성하는 경우에 있어서도, 웨이퍼 표면에 DZ층이 형성되어 있으면 에피텍셜층의 결정성을 악화시키는 우려가 적기 때문에, 상기와 같이 DZ 층이 형성되도록 열처리를 행하는 것이 바람직하다.
더욱이, 본 발명에서는 상기 산소석출 열처리를 행하여 실리콘 웨이퍼를 제조하는 경우, 실리콘 웨이퍼의 산소석출 열처리를 상기 웨이퍼의 최종연마전에 행하는 것이 바람직하다.
본 발명의 산소석출 열처리는, 경면연마된 웨이퍼에 행하는 것도 가능하지만, 경면연마를 행하기 전 화학적 에칭면을 갖는 웨이퍼(CW) 또는, 통상 복수단 행해지는 웨이퍼의 연마공정(예를 들면, 1차 연마, 2차 연마, 마무리연마(최종연마))의 최종연마전 웨이퍼에 행하면, 예를 들어 산소석출 열처리공정에서 웨이퍼 표면상태가 악화해도, 그 후 연마에 의해 그것을 개선하는 것이 가능한 이점을 갖는다.
더욱이 본 발명에서는, 상기 제조방법에 의해 제조된 실리콘 웨이퍼도 제공된다. 이와 같이 제조된 실리콘 웨이퍼는, 내슬립성 및 게터링특성이 우수하고, 디바이스제조시 등의 열처리공정에서도 슬립전위 또는 불량이 매우 적은 웨이퍼이다.
또한, 슬립 내성이 높기 때문에, 종래 프로세스온도의 저온화를 하지 않고 슬립을 억제하는 것이 가능하기 때문에, 디바이스공정의 적용범위가 넓고, 매우 유익한 실리콘 웨이퍼를 제공할 수 있다.
또한, 본 발명에서는, 웨이퍼중 격자간 산소농도가 8ppma 이하이고, 또한 산소석출물 밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼가 제공되고, 바람직하게는 상기 격자간 산소농도는 6ppma 이하이고, 또한 상기 실리콘 웨이퍼중 산소석출물은, 구체적으로는 200nm 이상의 크기를 갖는 다면체(polyhedrons) 또는 230mm이상의 크기를 갖는 판상체(plates)이다.
이와 같은 웨이퍼도, 그 후 행해지는 고온의 게터링 열처리 또는 디바이스 제조 열처리시의 슬립전위의 발생을 억제하는 것이 가능하고, 게터링 특성도 우수하고, LSI 등의 제작에 매우 적절한 웨이퍼로 된다.
더욱이, 본 발명에서는, 상기 실리콘 웨이퍼 표면에 에피텍셜층이 형성된 에피텍셜 웨이퍼도 제공된다.
본 발명에 따른 실리콘 웨이퍼에 에피텍셜층을 형성한 에피텍셜 웨이퍼이면, 높은 저항률과 게터링 효과를 함께 갖는 종래에 없는 에피텍셜 웨이퍼가 얻어지기 때문에, 각종 디바이스로의 용도가 넓다.
이상 설명한 바와 같이, 본 발명은 저항률이 100Ω·cm 이상인 CZ 실리콘 웨이퍼에 산소석출 열처리를 가하여 잔존 격자간 산소농도를 8ppma 이하로 함으로써, 디바이스 제조공정중 열처리, 특히 전극배선공정 등에서 행해지는 350~500℃의 디바이스제조 열처리에서 생기는 산소 도너의 발생에 의한 저항률의 저하를 방지하면서, 게터링효과도 높은 고저항률 CZ 웨이퍼를 얻는 것이 가능하다. 또한, 이 웨이퍼는 그 자체로 사용될 수 있고, 접합 SOI 웨이퍼의 베이스웨이퍼로서 이용하는 것이 가능하여 대직경화가 용이하고, 또한 신호의 전송로스 등이 적은 웨이퍼를 고생산성으로 얻는 것이 가능하다.
또한, 본 발명은 CZ 실리콘 웨이퍼에 산소석출 열처리를 가하여 웨이퍼중 잔존 격자간 산소농도를 8ppma 이하로 함으로써, 그 후 열처리공정에 제공되는 CZ 실리콘 웨이퍼가 열처리보트와 접촉하는 부분의 내슬립성을 향상시키고, 또한 산소석출물 자체로부터 발생하는 슬립도 거의 없는 실리콘 웨이퍼를 비교적 간편하고 실용적인 방법으로 얻을 수 있다.
따라서, 이와 같은 웨이퍼이면, 웨이퍼의 구경이 200mm, 300mm 혹은 그 이상인 대직경이고 슬립전위가 들어가기 쉬운 웨이퍼에 있어서도, 슬립을 충분히 제어하는 것이 가능하다.
또한, 슬립내성이 높기 때문에, 종래 프로세스온도의 저온화를 하지 않고 슬립을 제어하는 것이 가능하고, 디바이스공정의 적용범위가 넓어, 매우 유익한 실리콘 웨이퍼를 제공하는 것이 가능하다.
도1은, 실리콘 웨이퍼의 잔존 격자간 산소농도와 저항률의 관계를 나타낸 도이다.
도2는, 실리콘 웨이퍼의 초기 격자간 산소농도와 벌크결함밀도의 관계를 나타낸 도이다.
도3은, A~E는 실시예1, 비교예1의 산소석출 열처리의 열처리조건을 나타낸 도이다.
도4는, 실리콘 웨이퍼를 급속가열·급속냉각할 수 있는 장치의 일례를 나타낸 개략단면도이다.
이하, 본 발명에 대해 보다 상세히 설명한다.
본 발명의 발명자들은, 고저항률에 있어서, 그 저항률이 그 후 열처리에서 변동하지 않고, 또한 높은 게터링효과를 함께 갖는 실리콘 웨이퍼를 얻는 방법으로서, 고저항률 CZ웨이퍼에 산소석출열처리를 행하고, 잔류 격자간 산소농도를 저감하는 방법을 생각해 내고, 해당 조건을 정밀조사하여 본 발명의 첫번째 목적을 달성하였다.
종래 고저항률 CZ 실리콘 웨이퍼를 얻는 방법은, 실리콘 단결정 육성시 격자간 산소농도를 저농도로 해야 했기 때문에, 얻어진 고저향율 CZ 실리콘 웨이퍼의 게터링효과는 낮은 것으로 되어 왔다.
이에, 본 발명의 발명자들은, 실리콘 단결정 육성시 초기격자간 산소농도를 낮게 제어할 뿐 아니라, 단결정 육성시에는 통상의 격자간 산소농도를 갖는 고저항률 단결정을 육성하여 웨이퍼로 가공하고, 그 후 열처리에 의해 의도적으로 격자간 산소를 석출시키고, 실리콘 웨이퍼내의 활성 산소를 감소하여, 산소의 도너를 저지하는 방법을 생각해냈다.
따라서, 본 발명자들은, 실리콘 웨이퍼에 디바이스 제조열처리를 실시한 때의 저항률의 변화와, 그 실리콘 웨이퍼의 잔류 격자간 산소농도와의 관계에 대해서 실험조사를 행하였다.
본 발명자들은, 먼저 초기 격자간 산소농도가 10~25ppma에 있어서 저항률이 100Ω·cm 이상인 고저항률 CZ 웨이퍼에 여러가지 격자간 산소를 석출시키는 열처리를 행하였다. 다음으로, 그 산소석출 열처리후 실리콘 웨이퍼의 잔류 격자간 산소농도를 측정하였다. 그리고, 실리콘 웨이퍼의 저항률을 측정한 후, 웨이퍼에 디바이스 제조열처리로서 450℃, 16시간의 열처리를 실시하고, 다시 웨이퍼의 저항률을 측정하였다. 최후로, 디바이스 제조 열처리 전후의 저항률의 변화와 잔류 격자간 산소농도와의 관계에 대해서 비교검토를 행하였다.
도1은, 상기 실험결과를 나타낸 것이다. 도 중 사각, 삼각 등의 형상이 다른 플롯은, 각각 열처리조건이 다른 산소 석출 열처리를 실시한 웨이퍼인 것을 나타내고 있다. 또한, 각 형상의 플롯 중, 흑색 플롯은 디바이스 제조 열처리 전의 저항률을, 백색의 플롯은 디바이스 제조 열처리후의 저항률을 나타내고 있다.
도1에 나타난 바와 같이, 초기 격자간 산소농도 또는 산소 석출 열처리의 열처리조건에 관계없이, 잔존 격자간 산소농도가 약 8ppma(JEID) 이하이면, 디바이스 제조 열처리후 저항률의 변화가 매우 작은 것을 알 수 있다.
결국, 실리콘 단결정 육성시에는, 10~25ppma의 높은 초기 격자간 산소농도의 단결정으로부터 제조된 웨이퍼에 있어서도, 그 후 잔존 격자간 산소농도가 약 8ppma 이하로 되도록 산소 석출 열처리를 실시함으로써, 그 산소석출 열처리의 열처리조건에 관계없이, 디바이스 제조 열처리에 의한 저항률의 저하를 방지하는 것이 가능하다.
그러나, 실제로 사용되는 실리콘 웨이퍼에서는, 고저항률을 유지하면 동시에 게터링효과를 갖도록 하는 것이 요구된다. 게터링효과를 갖도록 하기 위해서는 산소석출물을 형성할 필요가 있기 때문에, 산소 석출 열처리전의 초기 격자간 산소농도는 적어도 10ppma 정도를 요한다. 또 반대로 25ppma를 넘으면 석출과다로 되어 웨이퍼 강도가 열화하는 우려가 있기 때문에, 25ppma 이하가 적절하다.
더욱이, 본 발명에 있어 산소석출 열처리를 가한 웨이퍼는, 격자간 산소가 미소한 산소석출물로서 대량 석출하기 때문에, 게터링 열처리 또는 디바이스 제조 열처리후, 게터링싸이트로 되는 벌크결함밀도를 1×108~2×1010개/㎤로 하는 것이 가능하고, 충분한 게터링효과를 갖는 웨이퍼로 할 수 있다.
또한, 이와 같은 웨이퍼를 이용하여 접합 SOI 웨이퍼를 제조하는 경우에는, 적어도 베이스웨이퍼로서 상기 고저항률 CZ 웨이퍼를 이용하고, 디바이스 층으로 되는 본드 웨이퍼와 베이스웨이퍼의 적어도 하나에 실리콘 산화막을 형성한 후, 둘을 접합시키고, 결합 열처리를 가하여 결합강도를 향상시킨 후 본드 웨이퍼를 박막화하여 SOI 층으로 함에 의해, 디바이스 제조 열처리 등을 가해도 베이스웨이퍼는 고저항률을 유지할 수 있어서, 고주파특성이 우수한 디바이스 제조가능한 SOI 웨이퍼를 얻는 것이 가능하다.
또한, 베이스웨이퍼로서 단지 고저항률 웨이퍼를 이용하는 경우에는, FZ 웨이퍼 또는 절연성 기판을 이용하는 것이 가능하다. 그러나, CZ 웨이퍼를 이용하면, 8인치를 넘는 대직경화가 비교적 용이하고, 웨이퍼 중 적절한 산소를 갖기 때문에 열처리에 대한 웨이퍼의 기계적 강도가 강하고, 벌크중 산소석출물을 형성하는 것이 가능하여 중금속 등 오염물을 게터링하는 효과도 갖는다.
상기와 같은 웨이퍼이면, 디바이스 제조공정 등에서 350~500℃ 정도의 열처리를 가해도 산소 도너의 영향에 의한 저항률의 변화가 발생하지 않고 고저항률이 유지되고, 또한 벌크중 산소석출물이 형성되기 때문에 게터링 효과도 갖고, 이동체 통신용 반도체 디바이스 또는 최첨단 C-MOS 디바이스용으로 매우 유망한 것으로 말해진다.
더욱이, 본 발명의 발명자들은, 본 발명에 관한 CZ 웨이퍼의 특성을 파악하기 위해, 여러 측면에서 분석한 결과, 이하와 같은 새로운 사실을 발견하여, 두번째 목적이 달성된 것이다.
즉, 상기 본 발명의 웨이퍼는, 벌크중 상당량의 산소 석출물을 갖기 때문에, 디바이스 프로세스에 이용되는 열처리 등이 가해지면, 당연 슬립전위는 발생하기 쉬운 것으로 간주되어 왔다. 그러나, 이러한 예상과는 반대로, 통상 웨이퍼이면 슬립전위가 확실히 발생하는 것으로 간주되고 있는 열처리를 실시해도, 본발명의 웨이퍼에서는 X선 토포그라피에 의한 슬립전위가 관찰되지 않았다. 또한, 이와 같이 슬립전위가 발생하지 않은 현상은, 100Ω·cm 이상의 고저항률 웨이퍼에 한정하지 않고, 100Ω·cm 미만의 저항률인 웨이퍼에 있어서도 확인할 수 있었다.
그런데, 산소석출물의 형상이나 크기와 슬립전위의 발생에 대해서, 기 출원된 특개평10-150048호 공보에는, 다면체 석출물 및 판상 석출물의 경우, 그 사이즈 가 각각 약 200nm, 230nm 이상으로 되는 경우 슬립전위를 발생하기 쉽게 된다는 것이 기재되어 있지만, 본 발명의 산소석출물을 투과형 전자현미경으로 관찰한 결과 그 형상은 다면체 구조 또는 판상구조였고, 그 크기를 조사하기 위해 특개평10-150048호 공보의 것과 거의 같은 부분(다면체 석출물에 대해서는, 팔면체 구조의 방형 4변 중 1변의 길이이고, 판상 석출물에 대해서는 석출물의 대각선 길이)을 측정한 결과, 다면체 석출물은 200nm 이상, 판상 석출물은 230nm 이상인 것이 대부분이었다.
이와 같이, 종래 산소석출물의 형상 또는 크기, 또는 열처리조건의 관점에서는 슬립전위가 발생하기 쉬운 조건일지라도, 본 발명의 웨이퍼는 슬립전위가 발생하기 어려운 이유는, 현재 불명확하지만, 잔존 격자간 산소농도 및 산소 석출물의 크기 또는 밀도가 관여하고 있는 것으로 생각된다.
즉, 본 발명의 웨이퍼와 같이, 프로세스 열처리(게터링 열처리 또는 디바이스 제조 열처리 등)가 가해지기 전 미리 산소 석출물이 어느 정도의 밀도 또는 크기로 형성되어 있으면, 그 후 프로세스 열처리가 가해져도 잔존 격자간 산소농도가 적은 것 등의 이유에 의해 산소 석출물이 재성장하기 어렵고, 슬립전위가 발생하기 쉬운 것으로 간주된다.
본 발명자들은, 보다 연구를 행하여, 상기 실리콘 웨이퍼의 산소 석출 열처리를 상기 웨이퍼의 최종 연마전에 행함으로써, 효율좋게 본 발명의 실리콘 웨이퍼 및 SOI 웨이퍼를 제조할 수 있는 것을 알아내었다. 즉, 상기 산소 석출 열처리에 의해 웨이퍼의 표면상태(마이크로러프니스 또는 헤이즈 등)가 악화해도, 그 후 연 마를 행하면 양호한 경면 웨이퍼로 하는 것이 가능하다. 따라서, 실리콘 웨이퍼 또는 베이스웨이퍼를 적어도 최종적으로 연마하기 전에 산소석출 열처리를 행하면, 연마공정을 더 추가하지 않고도, 본 발명의 실리콘 웨이퍼 및 SOI 웨이퍼를 얻는 것이 가능하다.
또한, 본 발명의 실리콘 웨이퍼는, 상기한 바와 같이 열처리에 있어서 슬립전위의 발생이 거의 없을 뿐 아니라, 벌크중에는 충분한 크기로 밀도를 갖는 산소 석출물이 형성되어 있기 때문에, 그 표면상에 1100~1200℃ 정도의 고온에서 에피텍셜 성장시킨 경우에 있어서도, 산소석출물이 소멸하는 일도 없다. 따라서, 에피텍셜 공정에서의 슬립전위의 발생이 없고, 고저항률과 게터링 효과를 함께 갖는 종래에 없는 에피텍셜 웨이퍼가 얻어지기 때문에, 각종 디바이스로의 용도가 넓은 것도 본 발명자들에 의해 발견되었다.
상기한 본 발명의 제조방법 중 어느 하나에서도, 산소석출 열처리를 가하는 열처리 로로는, 일반적으로 이용되고 웨이퍼 100매 또는 그 이상의 복수의 배치처리가 가능한 히터가열식 열처리로(이하 배치로라고 하는 것임) 또는, 최근 개발이 진행되고 있는 램프 가열방식 등에 의해 급속가열·급속냉각을 특징으로 한 매엽처리를 기본으로 하는 상기 RTA 장치 등이 있다.
또한, 석출 열처리 방법으로는, 결과적으로 산소 석출물이 형성되고 잔류 격자간 산소농도가 8ppma 이하이면 좋기 때문에, 특별히 한정되는 것은 아니고, 예를 들어 1회만 열처리 또는 복수단의 열처리도 좋고, 배치로와 RTA 장치를 조합하여 행해도 좋다.
이하, 본 발명의 실시형태에 대해 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
먼저, 공지의 CZ법 또는 이 CZ법에 있어서 융액에 자장을 인가하여 실리콘 융액의 대류를 제어하여 단결정을 인상하는 공지의 MCZ법에 의해 소망의 저항률을 갖고, 초기 격자간 산소농도가 10~25ppma로 되는 실리콘 단결정 잉곳을 인상한다. 이들의 인상방법은, 석영 도가니 중에 수용된 다결정 실리콘 원료의 융액에 종결정을 접촉시키고, 이것을 회전시키면서 천천히 인상하여 소망직경의 단결정 잉곳을 육성하는 방법이지만, 초기 격자간 산소농도를 소망의 값으로 하기 위해서는, 종래부터 관용되고 있는 방법에 의하면 좋다. 예를 들면, 도가니의 회전후, 도입가스유량, 분위기압력, 실리콘 융액의 온도분포 및 대류, 또는 인가하는 자장강도 등의 파라미터를 적절히 조정하는 것으로 소망의 산소농도의 결과를 얻는 것이 가능하다.
이와 같이 하여 얻어진 CZ 실리콘 단결정 잉곳을 통상의 방법에 따라 와이어 톱 또는 내주변 슬라이서 등의 절단장치로 슬라이스한 후, 챔퍼링, 랩핑, 에칭, 폴리싱 등의 공정을 통해 CZ 실리콘 단결정 웨이퍼로 가공한다. 물론 이들 공정은, 예시열거한 것에 불과하고, 이 외에도 세정, 열처리 등 여러가지 공정이 있을 수 있고, 공정순의 변경, 일부 생략 등 목적에 따라 적절한 공정은 변경하여 사용된다.
다음으로, 이 CZ 실리콘 단결정 웨이퍼에 대해 잔류 격자간 산소농도가 8ppma 이하로 되도록 하는 산소 석출 열처리를 실시한다. 여기서, 잔류 격자간 산소농도가 8ppma 이하로 되도록 하는 산소 석출 열처리에서는, 열처리되는 웨이퍼의 초기 격자간 산소농도 또는 결정성장시 열이력에 의존하기 때문에 반드시 지정할 수 없지만, 이들 초기 격자간 산소농도 또는 열이력 등의 조건에 맞추어 실험적으로 설정하면 좋다.
본 발명의 산소석출 열처리에 이용되는 RTA 장치로는, 열방사에 의한 램프가열기와 같은 장치를 들 수 있다. 시판되고 있는 것으로, 예를 들면 스티그 마이크로텍 인터네셔날사제, SHS-2800과 같은 장치를 들 수 있고, 이들은 특별복잡한 것은 아니고, 고가인 것도 아니다. 한편, 배치로로는 동경 일렉트론사제, α-8과 같은 장치를 들 수 있다.
여기서, 본 발명에서 이용되는 실리콘 단결정 웨이퍼의 급속가열·급속냉각장치(RTA장치)의 일례를 나타낸다. 도4는, RTA장치의 개략도이다.
도4의 열처리장치(10)은, 석영으로 되는 챔버(1)을 갖고, 이 챔버(1) 내에서 웨이퍼를 열처리하도록 되어 있다. 가열은, 챔버(1)을 상하좌우에서 둘러싸도록 배치되는 가열램프(2)에 의해 행한다. 이 램프는 각각 독립적으로 제공되는 전력을 제어할 수 있도록 되어 있다.
가스의 공급측은, 도시하지 않은 산소가스 공급원 및 질소가스 공급원이 접속되어 있고, 임의의 혼합비로 양자를 혼합하여 챔버(1) 내에 공급하는 것이 가능하도록 되어 있다.
가스의 배기측은, 오토셔터(3)이 장비되어, 외부 대기를 봉쇄하고 있다. 오토셔터(3)에는, 게이트 밸브에 의해 개폐가능하게 구성되는 부도시의 웨이퍼 주입구가 설치되어 있다. 또한, 오토셔터(3)에는 가스배기구가 설치되어 있고, 로내 분위기압력을 조정할 수 있도록 되어 있다.
그리고, 웨이퍼(8)은 석영트레이(4)에 형성된 3점 지지부(5) 위에 배치된다. 트레이(4)의 가스도입구측에는, 석영제 버퍼(6)가 설치되어 있고, 도입가스가 웨이퍼(8)에 직접 닿는 것을 방지할 수 있다.
또한, 챔버(1)에는 도시하지 않은 온도측정용 특수창이 설치되어 있고, 챔버(1)의 외부에 설치된 파이로메터(7)에 의해, 그 특수창을 통해 웨이퍼(8)의 온도를 측정할 수 있다.
이상과 같은 열처리장치(10)에 의해, 웨이퍼를 급속가열·급속냉각하는 처리는 다음과 같이 행해진다.
먼저, 열처리장치(10)에 인접하여 배치되는 부도시의 웨이퍼 핸들링장치에 의해 웨이퍼(8)을 주입구로부터 챔버(1) 내에 넣고 트레이(4) 위에 배치한 후, 오토셔터(3)을 닫는다. 챔버(1) 내는 소정의 분위기로 채워진다.
그리고, 가열램프(2)에 전력을 공급하고, 웨이퍼(8)을 예를 들면 1100~1300℃의 소정의 온도로 승온한다. 이 때, 목적하는 온도로 될 때까지 필요한 시간은 예를 들면 20초 정도이다. 다음으로, 그 온도에 있어서 소정시간 보지하는 것에 의해, 웨이퍼(8)에 고온열처리를 가하는 것이 가능하다. 소정시간 경과하고 고온열처 리가 종료되면, 램프의 출력을 낮추어 웨이퍼(8)의 온도를 낮춘다. 이와 같이 온도를 낮추는 것도, 예를 들면 20초 정도로 행하는 것이 가능하다. 마지막으로, 웨이퍼 핸들링장치에 의해 웨이퍼(8)을 취출함으로써, 열처리를 완료한다.
이하, 본 발명의 실시예 및 비교예를 통해 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1, 비교예 1)
CZ법에 의해, 방위<100>, 직경 200mm, 도전형 P형에 있어서, 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma(JEIDA)인 실리콘 단결정 잉곳을 5개 인상하고, 슬라이스하여 웨이퍼로 가공하였다. 그리고, 이들 웨이퍼에 도3에 나타난 5종류(A,B,C,D,E)의 산소 석출 열처리를 행하였다.
그리고, 5종류의 산소석출 열처리후 각 웨이퍼의 저항률 및 잔존 격자간 산소농도를 측정한 후, 디바이스 제조 열처리가 웨이퍼에 실시된 때의 산소 도너 형성의 영향을 측정하기 위해, 각 웨이퍼에 디바이스제조 열처리를 모방한 450℃, 16시간의 열처리를 실시하고, 다시 각 웨이퍼의 저항률을 측정하였다.
저항률 측정은 4탐계법(four-point probe method)으로 행하고, 격자간 산소농도 측정은 적외분광법에 의한 측정기인 바이오래드사제 QS-300을 이용하여 행하였다.
측정결과를 표1 및 도1에 나타낸다. 도1은 각 산소석출 열처리후 잔존 격자간 산소농도 및 디바이스 제조 열처리전후의 저항률의 관계를 나타낸 도이고, 도1의 종축에 있어서, 예를 들어 표기 1.0E+05는 1.0×105을 나타내는 것이다.
석출 열처리 산소농도(ppma-JEIDA) 저항률(Ω·cm)
초기 격자간 산소 잔존 격자간 산소 디바이스제조 열처리전 디바이스제조 열처리후
A 20 6.5 15000 8000
18 7.5 23000 9000
15 10 20000 80
13 12 5000 7
12 11 4500 6
B 20 4.5 17000 9000
18 4.5 15000 3000
15 6 23000 8300
13 7 1100 200
12 7 1000 210
C 20 11 6000 20
18 16 6200 7
15 14.5 8000 6
13 13 3000 4
12 12 3000 4
D 20 4.5 9000 6000
18 7 8000 350
15 13 7000 6
13 12.5 10000 5
12 11.5 9000 4
E 20 4.5 1500 2500
18 5 1100 2000
15 6 1000 800
13 7 1200 250
12 6.5 1100 300
표1 및 도1로부터 알 수 있는 바와 같이, 초기 격자간 산소농도 또는 산소석출 열처리의 열처리조건에 관계없이, 잔존 격자간 산소농도가 8ppma 이하이면, 산소 도너의 발생이 적기 때문에, 디바이스제조 열처리후의 저항률의 저하가 적고, 확실히 100Ω·cm 이상의 저항률을 유지하는 것이 가능한 것을 알았다.
한편, 잔존 격자간 산소농도가 10ppma를 넘는 것에 있어서는, 디바이스 제조열처리후 저항률이 극단적으로 저하하고 있다. 즉, 산소 도너가 형성되기 쉬운 350~500℃의 온도에 있어서 전극배선공정 등 디바이스 제조 열처리를 행한 경우에는, 고저항률을 유지할 수 없는 것이 알려져 있다.
표1에 있어서, 디바이스 열처리후의 저항률이 열처리전에 비해 저조한 것은, 산소 도너의 발생에 의해 도전형이 P형으로부터 N형으로 반전한 것이고, 역으로 저항률이 증가한 것은, P형 그대로 고저항률을 유지하고 있는 것이다. 따라서, 본 발명에서는, 초기 산소농도, 석출열처리 등의 조건을 적절히 설정하는 것에 의해, P형 고저항률의 CZ 실리콘 웨이퍼의 제작도 가능한 것을 알 수 있다.
(실시예 2, 비교예 2)
실시예 1, 비교예 1에서 이용한 실리콘 웨이퍼의 벌크결함밀도를 적외선간섭법에 의해 측정하였다. 측정기는 바이오래드사제 OPP(Optical Precipitate Profiler)를 이용하고, 측정은 표면으로부터 내부 90㎛ 깊이 영역에서 관찰하였다. 본 평가법으로 얻어지는 벌크결함밀도는, 산소석출물이나 적층결함의 밀도이지만, 대부분이 산소석출물이다. 측정결과를 도2에 나타낸다. 도2는, 실리콘 웨이퍼의 초기 격자간 산소농도 및 벌크결함밀도와의 관계를 나타낸 도이다.
도2로부터, 산소 석출 열처리에 의해 잔존 격자간 산소농도가 8ppma 이하로 된 본 발명의 CZ 실리콘 웨이퍼는, 초기 격자간 산소농도가 13ppma 이하의 비교적 저산소농도에 있어서도, 1×109개/㎤ 이상의 높은 벌크결함밀도를 갖는 것을 알았다. 이것은, 적절한 산소석출 열처리를 실시함으로써, 잔존 격자간 산소농도가 8ppma 이하로 되도록 하여, 충분한 산소석출물을 발생시키기 때문이다. 즉, 제조된 본 발명의 실리콘 웨이퍼는, 고저항률이 유지되는 웨이퍼에 있어서, 높은 게터링효과를 갖는 것으로 된다.
한편, 잔존 격자간 산소농도가 10ppma 이상이었던 종래 실리콘 웨이퍼는, 초기 격자간 산소농도가 높은 경우는 벌크결함밀도가 높지만, 초기 격자간 산소농도가 낮아지면 벌크결함밀도가 1×109개/㎤ 보다도 저하해 버리는 것을 알았다.
즉, 비교예 1에 나타난 바와 같이, 종래 실리콘 웨이퍼와 같이 잔존 격자간 산소농도가 높으면 고저항률을 유지하는 것이 가능하지 않아서, 종래법과 같이 초기 격자간 산소농도를 낮추어 고저항률을 유지하도록 하면, 게터링효과가 저하할 수 밖에 없게 된다. 결국, 종래 실리콘 웨이퍼에서는 고저항률의 유지 및 높은 게터링효과를 양립시키는 것은 불가능하다.
(실시예 3)
CZ법에 의해 제조되고, 방위<100>, 직경 150mm, 도전형 P형에 있어서, 저항률의 면내분포가 4400~7000Ω·cm의 범위이고, 초기 격자간 산소농도가 약 17.9ppma인 웨이퍼를 베이스웨이퍼로서 준비하고, 베이스웨이퍼와 동일한 직경, 방위, 도전형이고, 저항률이 10~20Ω·cm, 초기 격자간 산소농도가 15ppma인 본드 웨이퍼를 준비하였다.
이 본드웨이퍼의 표면에 열산화막을 400nm형성한 후, 이 열산화막을 통해 수소이온을 주입(주입에너지 100keV, 도즈량 8×1016/㎠)하였다. 그리고, 이 본드웨이퍼를 실온에서 베이스웨이퍼와 밀착히키고, 500℃, 30분의 열처리를 가하는 것에 의해, 수소이온 주입층에서 본드웨이퍼를 박리하여, 두께 약 0.4㎛의 SOI 층을 갖는 접합 SOI 웨이퍼를 제작하였다.
그 후, 접합강도를 향상시키기 위한 결합 열처리와 베이스웨이퍼의 산소석출 열처리를 겸하여, 실시예 1의 열처리 D와 동일한 조건의 3단 열처리를 가한 후, SOI 웨이퍼 이면의 산화막을 에칭에 의해 제거하고, 베이스웨이퍼의 잔류 격자간 산소농도 및 저항률을 측정하였다. 그 결과, 베이스웨이퍼의 잔류 격자간 산소농도는 약 5.4ppma이고, 저항률은 4000~6300Ω·cm의 범위이고, 초기 저항률과 같은 수준의 고저항률을 유지하고 있는 것을 알았다.
더욱이, 이 SOI 웨이퍼에 450℃, 16시간의 열처리를 실시하고, 다시 각 웨이퍼의 저항률을 측정한 결과, 산소 도너가 발생하기 쉬운 온도에서 열처리한 것에 관계없이, 저항률은 3000Ω·cm 이상의 고저항률을 유지하고 있는 것을 알았다.
(실시예 4)
CZ법에 의해 실리콘 단결정 잉곳을 제작하고, 이것으로부터 와이어 톱을 이용하여 웨이퍼로 슬라이스한 후, 통상 행해지는 챔퍼링, 랩핑, 화학적 에칭 등의 공정을 통해, 직경 150mm, 방위{100}, 도전형 P형, 저항률이 약 11200Ω·cm, 초기 산소농도 17.6ppma인 CW를 제작하고, 이것을 베이스웨이퍼로서 준비하였다. 이 CW를 제작할 때에는, 통상의 CW제작공정에서 일반적으로 행해지는 도너 소거 열처리를 행하지 않았다.
또한, 본드웨이퍼로는, 직경 150mm, 방위<100>, 도전형 P형, 저항률이 10~20Ω·cm, 초기 산소농도 약 15ppma의 경면연마 웨이퍼를 준비하고, 이 본드웨이퍼 표면에 500nm의 열산화막을 형성하였다.
그리고, 베이스웨이퍼로서 준비한 CW에 대해, 산소 석출 열처리로서 3단 열처리 중, 초기 단계 열처리(500℃, 4시간, 질소 분위기) 및 두번째 열처리(800℃, 6시간, 질소 분위기)를 행한 후, 한 쪽 면을 3단 연마(1차 연마, 2차 연마, 마무리 연마(최종 연마))하여 경면연마 웨이퍼로 하였다.
그 후, 본드 웨이퍼와 베이스웨이퍼의 경면들을 산화막을 통해 실온에서 밀착시키고, 접합강도를 향상시키기 위한 열처리로서, 산소 석출 열처리인 세번째 열처리를 겸하여, 1100℃, 10시간의 열처리(피로제닉 산화, pyrogenic oxidation)를 행한 후, 본드 웨이퍼를 연삭·연마하여 박막화하여 두께 약 5㎛의 SOI 층을 갖는 SOI 웨이퍼를 제작하였다.
제작된 SOI 웨이퍼의 베이스웨이퍼 이면의 산화막을 에칭에 의해 제거하고, 베이스웨이퍼의 잔류 격자간 산소농도, 저항률, 벌크결함밀도를 측정하였다. 또한, 이 SOI웨이퍼에 대해 디바이스제조 열처리로서 초기단계에서 1200℃, 30분의 고온열처리를 행한 후, 450℃, 5시간의 열처리를 실시하고, 베이스웨이퍼의 잔류 격자간 산소농도, 저항률, 벌크결함밀도를 다시 측정하였다. 이들의 결과를 표2에 나타내었다.
초기단계 결합열처리 후 디바이스 열처리 후
저항률,도전형 11200Ω·cm, P-형 9980Ω·cm, N-형 3520Ω·cm, N-형
격자간 산소농도 17.6ppma 7.2ppma 7.2ppma
산소석출밀도 － 1.05×1010/㎤ 1.05×1010/㎤
상기 결과로부터, 본 발명의 SOI 웨이퍼의 베이스웨이퍼는, 결합 열처리후 고밀도의 산소석출물(oxide precipitates)을 갖고, 초기단계의 저항률과 거의 변화없는 고저항률을 유지하고 있는 것을 알 수 있다. 또한, 디바이스 제조열처리를 모사하여 초기단계에 1200℃인 고온 열처리를 행한 것에도 관계없이, 산소석출물이 용해하여 격자간 산소를 증가시키는 일도 없고, 그 후 400℃, 5시간의 열처리에 의해 저항률이 약간 저하하지만, 여전히 3000Ω·cm 이상의 고저항률을 유지하고 있는 것을 알았다.
(실시예 5, 비교예 3)
CZ법에 의해, 방위<100>, 직경 200mm, 도전형 P형에 있어서, 저항률이 10~10000Ω·cm, 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 복수개 인상하고, 슬라이스하여 웨이퍼로 가공하였다. 그리고, 이들 웨이퍼의 저항률과 초기 격자간 산소농도를 측정한 후, 실시예 1, 비교예 1에서 행한 산소석출 열처리 D(도3을 참조할 것)와 같은 3단 열처리를 행하였다.
상기 열처리를 실시한 후, 웨이퍼의 잔류 격자간 산소농도, 산소석출물밀도, 산소석출물 싸이즈 및 형상의 측정을 행하였다. 각 측정에 있어서, 석출물의 싸이즈 및 형상의 측정에서는 투과형 전자현미경에 의해, 또 석출물 밀도측정은, 전술한 OPP법에 의해 행하고, 나머지 측정에서는, 상기 실시예 1, 실시예 2와 같은 식으로 행하였다.
더욱이, 상기 측정을 행한 웨이퍼와 같은 조건으로 제조한 별도의 웨이퍼에 대해, 슬립내성을 비교하기 위해, 1100℃, 1150℃, 1200℃ 중 어떤 온도에서 2시간의 열처리를 행하고, X선 토포그라피에 의해 슬립발생의 유무를 조사하였다. 그 결과를 상기 측정결과와 함께 표3에 나타낸다.
저항률 (Ω·cm) 초기 격자간 산소농도 (ppma) 잔류 격자간 산소농도 (ppma) 잔류 격자간 산소농도 (ppma) 산소석출물 밀도 (×1010/㎤) 산소석출물 크기 평균치 (nm) 열처리 온도 (℃) 슬립발생 유무
다면체 판상
15.79k 17.8 5.1 5.1 1.42-1.65 150 － 1200 무
18.74k 17.9 5.1 5.1 1.41-1.61 190 300 1150 무
18.51k 17.8 5.0 5.0 1.51-1.56 204 400 1100 무
9.15k 17.7 5.4 5.4 0.40-0.45 206 400 1100 무
21.45k 17.7 5.2 5.2 0.37-0.42 210 370 1100 무
9.70k 17.7 5.3 5.3 0.30-0.39 222 － 1100 무
12.18k 17.2 6.0 6.0 0.33-0.39 212 － 1100 무
9.00k 17.5 5.9 5.9 0.35-0.50 300 500 1100 무
10 18.0 6.0 6.0 1.5-2.0 235 400 1100 무
50 18.1 6.1 6.1 1.5-2.0 215 400 1100 무
100 18.0 5.9 5.9 1.5-2.0 220 400 1100 무
7.0k 15.0 13.0 13.0 < 0.01 － － 1100 유
10.0k 13.0 12.5 12.5 < 0.01 － － 1200 유
50 14.0 13.0 13.0 < 0.01 － － 1100 유
20 14.5 13.5 13.5 < 0.01 － － 1150 유
표3의 결과로부터, 초기 격자간 산소농도가 10~25ppma이고 잔류 격자간 산소농도가 8ppma 이하인 웨이퍼이면, 열처리전 저항률의 크기에 관계없이, 1100℃ 이상의 고온 열처리를 행해도 슬립전위가 발생하지 않는 것을 알았다. 또한, 이들 웨이퍼의 산소석출밀도는 1×108~2×1010개/㎤이고, 산소석출물의 형상 및 싸이즈가 다면체의 경우 200nm 이상, 판상의 경우 230nm 이상에 있어서도 슬립의 발생이 없는 것을 확인할 수 있다.
한편, 초기 격자간 산소농도가 10~25ppma에 있어서도, 산소석출 열처리후 잔류 산소농도가 8ppma를 넘는 웨이퍼는, 그 후 1100℃ 이상의 고온 열처리를 행하면 슬립전위가 발생하고 있는 것을 알았다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는, 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 유사한 작용효과를 제공하는 것은 어느것에 있어서도, 본 발명의 기술적 범위에 포함된다.
예를 들어, 상기 실시형태에서는, 직경 200mm의 실리콘 웨이퍼를 제조하는 경우에 대해 설명했지만, 본 발명은 원칙적으로 웨이퍼 직경에 무관하게 적용할 수 있는 것이고, 예를 들면, 직경 100~400mm 또는 그 이상의 실리콘 웨이퍼에도 적용할 수 있다.
상기한 바와 같은 본 발명에 의하면, 슬립전위의 발생이 없고 높은 저항률과 높은 게터링 능력을 동시에 갖는 CZ 웨이퍼, SOI 웨이퍼를 얻을 수 있다. 또한, 실리콘 웨이퍼 표면상에 에피텍셜층을 형성함으로써, 고저항률 에피텍셜 웨이퍼가 제조될 수 있고, 이것은 슬립전위 등의 우려가 없어 다양한 디바이스에 적용할 수 있다.

Claims (22)

  1. 쵸크랄스키법에 의해 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 육성하고, 상기 실리콘 단결정 잉곳을 웨이퍼로 가공하고, 그리고 웨이퍼중 잔류 격자간 산소농도가 8ppma 이하로 되도록 상기 웨이퍼에 산소석출 열처리를 행하는 것을 포함하는 실리콘 웨이퍼의 제조방법
  2. 삭제
  3. 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼에 산소 석출 열처리를 행하여 제조된 실리콘 웨이퍼에 있어서, 잔류 격자간 산소농도가 8ppma 이하인 것을 특징으로 하는 실리콘 웨이퍼
  4. 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼에 산소 석출 열처리를 행한 후, 350~500℃에서 디바이스 제조 열처리를 행한 실리콘 웨이퍼로서, 상기 디바이스 제조 열처리 후 저항률이 100Ω·cm 이상으로 유지되는 것을 특징으로 하는 실리콘 웨이퍼
  5. 제3항에 있어서, 게터링 열처리 또는 디바이스 제조 열처리후, 벌크결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼
  6. 제4항에 있어서, 게터링 열처리 또는 디바이스 제조 열처리후, 벌크결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼
  7. 저항률이 100Ω·cm 이상인 실리콘 웨이퍼에 있어서, 격자간 산소농도가 8ppma 이하이고, 벌크결함밀도가 1×108~2×1010개/㎤인 것을 특징으로 하는 실리콘 웨이퍼
  8. 제3항 내지 제7항 중 어느 한 항의 실리콘 웨이퍼를 베이스웨이퍼로 이용한 접합 SOI 웨이퍼
  9. 본드웨이퍼와 베이스웨이퍼를 산화막을 통해 밀착시키는 단계, 결합 열처리를 가하여 상기 본드웨이퍼와 베이스웨이퍼를 강하게 결합시키는 단계, 본드웨이퍼를 박막화하여 SOI층으로 하는 단계를 포함하는 접합 SOI 웨이퍼의 제조방법에 있어서, 상기 베이스웨이퍼로서 저항률이 100Ω·cm 이상이고 초기 격자간 산소농도가 10~25ppma인 실리콘 웨이퍼를 이용하고, 상기 결합열처리로서 베이스웨이퍼중 잔류 격자간 산소농도를 8ppma 이하로 할 수 있는 열처리를 행하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법
  10. 제9항에 있어서, 상기 이용되는 베이스웨이퍼는, 상기 베이스웨이퍼와 본드웨이퍼를 밀착시키는 단계 전에, 산소석출 열처리의 적어도 일부가 행해진 웨이퍼인 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법
  11. 제10항에 있어서, 상기 베이스웨이퍼에 행하는 산소석출 열처리의 적어도 일부를, 상기 베이스웨이퍼의 최종연마 전에 행하는 것을 특징으로 하는 접합 SOI 웨이퍼의 제조방법
  12. 쵸크랄스키법에 의해 초기 격자간 산소농도가 10~25ppma인 실리콘 단결정 잉곳을 육성하여 그 실리콘 단결정 잉곳을 웨이퍼로 가공하고, 웨이퍼에 산소석출 열처리로서, 그 초기단계에 1100℃ 이상의 고온열처리리를 행하고, 웨이퍼 표면의 격자간 산소를 외방확산 함으로써 웨이퍼 표면에 DZ층(무결함층)을 형성시키도록 산소석출 열처리를 행하여, 웨이퍼 중 잔류 격자간 산소농도를 8ppma 이하로 되도록 하는 것을 포함하는 실리콘 웨이퍼의 제조방법
  13. 제12항에 있어서, 상기 산소석출 열처리를 행하여, 웨이퍼중 잔류 격자간 산소농도를 6ppma 이하로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
  14. 삭제
  15. 삭제
  16. 제1항, 제12항 및 제13항 중 어느 한 항에 있어서, 상기 실리콘 웨이퍼의 산소석출 열처리는, 상기 웨이퍼의 최종연마전에 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제3항 내지 제7항 중 어느 한 항의 실리콘 웨이퍼 표면에 형성된 에피텍셜층을 포함하는 에피텍셜 웨이퍼
KR1020007012698A 1999-03-16 2000-02-25 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 KR100701341B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11/70963 1999-03-16
JP7096399 1999-03-16
JP24137099 1999-08-27
JP11/241370 1999-08-27

Publications (2)

Publication Number Publication Date
KR20010071250A KR20010071250A (ko) 2001-07-28
KR100701341B1 true KR100701341B1 (ko) 2007-03-29

Family

ID=26412077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012698A KR100701341B1 (ko) 1999-03-16 2000-02-25 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼

Country Status (7)

Country Link
US (1) US6544656B1 (ko)
EP (2) EP1087041B1 (ko)
JP (1) JP3750526B2 (ko)
KR (1) KR100701341B1 (ko)
DE (1) DE60041309D1 (ko)
TW (1) TWI233456B (ko)
WO (1) WO2000055397A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058713A (ko) * 2015-09-28 2018-06-01 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK195886A (da) * 1986-04-29 1987-10-30 Niels Hvilsted Arbejdscylinder med stempel og med en magnetisk anordning til bestemmelse af en stempelposition
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
KR20040037031A (ko) 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US6669777B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
US6583024B1 (en) 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
EP1879224A3 (en) 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP2004006615A (ja) 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US7316745B2 (en) * 2002-07-17 2008-01-08 Sumco Corporation High-resistance silicon wafer and process for producing the same
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7112509B2 (en) 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP3985768B2 (ja) 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp Ｐ型シリコンウェーハおよびその熱処理方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法
WO2006030699A1 (ja) 2004-09-13 2006-03-23 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP5358189B2 (ja) * 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
JP5103745B2 (ja) 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
JP5137670B2 (ja) * 2008-04-23 2013-02-06 信越化学工業株式会社 多結晶シリコンロッドの製造方法
JP2010034303A (ja) * 2008-07-29 2010-02-12 Sumco Corp 半導体ウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
WO2011096489A1 (ja) * 2010-02-08 2011-08-11 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5510256B2 (ja) * 2010-10-06 2014-06-04 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US8476146B2 (en) 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
US9123671B2 (en) 2010-12-30 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon wafer strength enhancement
EP2695185A1 (en) 2011-04-06 2014-02-12 Isis Innovation Limited Controlling impurities in a wafer for an electronic circuit
GB2489923A (en) * 2011-04-06 2012-10-17 Isis Innovation Processing a silicon wafer for a high frequency electronic circuit
JP5984448B2 (ja) * 2012-03-26 2016-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5849878B2 (ja) * 2012-07-17 2016-02-03 信越半導体株式会社 シリコン単結晶育成方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
FR2997096B1 (fr) 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
KR101464566B1 (ko) * 2013-02-21 2014-11-24 주식회사 엘지실트론 실리콘 웨이퍼
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP5938113B1 (ja) 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
WO2017214084A1 (en) 2016-06-08 2017-12-14 Sunedison Semiconductor Limited High resistivity single crystal silicon ingot and wafer having improved mechanical strength
DE112017003436T5 (de) * 2016-07-06 2019-03-21 Tokuyama Corporation Einkristalliner, plattenförmiger Siliziumkörper und Verfahren zu dessen Herstellung
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6254748B1 (ja) * 2016-11-14 2017-12-27 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
JP6696917B2 (ja) 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
JP2019094224A (ja) 2017-11-21 2019-06-20 信越半導体株式会社 シリコン単結晶の育成方法
JP7230297B2 (ja) 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
JP2022543358A (ja) 2019-08-09 2022-10-12 リーディング エッジ イクウィップメント テクノロジーズ インコーポレイテッド 酸素濃度の低い領域を有するリボンまたはウェハの製造
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
JP2020120128A (ja) * 2020-04-23 2020-08-06 信越化学工業株式会社 複合基板
JP7347318B2 (ja) * 2020-04-28 2023-09-20 信越半導体株式会社 貼り合わせｓｏｉウェーハのベースウェーハの抵抗率測定方法
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
FR3119929B1 (fr) * 2021-02-15 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490A1 (fr) 2022-07-04 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810695A (ja) * 1994-07-04 1996-01-16 Sekisui Chem Co Ltd 防曇性被覆物品の製造方法
KR19980040788A (ko) * 1996-11-29 1998-08-17 김광호 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615998B2 (ja) * 1986-09-12 1994-03-02 三菱重工業株式会社 排煙拡散試験法
JPH0810695B2 (ja) 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JP2732967B2 (ja) 1991-08-30 1998-03-30 信越化学工業株式会社 高抵抗シリコンウエハ−の製造方法
US5418172A (en) * 1993-06-29 1995-05-23 Memc Electronic Materials S.P.A. Method for detecting sources of contamination in silicon using a contamination monitor wafer
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
JPH07235507A (ja) 1994-02-25 1995-09-05 Toshiba Corp 半導体装置の製造方法
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JP3474261B2 (ja) 1994-05-17 2003-12-08 東京エレクトロン株式会社 熱処理方法
JPH09190954A (ja) 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
JPH09251961A (ja) 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JPH10150048A (ja) 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810695A (ja) * 1994-07-04 1996-01-16 Sekisui Chem Co Ltd 防曇性被覆物品の製造方法
KR19980040788A (ko) * 1996-11-29 1998-08-17 김광호 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058713A (ko) * 2015-09-28 2018-06-01 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법
EP3358600A4 (en) * 2015-09-28 2019-05-29 Shin-Etsu Handotai Co., Ltd. METHOD FOR PRODUCING A BOUND SOI WAFER
KR102509310B1 (ko) * 2015-09-28 2023-03-13 신에쯔 한도타이 가부시키가이샤 접합 soi 웨이퍼의 제조방법

Also Published As

Publication number Publication date
EP2037009B1 (en) 2013-07-31
US6544656B1 (en) 2003-04-08
EP1087041B1 (en) 2009-01-07
TWI233456B (en) 2005-06-01
EP2037009A2 (en) 2009-03-18
EP1087041A4 (en) 2007-02-21
EP1087041A1 (en) 2001-03-28
DE60041309D1 (de) 2009-02-26
JP3750526B2 (ja) 2006-03-01
WO2000055397A1 (fr) 2000-09-21
EP2037009A3 (en) 2011-10-12
KR20010071250A (ko) 2001-07-28

Similar Documents

Publication Publication Date Title
KR100701341B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR100733111B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
KR100841062B1 (ko) 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법
KR101750688B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
KR20070083411A (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
JP3381816B2 (ja) 半導体基板の製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
US20110052923A1 (en) Method of producing epitaxial wafer as well as epitaxial wafer
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
EP2159828B1 (en) Silicon wafer and method for producing the same
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
CN107154354B (zh) 晶圆热处理的方法
CN107154353B (zh) 晶圆热处理的方法
JPH09116126A (ja) Ｓｉｍｏｘウエハーおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 13