JP7347318B2 - 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 - Google Patents
貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 Download PDFInfo
- Publication number
- JP7347318B2 JP7347318B2 JP2020079337A JP2020079337A JP7347318B2 JP 7347318 B2 JP7347318 B2 JP 7347318B2 JP 2020079337 A JP2020079337 A JP 2020079337A JP 2020079337 A JP2020079337 A JP 2020079337A JP 7347318 B2 JP7347318 B2 JP 7347318B2
- Authority
- JP
- Japan
- Prior art keywords
- resistivity
- base wafer
- wafer
- oxide film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
表1に、実施例1で使用したベースウェーハ、ボンドウェーハと、SOIウェーハ製造工程の諸条件を示す。結合熱処理を行った後のSOIウェーハのベースウェーハの裏面には、熱酸化膜が形成されていた。SOIウェーハは、いわゆる水素イオン注入剥離法により作製した。このようなSOIウェーハに対し、表1に示す条件で、ベースウェーハの裏面の酸化膜除去、表層部のシリコン単結晶の除去を行い、四探針法でベースウェーハの裏面側の抵抗率を測定したところ、表1に示すように抵抗率は5989Ωcmであった。
表層部のシリコン単結晶の除去を行わなかったこと以外は実施例1と同様にベースウェーハの裏面側の抵抗率を測定したところ、表1に示すように、抵抗率は9532Ωcmであった。
表2に、実施例2で使用したベースウェーハ、ボンドウェーハと、SOIウェーハ製造工程の諸条件を示す。結合熱処理を行った後のSOIウェーハのベースウェーハの裏面には、熱酸化膜が形成されていた。SOIウェーハは、いわゆる水素イオン注入剥離法により作製した。このようなSOIウェーハに対し、表2に示す条件で、ベースウェーハの裏面の酸化膜除去、表層部のシリコン単結晶の除去を行い、四探針法でベースウェーハの裏面側の抵抗率を測定したところ、表2に示すように抵抗率は5354Ωcmであった。
表層部のシリコン単結晶の除去を行わなかったこと以外は実施例2と同様にベースウェーハの裏面側の抵抗率を測定したところ、表2に示すように、抵抗率は2432Ωcmであった。
表3に、実施例3で使用したベースウェーハ、ボンドウェーハと、SOIウェーハ製造工程の諸条件を示す。結合熱処理を行った後のSOIウェーハのベースウェーハの裏面には、熱酸化膜が形成されていた。SOIウェーハは、いわゆる水素イオン注入剥離法により作製した。このようなSOIウェーハに対し、表3に示す条件で、SOI層、埋め込み酸化膜層、ベースウェーハ自体の貼り合わせ面の表層部のシリコン単結晶を除去し、四探針法でベースウェーハの貼り合わせ面側の抵抗率を測定したところ、表3に示すように、抵抗率は5920Ωcmであった。
Claims (6)
- シリコン単結晶からなるベースウェーハとボンドウェーハとが酸化膜を介して貼り合わせられ、かつ、少なくともベースウェーハの裏面に熱酸化膜が形成された貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法であって、
前記ベースウェーハの抵抗率測定箇所における、前記ベースウェーハ自体の表層部の前記シリコン単結晶を除去した後、前記ベースウェーハの抵抗率を測定し、
前記ベースウェーハの表層部のシリコン単結晶の除去は、前記貼り合わせSOIウェーハのSOI層と埋め込み酸化膜層とを除去した後、前記ベースウェーハ自体の貼り合わせ面の表層部の前記シリコン単結晶を除去することにより行うことを特徴とする貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。 - シリコン単結晶からなるベースウェーハとボンドウェーハとが酸化膜を介して貼り合わせられ、かつ、少なくともベースウェーハの裏面に熱酸化膜が形成された貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法であって、
前記ベースウェーハの抵抗率測定箇所における、前記ベースウェーハ自体の表層部の前記シリコン単結晶を除去した後、前記ベースウェーハの抵抗率を測定し、
前記ベースウェーハの表層部のシリコン単結晶の除去は、前記裏面に形成された前記熱酸化膜を除去した後、前記ベースウェーハ自体の前記裏面の表層部の前記シリコン単結晶を除去することにより行い、
前記ベースウェーハの抵抗率測定箇所における前記シリコン単結晶を、厚さ1μm~数μm除去することを特徴とする貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。 - 前記ベースウェーハの抵抗率が1000Ωcm以上であることを特徴とする請求項1または2に記載の貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。
- 前記ベースウェーハの抵抗率測定箇所における前記シリコン単結晶を、厚さ1μm以上除去することを特徴とする請求項1に記載の貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。
- 前記抵抗率の測定を四探針法により行うことを特徴とする請求項1、2、4のいずれか一項に記載の貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。
- 前記抵抗率の測定を四探針法により行うことを特徴とする請求項3に記載の貼り合わせSOIウェーハのベースウェーハの抵抗率測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079337A JP7347318B2 (ja) | 2020-04-28 | 2020-04-28 | 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020079337A JP7347318B2 (ja) | 2020-04-28 | 2020-04-28 | 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174927A JP2021174927A (ja) | 2021-11-01 |
JP7347318B2 true JP7347318B2 (ja) | 2023-09-20 |
Family
ID=78278338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020079337A Active JP7347318B2 (ja) | 2020-04-28 | 2020-04-28 | 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7347318B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000055397A1 (fr) | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP2002076080A (ja) | 2000-08-31 | 2002-03-15 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法 |
JP2010165832A (ja) | 2009-01-15 | 2010-07-29 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法 |
JP2015026755A (ja) | 2013-07-29 | 2015-02-05 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの抵抗率測定方法 |
-
2020
- 2020-04-28 JP JP2020079337A patent/JP7347318B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000055397A1 (fr) | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP2002076080A (ja) | 2000-08-31 | 2002-03-15 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法 |
JP2010165832A (ja) | 2009-01-15 | 2010-07-29 | Shin Etsu Handotai Co Ltd | 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法 |
JP2015026755A (ja) | 2013-07-29 | 2015-02-05 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの抵抗率測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021174927A (ja) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
JP5572085B2 (ja) | Soiウェーハの製造方法 | |
TW201705382A (zh) | 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層 | |
JP5532680B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP2005340622A (ja) | Soi基板及びその製造方法 | |
WO2020179284A1 (ja) | シリコン単結晶の抵抗率測定方法 | |
CN101657889B (zh) | 制备应变硅的清洁表面的改善的方法 | |
US9824891B1 (en) | Method of manufacturing the thin film | |
JP2015026755A (ja) | シリコンウェーハの抵抗率測定方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
WO2008047478A1 (fr) | Procédé d'évaluation d'une tranche de semi-conducteur | |
JP5338326B2 (ja) | シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法 | |
US20190198386A1 (en) | Method for manufacturing bonded soi wafer | |
JP6090184B2 (ja) | 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法 | |
JP5009124B2 (ja) | 半導体基板の製造方法 | |
JP7347318B2 (ja) | 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 | |
CN108807284B (zh) | 一种外延接合基板及其制造方法 | |
KR100898649B1 (ko) | Soi기판 및 그 제조방법 | |
JPS63108709A (ja) | 半導体装置およびその製造方法 | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
TW550633B (en) | Method for manufacturing semiconductor device | |
KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
JP2005079215A (ja) | 半導体装置の製造方法 | |
JP2002270801A (ja) | 半導体基板の製造方法及び半導体基板 | |
JP2019216222A (ja) | 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7347318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |