JP2002270801A

JP2002270801A - 半導体基板の製造方法及び半導体基板

Info

Publication number: JP2002270801A
Application number: JP2001070441A
Authority: JP
Inventors: Nobuhiko Sato; 信彦佐藤; Kiyobumi Sakaguchi; 清文坂口; Satoo Kakizaki; 恵男柿崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-03-13
Filing date: 2001-03-13
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】高濃度に不純物の添加された第１の半導体基
板１０１に形成する第２のエピタキシャル成長層１０５
の不純物濃度を均一に制御する。【解決手段】第１の半導体基板１０１を用意する
（ａ）。第１の半導体基板１０１の表面に多孔質層１０
２を形成する（ｂ）。多孔質層１０２上に非多孔質単結
晶シリコン層１０３を形成する（ｃ）。第１の半導体基
板１０１の裏面にバックシール膜１０４を形成する
（ｄ）。非多孔質単結晶シリコン層１０３上に、エピタ
キシャル成長層１０５を形成する（ｅ）。エピタキシャ
ル成長層１０５に第２の半導体基板１０６を絶縁物層１
０７を介して貼り合わせる（ｆ）。多孔質層１０２を露
出させる。残りの不要な多孔質層１０２を除去する
（ｇ）。非多孔質単結晶シリコン層１０３の表面を平滑
化する（ｉ）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の製造
方法及び半導体基板に関し、特に、単結晶層が形成され
る半導体基板の製造方法及び半導体基板に関する。

【０００２】

【従来の技術】従来、半導体集積回路（ＩＣ）、およ
び、大規模半導体集積回路（ＬＳＩ）において、絶縁層
によって素子間を電気的に分離してなるＳＯＩ（Silico
n-on-insulator）構造がある。かかる構造を有するウエ
ハは、ＳＯＩウエハと呼称され、各種方法により、作製
されている。

【０００３】ＳＯＩウエハは、それまでのｐｎ接合によ
って素子を分離する方法に比べ、素子の間を絶縁体で隔
てているため、近接して素子を作成してもリーク電流
（漏れ電流）が流れにくいというメリットがあり、動作
速度の向上やＬＳＩの高密度化、低消費電力を実現する
ことができる。特に比較的高電圧で使用するＬＳＩの性
能向上に効果が大きい。

【０００４】ＳＯＩウエハを作製する方法の１つとし
て、貼り合わせ法がある。その一つとして、以下の作製
手法が報告され、この手法により作製されたＳＯＩウエ
ハが市販されている。報告は、以下に詳しい (T. Yoneh
ara, et al. Appl. Phys. Lett. 64 (1994) 2108.）、
(K. Sakaguchi, et al. IEICE Trans. Electronics, E8
0-C, 378 (1997))。

【０００５】このような方法は、ＥＬＴＲＡＮ法（Epit
axial Layer Transfer）と呼称されている。

【０００６】図４は、従来の半導体基板の概略的な製造
工程図である。まず、概ね１×１０ ¹⁸ｃｍ^-3程度のボロ
ン濃度、比抵抗として０．０１〜０．０２Ωｃｍ程度の
ボロンドープのＰ型高濃度基板などを第１の半導体基板
４０１として用意する。

【０００７】第１の半導体基板４０１の表面を、ＨＦな
どを含む溶液中で陽極化成法などにより多孔質化するこ
とで、多孔質層４０２を形成する。そして、多孔質層４
０２に上に非多孔質単結晶シリコン層をエピタキシャル
成長することで、エピタキシャル成長層４０５を形成す
る（図４（ａ））。

【０００８】つづいて、シリコン基板又は石英基板等の
第２の半導体基板４０６を用意する。また、第１，第２
の半導体基板４０１，４０６のいずれか側に、酸化シリ
コン等の絶縁物層４０７を形成し、両表面を清浄にした
後、密着させる。（図４（ｂ））。

【０００９】その後、熱処理等により、貼り合わせ面の
接着強度を高める。この後、第１の半導体基板４０１を
例えば裏面から薄膜化することにより除去して、多孔質
層４０２を露出させる（図４（ｃ））。

【００１０】そして、第２の半導体基板４０６側に残存
する多孔質層４０２をエッチングなどにより除去する。
なお、多孔質層４０２をエッチングにより除去すると多
孔質層４０２の表面が荒れるので、水素中で熱処理する
ことにより、平滑化する。

【００１１】この結果、第２の半導体基板４０６には、
絶縁物層４０７上に単結晶シリコン層が配置された構
造、すなわち、ＳＯＩ構造が形成される。（図４
（ｅ））。

【００１２】ここで、ＳＯＩ層の不純物の導電型や比抵
抗は、主としてエピタキシャル成長時などに、第１の半
導体基板４０１や多孔質層４０２からエピタキシャル成
長層４０５へ固相拡散する不純物量や、拡散幅により決
定されるので、これらが所要のものになるように制御す
る必要がある。

【００１３】ところで、第１の半導体基板４０１として
ボロンドープのＰ型高濃度基板を使用する際には、多孔
質層４０２の孔壁中に残存するボロンがエピタキシャル
成長層４０５に高濃度で拡散してしまうが、多孔質層４
０２を除去した後に、水素中熱処理を施すことにより、
ボロンを外方拡散して残存するボロンの濃度を低下して
いる（N. Sato et al. Appl. Phys. Lett. 65 (1994) 1
924）。

【００１４】なお、第１の半導体基板４０１としてｐ型
又はｎ型不純物濃度の低いシリコン基板を使用すると、
多孔質層４０２の多孔度が高まり、孔壁も数ｎｍ以下と
薄くなり過ぎて構造が脆弱化し、多孔質層を形成した直
後に行われる乾燥工程において、液体の表面張力によっ
て多孔質層が崩壊したり、後の熱処理での構造変化が著
しく、ＥＬＴＲＡＮ工程の多孔質シリコン層の選択エッ
チングに適さないことがあるので、あまり好ましくな
い。

【００１５】

【発明が解決しようとする課題】しかし、従来の技術
は、第１の半導体基板４０１上にエピタキシャル成長層
４０５を、特にＣＶＤ法により形成すると、オートドー
ピングと称される、エピタキシャル成長層への意図しな
い不純物の混入が生じることがあり、エピタキシャル成
長層４０５の不純物濃度が均一にならない場合があっ
た。

【００１６】この不純物は、第１の半導体基板４０１か
らの固相拡散や、第１の半導体基板４０１の周縁、裏
面、ないしエピタキシャル成長装置の炉壁に付着等した
不純物から気相を介して混入されることが多い。このた
め、エピタキシャル成長層４０５に混入した不純物は多
孔質層からの固相拡散により多孔質層４０２との界面側
でより濃度が高く、気相を介した混入の結果、基板の周
縁部でより濃度が高い。また概ねエピタキシャル成長層
４０５の厚みによる依存性が小さい。

【００１７】このうち、第１の半導体基板４０１による
不純物は、エピタキシャル成長層４０５を形成後に熱処
理温度を、例えば９００℃以下、好ましくは８００℃以
下のように低く保てば、第１の半導体基板４０１から固
相拡散層の幅（厚さ）は大きくないので、多孔質層４０
２を除去した後に、拡散層部分だけを除去すれば影響が
なくなる。

【００１８】一方、第１の半導体基板４０１の周縁等に
よる不純物は、第１の半導体基板４０１の裏面に酸化シ
リコン膜等の不純物の拡散障壁となる被膜である「バッ
クシール膜」を形成することで影響がなくなると考えら
れるが、エピタキシャル成長層４０５の形成に先立っ
て、又は陽極化成により多孔質層を形成した以後、エピ
タキシャル成長以前にバックシール膜を形成すること、
あるいは、バックシール膜を形成した後に多孔質層を形
成することは一般的に採用することが困難である。

【００１９】これは、バックシール膜を形成してから、
多孔質層４０２を陽極化成法により形成しようとすれ
ば、バックシール膜に酸化シリコン膜を用いるとバック
シール膜が陽極化成中に溶解するし、溶解防止のためＳ
ｉＮｘ膜などの絶縁体を用いると電極を確保することが
できないからである。

【００２０】さらに、バックシール膜の材料として、例
えば多結晶シリコン膜のように不純物濃度の低い、すな
わち抵抗率の低くないものを用いた場合には、第１の半
導体基板４０１の裏面でのショットキー障壁が高く、す
なわち接触電位が高くなり好適でないからである。

【００２１】また、多孔質層形成後にバックシール膜を
形成する場合、熱処理を伴えば、多孔質層４０２に酸化
などの構造変化が生じ、その結果、エピタキシャル成長
層４０５の品質が低下したり、多孔質層の選択エッチン
グ性が低下したり、膜厚が所要の厚さにならない場合が
ある。

【００２２】そこで、本発明は、バックシール膜の形成
の仕方を工夫して、上記問題が生じないようにしつつ、
オートドーピングの発生を防止することを課題とする。

【００２３】すなわち、本発明は、高濃度に不純物の添
加された基板に形成するエピタキシャル成長層である第
２の単結晶層の不純物濃度を均一に制御することを課題
とする。

【００２４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体基板の製造方法は、基板の一方の面
に形成している多孔質層上に第１単結晶層を形成した状
態で、該基板の他方の面にバックシール膜を形成し、そ
れから、前記第１単結晶層上に第２単結晶層を形成す
る。

【００２５】また、本発明の半導体基板は、一方の面に
単結晶層が形成され、他方の面に前記単結晶層への不純
物の混入を防止するバックシール膜が形成されている。

【００２６】すなわち、本発明は、露出していた多孔質
層を第１単結晶層で被膜してからバックシール膜を基板
に形成することで、多孔質層の酸化等の変質を防止し
て、第２単結晶層の結晶品質や表面性の劣化を抑制す
る。

【００２７】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。

【００２８】図１は、本発明の実施形態の半導体基板の
概略的な製造工程図である。

【００２９】まず、概ね５×１０¹⁸ｃｍ^-3程度のボロン
濃度、比抵抗として０．０１〜０．０２Ωｃｍ程度のボ
ロンドープのＰ型高濃度基板などの第１の単結晶シリコ
ン基板を第１の半導体基板１０１として用意する（図１
（ａ））。

【００３０】つづいて、第１の半導体基板１０１の表面
を、ＨＦなどを含む溶液中で陽極化成法などにより多孔
質化することで、多孔質層１０２を形成する（図１
（ｂ））。

【００３１】つぎに、多孔質層１０２上に非多孔質単結
晶シリコン層１０３を形成する（図１（ｃ））。

【００３２】つぎに、第１の半導体基板１０１の裏面に
バックシール膜１０４を形成する（図１（ｄ））。

【００３３】つぎに、非多孔質単結晶シリコン層１０３
上に、エピタキシャル成長層１０５を形成する（図１
（ｅ））。

【００３４】つぎに、エピタキシャル成長層１０５に第
２の半導体基板１０６を酸化シリコン等の絶縁物層１０
７を介して貼り合わせる（図１（ｆ））。

【００３５】つぎに、第１の半導体基板１０１を除去し
たり、多孔質層１０２で第１，第２の半導体基板１０
１，１０６側をそれぞれ分離することで多孔質層１０２
を露出させる（図１（ｇ））。

【００３６】それから、残りの不要な多孔質層１０２を
エッチング、研磨などにより除去する（図１（ｈ））。

【００３７】その後、必要に応じて非多孔質単結晶シリ
コン層１０３の表面を平滑化する。こうして、ＳＯＩウ
エハが製造される（図１（ｉ））。

【００３８】以下、図１に示した各工程に関して詳述す
る。

【００３９】「図１（ａ）について」第１の半導体基板
１０１は以下の要件を満たしていればよい。すなわち、
（１）単結晶であること。

【００４０】また、以下の要件を備えていればより好ま
しい。すなわち、（２）エピタキシャル成長層に結晶欠
陥等のイレギュラリティが導入されない程度に高品質で
あること。（３）半導体であること。

【００４１】さらに、好ましくは、（４）シリコンであ
ること。

【００４２】したがって、第１の半導体基板１０１は、
ｐ型でもｎ型でもよい。また、第１の半導体基板１０１
は、シリコンウエハ等の市販品であってもよく、また一
旦ＳＯＩ基板を形成した後に残る基板を再度使用しても
よい。

【００４３】さらに、第１の半導体基板１０１の不純物
の種類、濃度は陽極化成工程に影響を及ぼさない範囲で
あれば、特に限定されないが、多孔質層１０２の形成時
の裏面側の抵抗率は低い方が好ましいので、抵抗率にす
れば、概ね０．１Ωｃｍ以下であるとよい。

【００４４】「図１（ｂ）について」まず、多孔質シリ
コンについて説明する。多孔質シリコンは、１９５０年
代に発見されたものであり（A.Uhlir: Bell System Tec
h. J. 35, 333 (1956).）、（D. R. Turner: J. Electr
oche. Soc. 105, 402 (1958).）、その構造は、１０ ^-1
〜１０ｎｍ程度の直径の孔が１０^-1ｎｍ〜１０ｎｍ程度
の間隔で、表面から内部に向かって進行したスポンジ状
であり、内部の表面積は、およそ２００ｍ²／ｃｍ³であ
る。孔壁はもとの結晶性を維持し、単結晶である。

【００４５】ここで、陽極化成を行う際には、第１の半
導体基板１０１の表面側と裏面側との溶液をウエハ支持
材等で電気的に分離することが必要である。さもない
と、溶液の電気抵抗が低いことによって短絡路ができる
と、こちらに優先的に電流が流れ、電流密度の分布が均
一でなくなり、多孔質層１０２の短絡路付近が薄くなる
場合があるからである。

【００４６】多孔質層１０２は、図１（ｇ）に示す工程
で分離に使用する場合には、一部を機械的に脆弱なもの
にしておくとよい。多孔質シリコン層の密度は、ＨＦ溶
液濃度やアルコール添加比率や電流密度を変化させるこ
とで２．１ｇ／ｃｍ³〜０．６ｇ／ｃｍ³の範囲に変化さ
せることができるので、このような手法により脆弱なも
のにすればよい。

【００４７】なお、多孔質層１０２の全体を脆弱にする
と、多孔質層１０２上に形成するエピタキシャル成長層
１０３の結晶品質等に影響が出る場合があるのであくま
で一部だけを脆弱にする。

【００４８】ちなみに、多孔質層１０２の表面の多孔度
が、概ね４０％以下、より好ましくは２５％以下、脆弱
部分の多孔度が、それ以外の部分の多孔度よりも高く、
上限が概ね７０％、より好ましくは上限が６０％になる
ようにするとよい。また、高多孔度の部分の厚みは、分
離位置を限定するために概ね１μｍ以下、より好ましく
は０．５μｍ以下とするとよい。

【００４９】多孔質層１０２は、第１の半導体基板１０
１の表面の全てに形成することが好ましいので、例えば
多孔質層１０２を形成する際に、第１の半導体基板１０
１の端面又は裏面の外周部で第１の半導体基板１０１を
保持し表面側の電解液が裏面側に回り込んだり、あるい
は、裏面側の電解液と導通しないようにする。

【００５０】なお、第１の半導体基板１０１の裏面側に
も多孔質層１０２が形成された場合には、その多孔質層
１０２上にも、非多孔質単結晶シリコン層１０３を形成
すればよい。

【００５１】多孔質層１０２は、１０００以上の熱処理
がされると、内部の孔の再配列が起こり、構造変化が生
じるので、これを抑制するために、３００℃〜５００℃
の酸素雰囲気中の熱処理で、酸化シリコン、窒化シリコ
ンなどの保護膜を、孔壁に概ね２〜１０ｎｍの厚さで形
成することが好ましい。なお、保護膜は、多孔質層１０
２の表面に付着した場合に除去できることが望ましい。

【００５２】また、多孔質層１０２の表面は平滑である
ことが好ましい。そうでないと、N.Sato et al. 1998 I
EEE Int. ＳＯＩ Conf. Proc. (Stuart, FL. USA, 199
8) p. 13に記載しているように、エピタキシャル成長層
１０５の結晶品質や、膜厚等の制御にも影響を及ぼすこ
とがあるからである。

【００５３】「図１（ｃ）について」多孔質層１０２
は、単結晶性が維持されているので、この上に非多孔質
単結晶シリコン層１０３などの非多孔質単結晶層をエピ
タキシャル成長させることが可能である。

【００５４】エピタキシャル成長には、上記保護層を形
成していない場合には、多孔質層１０２の構造変換が生
じないように、熱ＣＶＤ、分子線エピタキシャル成長、
プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・
スパッター法、液相成長法等のように、どちらかといえ
ば低温で成長することが好適とされている。

【００５５】ここで、非多孔質単結晶シリコン層１０３
は、ホモエピタキシャル成長、ヘテロエピタキシャル成
長のいずれでもよく、前者の場合多孔質層１０２の材料
にシリコンを用い、後者の場合ＳｉＧｅ、ＳｉＣのよう
なＩＶ族化合物半導体、あるいは、ＧａＡｓ，ＧａＰ、
ＩｎＰ等のＩＩＩ−Ｖ、ＩＩ−ＶＩ族化合物半導体層を
用いる。

【００５６】非多孔質単結晶シリコン層１０３は、少な
くとも多孔質シリコンの孔が封止されるまで堆積する必
要がある。具体的には、概ね多孔質シリコンの孔径以上
の厚さである。第１の半導体基板１０１としてＰ⁺基板
（比抵抗０．０１Ωｃｍ〜０．０２Ωｃｍ）を用いる場
合には、概ね１０ｎｍ以上の厚さである。

【００５７】加えて、バックシール膜１０４を熱酸化法
で形成する場合には、酸化膜形成に伴う消費分、バック
シール膜１０４の形成後、エピタキシャル成長層１０５
を形成前の洗浄工程、又はエピタキシャル成長層１０５
を形成する前の水素プリベーク処理等の消費分を含めた
厚さで非多孔質単結晶シリコン層１０３を形成する。

【００５８】非多孔質単結晶シリコン層１０３は、表面
に低多孔度の多孔質層を形成することによって、結晶性
と表面ラフネス（Surface Roughness）とが著しく向上
する。結晶性は第１の半導体基板１０１上に形成される
電子デバイスの特性はもとより、歩留まりに大きく影響
する。

【００５９】例えば、多孔度５０％の多孔質層１０２上
のエピタキシャル成長層１０５の結晶欠陥が１×１０⁵
／ｃｍ²ある場合、同じ成長条件で多孔度２０％の多孔
質層１０２上のエピタキシャル成長層１０５の結晶欠陥
は５×１０³／ｃｍ²と１桁半も異なる。

【００６０】また、表面ラフネスは５０μｍ角の領域に
おける原子間力顕微鏡での測定において、平均二乗粗さ
Ｒｒｍｓはそれぞれ１．２ｎｍと０．３ｎｍと大きく異
なる。表面ラフネスが大きいと貼り合わせ工程において
不利であるので、上記のように低多孔度の多孔質層を形
成する。

【００６１】「図１（ｄ）について」バックシール膜１
０４は、第１の半導体基板１０１に含有されるｐ型又は
ｎ型不純物の拡散バリアとなることが求められる。この
条件を満たす材料は、例えば、酸化シリコン、窒化シリ
コン、多結晶シリコンなどが挙げられるが、特にこれに
限定されるものではない。

【００６２】形成方法は、例えば熱酸化法による酸化シ
リコン形成や、プラズマ化学気相成長法（Chemical Vap
or Deposition：以下、「ＣＶＤ」と称する）等での酸
化シリコン膜或いは窒化シリコン膜形成、又はＬＰＣＶ
Ｄ法等による多結晶シリコン形成などが挙げられる。

【００６３】拡散バリアとしての機能するためには、バ
ックシール膜１０４中の拡散係数が第１の半導体基板１
０１中に比べて小さいこと、又はバックシール膜１０４
の表面での脱離係数が、第１の半導体基板１０１の表面
より小さいことが必要である。こうすれば、エピタキシ
ャル成長層１０５を形成する際に、第１の半導体基板１
０１の裏面より気相中に脱離する不純物の量が、バック
シール膜１０４を形成しない場合と比べて抑制されるか
らである。

【００６４】バックシール膜１０４の厚みは、バックシ
ール膜１０４の表面の不純物濃度が、第１の半導体基板
１０１の裏面より小さく抑制できるような厚さであれば
よい。なお、一般に、この厚みは拡散係数に応じて変え
ることができ、拡散係数が小さい場合には、薄くするこ
とができる。

【００６５】バックシール膜１０４の形成時に、第１の
半導体基板１０１の表面に搬送部材が接触するような場
合には、この表面をあらかじめレジスト等被覆したり、
付着した異物を除去する洗浄を行うことが好ましい。

【００６６】バックシール膜１０４は、第１の半導体基
板１０１の裏面にのみ形成すればよい。そのため、第１
の半導体基板１０１の表面にも形成された場合には堆積
膜のエッチング液を噴射するなどして除去する。この
際、第１の半導体基板１０１の裏面側には非エッチング
液として、純水、アルコール、その他の不活性の溶液を
噴射し、表面に噴射するエッチング液の裏面への回りこ
みを阻止するとよい。

【００６７】あるいは、あらかじめ第１の半導体基板１
０１の裏面側にのみフォトレジスト等の保護膜を形成し
たのち、エッチング液を第１の半導体基板１０１の表面
側に噴射する、あるいは、エッチング液に浸漬すること
によってもよい。

【００６８】あるいは、第１の半導体基板１０１の表面
側のみを、反応性イオンエッチング（ＲＩＥ）等のガス
エッチングに曝し、第１の半導体基板１０１の表面側の
バックシール膜１０４を除去してもよい。

【００６９】いずれにしても、第１の半導体基板１０１
の表面にバックシール膜１０４が形成されていると、バ
ックシール膜１０４が単結晶膜で無い限りは、エピタキ
シャル成長層１０５を形成するのが困難であるので、第
１の半導体基板１０１の表面にもバックシール膜１０４
が形成された場合には、それを除去する。

【００７０】ちなみに、現在市販されている装置のほと
んどは、第１の半導体基板１０１の表面に傷や異物を残
すことなく第１の半導体基板１０１の裏面にのみ、バッ
クシール膜１０４を堆積させることが困難であるので、
第１の半導体基板１０１の全面にバックシール膜１０４
を形成した後に、第１の半導体基板１０１の表面の少な
くとも一部に形成されてしまったバックシール膜１０４
を除去するか、予め保護膜を形成する。

【００７１】「図１（ｅ）について」エピタキシャル成
長は、ホモエピタキシャル成長、ヘテロエピタキシャル
成長のいずれでもよい。選択可能な材料は、非多孔質単
結晶シリコン層１０３の場合と同様である。

【００７２】「図１（ｆ）について」絶縁物層１０７
は、第１，第２の半導体基板１０１，１０５の少なくと
もいずれか一方に形成すればよい。

【００７３】また、第２の半導体基板１０５の材料は、
シリコンのみならず、光透過性基板として石英ウエハ、
あるいは、キャスト法などで形成した多結晶シリコンで
形成した基板、高融点ガラス、ＧａＡｓなどの化合物半
導体基板であってもよい。表面は平滑、平坦な鏡面であ
ることが貼り合わせに際して好適である。

【００７４】貼り合わせ工程は、ゴミ、ちり等が貼り合
わせ面に付着することで未接着領域が生じることを防ぐ
ために、例えば半導体プロセスで通常用いられるような
洗浄工程を経ることにより、付着したちり、ゴミを除去
し、有機物や金属汚染物を除去したのち、クリーンルー
ムで行なわれることが望ましい。

【００７５】また、本実施形態では、多孔質層１０２に
含まれるｐ型又はｎ型不純物が、エピタキシャル成長層
１０５へ固相拡散するのを抑制するため、貼り合わせ強
度を強化する目的で行う熱処理を低温化することが好ま
しい。

【００７６】この場合、貼り合わせ面に、予めプラズマ
（窒素、酸素、アルゴン等）、又はイオン（窒素、酸
素、アルゴン等）を照射し、その後、純水などにつける
ことで、高湿度雰囲気下に曝すなどにより、活性化され
た表面原子に水分子を吸着させて、表面原子を活性化す
ることが有効であり、１０００℃以上といった高温の熱
処理を必ずしも必要としなくてすむようになる。

【００７７】貼り合わせに必要な熱処理は、表面粗さ等
によっても、影響を受けるが、概ね２００℃以上、より
好ましくは、４００℃以上である。

【００７８】「図１（ｇ）について」多孔質層１０２を
露出させるためには、第１の半導体基板１０１の裏面側
より多孔質層１０２が表出するまで、エッチング、研
削、ラッピング、研磨又はそれらの組み合わせ等の手法
で除去したり、第１，第２の半導体基板１０１，１０６
に圧縮、引っ張りあるいは揃断力をかけたり、ウォータ
ージェット等の流体くさびや、超音波の振動エネルギー
によって多孔質層１０２を破壊することで分離する。

【００７９】多孔質シリコンは、ポロジティーを増加さ
せればより弱い力で多孔質層１０２を破壊できる。機械
的強度はポロジティーにより異なるが、バルクシリコン
よりも弱いと考えられる。たとえば、ポロジティーが５
０％であれば機械的強度はバルクの半分と考えてよい。

【００８０】なお、分離の方法については、以下に詳し
い(K. Sakaguchi, et al. Proc. ofthe 9th Int. Symp
on Silicon-on-insulator tech. And devices, PV99-3
(The Electrochemical Society, NJ, USA, 1999) p. 11
7.)、(K. Sakaguchi, et al. 1999 IEEE Int. ＳＯＩ C
onf. Proc. (Pohnert Park, CA, USA, 1999) p. 11
0.)。

【００８１】「図１（ｈ）について」多孔質層１０２
は、上記のように孔が複数形成されているので、体積に
比べて表面積が飛躍的に増大している。またシリコンは
極薄な壁としてしか存在しない。そのため、その化学エ
ッチング速度は、エッチング液の毛細管現象による染み
込みとあいまって、通常の単結晶層のエッチング速度に
比べて、著しく増速される。

【００８２】例えば、エッチング選択比１０万倍であれ
ば、１０μｍの厚さの多孔質層１０２をエッチングする
間に非多孔質単結晶シリコンは、０．１ｎｍの厚さしか
エッチングされない。これは、多孔質シリコンのエッチ
ング機構として、エッチング液が多孔質シリコンの孔の
中に染み込んだ後、孔壁をエッチングするモードが支配
的になる、一方、非多孔質シリコンの場合には、このよ
うなエッチングモードは存在せず、表面からのエッチン
グのみだからである。

【００８３】ちなみに、選択エッチングを、例えばふっ
酸と過酸化水素水との混合水溶液を用いて行うと、多孔
質層１０２が非多孔質シリコンに対して、およそ１０万
倍の選択比で行うことができる。混合水溶液には、エッ
チング中にエッチング面に付着する気泡を除去するため
に、アルコール等の界面活性材を添加してもよい。

【００８４】第１の半導体基板１０１を再利用する場合
には、こちら側にも多孔質層１０２の除去工程を施す。

【００８５】「図１（ｉ）について」非多孔質単結晶シ
リコン層１０３の平滑化は、例えば水素雰囲気等の還元
性雰囲気での熱処理、研磨やエッチング、あるいは、エ
ピタキシャル成長等の方法で行う。この熱処理により、
例えば、原子間力顕微鏡で観察される平均二乗粗さ１０
ｎｍの表面が市販のシリコンウエハ並に平滑化される。

【００８６】なお、平滑化については、N. Sato et al.
Appl. Phys. Lett. 65 (1994) 1924.や、特開平５−２
１７８２１号公報に記載されている。

【００８７】この際、膜厚の減少量は、例えば０．０８
ｎｍ／ｍｉｎであり、１時間の処理を行なっても、せい
ぜい４．８ｎｍとなる。通常のシリコンウエハの厚みで
ある５００μｍ〜７５０μｍに対して、１０万分の１以
下で無視できる。

【００８８】

【実施例】以下、本発明の実施例について図面を用いて
説明する。

【００８９】（実施例１）図２は、本発明の実施例１の
半導体基板の概略的な製造工程図である。本実施例で
は、ＭＯＳＦＥＴ用に用いられるＰｏｎＰ⁺エピタキ
シャル基板と同様の半導体基板の製造方法について図２
を用いて説明する。

【００９０】［多孔質シリコン層２０２の形成］本実施
例では、まず、比抵抗０．０１５Ωｃｍとなるようにボ
ロンをドープした８インチｐ型（１００）単結晶シリコ
ン基板２０１を用意した（図２（ａ））。

【００９１】それから、エピタキシャル層を形成した、
ＨＦとエタノールとの混合溶液中において陽極化成を行
った。陽極化成条件は以下の通りであった。

【００９２】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１０（ｍｉｎ）この陽極化成により、ポロジティおよそ２０％の多孔質
シリコン層２０２が１０μｍの厚みで形成された（図２
（ｂ））。

【００９３】なお、多孔質シリコン層２０２の膜厚は、
光干渉式膜厚測定装置（ナノスペックＭ５１００）及び
分解能走査型電子顕微鏡による断面観察により確認し
た。

【００９４】［単結晶シリコン層２０３の形成］この
後、１．２５％のＨＦ水溶液に３０秒漬けて、多孔質シ
リコン層２０２の表面に形成された極薄酸化シリコン膜
を除去し、枚葉式エピタキシャル成長装置に入れＣＶＤ
法により単結晶シリコン層２０３を１３０ｎｍの厚さに
なるようにエピタキシャル成長した（図２（ｃ））。

【００９５】単結晶シリコン層２０３の成長条件は以下
の通りであった。

【００９６】水素ベーク水素流量：４３ｌ／ｍｉｎガス圧力：６００Ｔｏｒｒ温度：９５０℃ エピタキシャル成長ソースガス：ＳｉＨＣｌ₂／Ｈ₂ ガス流量：０.１／２２ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９００℃ 成長速度：０．１５μｍ／ｍｉｎ単結晶シリコン層２０３は、多孔質シリコン層２０２上
に形成されているため、可視光を用いる光干渉式膜厚測
定装置で容易に測定できた。

【００９７】［酸化シリコン膜２０４の形成］つぎに、
単結晶シリコン基板２０１をシリコン半導体プロセスで
一般的な薬液洗浄方法で洗浄し、異物等を除去したの
ち、このエピタキシャルシリコン層表面に８００℃で、
パイロジェニック方式の熱酸化により５０ｎｍの厚さの
酸化シリコン膜２０４を形成した（図２（ｄ））。

【００９８】熱酸化処理は、縦型熱処理装置でウエハを
ウエハ外周４点で支持する方式のため、単結晶シリコン
基板２０１の裏面はほぼ雰囲気に曝されている。

【００９９】酸化シリコン膜２０４は単結晶シリコン基
板２０１の裏面ほぼ全面に均一に形成された。また、熱
酸化法における膜厚増加速度は、酸化初期を除けば、酸
素や水の形成された酸化シリコン膜２０４中の拡散速度
に律速されるため、単結晶シリコン基板２０１の支持部
にも酸化膜がほぼ均一に形成された。

【０１００】［単結晶シリコン基板２０１の表面側の酸
化シリコン膜２０４の除去］この後、単結晶シリコン基
板２０１を枚葉洗浄装置内で回転させながら、この裏面
に純水を噴射し、表面にバッファードフッ酸をおよそ８
０秒間噴射して単結晶シリコン基板２０１の表面の酸化
シリコン膜２０４を除去した（図２（ｅ））。

【０１０１】その後、単結晶シリコン基板２０１の表面
にも純水を噴射することで第１の半導体基板１０１の全
体をリンスした。引き続いて、純水の噴射を停止し、単
結晶シリコン基板２０１の回転数を上げることでこれを
乾燥させた。

【０１０２】乾燥した単結晶シリコン基板２０１を枚葉
洗浄装置から取り出し、目視で観察したところ、裏面側
は均一な干渉色が見られ、バッファードフッ酸が裏面側
に回りこんで酸化膜をエッチングしていないことが確認
された。

【０１０３】また、単結晶シリコン基板２０１を切断
し、この端部の断面をＳＥＭにて観察したところ、酸化
シリコン膜２０４は、基板周縁部であるべべリングの部
分のちょうど中央ぐらいに残留していた。酸化シリコン
膜１０４はＳＥＭ中でシリコンと比べ、白く見えるた
め、容易に識別可能である。

【０１０４】また、多孔質シリコン層２０２上には、単
結晶シリコン膜２０３が残っていることが確認された。
この後、光干渉式膜厚測定装置で、単結晶シリコン膜２
０３の膜厚を測定したところ、１００ｎｍであった。５
０ｎｍの厚さで酸化シリコン膜２０４を形成すると単結
晶シリコン膜２０３は概ね２５ｎｍが消費される。単結
晶シリコン膜１０３の厚さは、もともと１３０ｎｍであ
ったから、５ｎｍは酸化前の洗浄工程でエッチングされ
たと考えられる。

【０１０５】［エピタキシャル成長層２０５の形成］次
に再び、単結晶シリコン層２０３の表面を洗浄したの
ち、枚葉式エピタキシャル成長装置に基板を設置し、Ｃ
ＶＤ法によりエピタキシャル成長し、エピタキシャル成
長層２０５を形成した。単結晶シリコン層２０３とエピ
タキシャル成長層２０５との各厚さの合計が３μｍにな
るようにした（図２（ｆ））。

【０１０６】成長条件は以下の通りであった。

【０１０７】水素ベーク水素流量：２２ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ エピタキシャル成長ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ドーピングガス：ジボランガス流量：０．１／２２ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９００℃ 成長速度：０．３μｍ／ｍｉｎジボランを添加し、エピタキシャル成長層２０５の比抵
抗が１０Ωｃｍになるようにした。比抵抗値は、別に用
意した多孔質シリコン上に形成したエピタキシャル成長
層について、拡がり抵抗法の測定を行い、この測定値に
より決定した。

【０１０８】膜厚測定を行うと、エピタキシャル成長層
２０５の厚みは、酸化シリコン膜２０４の形成前に成長
した分の厚さも合わせて、３μｍであった。

【０１０９】［評価］また、ＳＩＭＳ法でボロンの濃度
を基板中央と外周５ｍｍの位置において、測定したとこ
ろ、いずれもエピタキシャル成長層２０５中では、ボロ
ンが１．３×１０¹⁵／ｃｍ³であった。すなわち、単結
晶シリコン基板２０１に高濃度にドープされているボロ
ンのオートドープは抑制されており、ｐ型ドーパントた
るボロンは面内で均一に添加されていることがわかっ
た。

【０１１０】このようにして、形成した半導体基板は、
ＭＯＳＦＥＴ用に用いられるＰｏｎＰ⁺エピタキシャ
ル基板同様に使用することが可能である。しかも、多孔
質シリコン層２０２は遷移金属等のゲッタリングサイト
として作用するので、デバイスプロセス中の突発的な汚
染に対しても耐性が高く、デバイス歩留まりを高く維持
することが可能である。

【０１１１】［比較例］比較例として、酸化シリコン膜
２０４を形成しないようにし、最終的なＳＯＩウエハの
エピタキシャル成長層２０５の厚さを本実施例のものと
同じになるようにし、後は本実施例の製造方法と同様と
してＳＯＩウエハを製造した。

【０１１２】また、ＳＩＭＳ法でボロンの濃度を基板中
央と外周５ｍｍの位置において、測定したところ、いず
れもエピタキシャル成長層２０５中では、ウエハ中央
で、ボロンが１．５×１０¹⁵／ｃｍ³で、外周では、
２．２×１０¹⁵／ｃｍ³あった。これはそれぞれ、９Ω
ｃｍ、５．５Ωｃｍに相当する。すなわち、エピタキシ
ャル成長層の比抵抗は、単結晶シリコン基板２０１に高
濃度にドープされているボロンのオートドープの影響を
受け、ｐ型ドーパントたるボロンは面内で均一に添加さ
れていなかった。

【０１１３】これは、バックシール膜１０４を形成して
いないために、エピタキシャル成長時にウエハ外周で、
ボロンのオートドーピング顕著であるためと考えられ
る。

【０１１４】（実施例２）図２，図３は、本発明の実施
例２の半導体基板の概略的な製造工程図である。図２，
図３を用いて本実施例の半導体基板の製造方法について
説明する。

【０１１５】まず、実施例１と同様の条件で６インチ
（１００）単結晶シリコン基板２０１に形成した多孔質
層２０２、単結晶シリコン層２０３、酸化シリコン膜２
０４を形成した（図２（ａ）〜図２（ｅ））。

【０１１６】ただ、多孔質層２０２の熱処理による構造
変化を抑制するために、図２（ｂ）示す工程で、このウ
エハを４００℃、酸素雰囲気中で１時間処理した。こう
して、孔壁に保護膜を形成した。

【０１１７】［エピタキシャル成長層２０５の形成］次
に、単結晶シリコン層２０３の表面を洗浄したのち、枚
葉式エピタキシャル成長装置に基板を設置し、ＣＶＤ法
によりエピタキシャル成長し、エピタキシャル成長層２
０５を形成した。単結晶シリコン層２０３とエピタキシ
ャル成長層２０５との各厚さの合計が１．１μｍになる
ようにした（図２（ｆ））。

【０１１８】成長条件は以下の通りであった。

【０１１９】水素ベーク水素流量：２２ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ エピタキシャル成長ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ドーピングガス：ＰＨ₃ ガス流量：０．１／２２ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９００℃ 成長速度：０．３μｍ／ｍｉｎＰＨ₃を添加し、エピタキシャル成長層２０５の比抵抗
が５Ωｃｍになるようにした。

【０１２０】膜厚測定を行うと、エピタキシャル成長層
２０５の厚みは、バックシール膜２０４の形成前に成長
した分の厚さも合わせて、１．１μｍであった。

【０１２１】［貼り合わせ］引き続いて、エピタキシャ
ル成長層２０５上に、酸化シリコン膜２０７を８００℃
でパイロジェニック酸化して５５ｎｍの厚さになるよう
に形成した。また、別に用意した支持基板２０６の表面
にも膜厚４５５ｎｍ、パイロジェニック熱酸化法で酸化
シリコン膜２０７を形成した。そして、酸化シリコン膜
２０７を相互に貼り合わせた（図３（ｇ））。

【０１２２】貼り合わせに先立って、各酸化シリコン膜
２０７の表面をシリコン半導体プロセスで用いる洗浄工
程を経た後、内壁を全て石英で被覆したＲＩＥ装置にお
いて、窒素プラズマを照射した。この後、純水に浸漬
し、スピンドライヤーで乾燥した後、重ね合わせ、密着
した。この後、４００℃で３６０秒の熱処理を施し、接
着強度を高めた。

【０１２３】[多孔質シリコン層２０２の表出]つづい
て、貼り合わせウエハを多孔質シリコン層２０２の高多
孔度部分で分離した（図３（ｈ））。

【０１２４】なお、この分離を実施形態で記載した各手
法を用いて行っても、同様に分離できた。

【０１２５】[多孔質シリコン層２０２の除去]引き続い
て、支持基板２０６側をＨＦと過酸化水素水との混合水
溶液に漬けたところ、およそ６０分で表面に残留する多
孔質シリコン層２０２が除去された（図３（ｉ））。

【０１２６】[単結晶シリコン層２０３の除去]ＳＯＩウ
エハの単結晶シリコン層２０３等に含まれるボロンの深
さ方向分布は、ＳＩＭＳ法で分析したところ、表面での
ボロン濃度が概ね３×１０¹⁸／ｃｍ³で、８０ｎｍまで
の深さまで単調減少し、このときのＳＩＭＳの検出下限
５×１０¹⁴／ｃｍ³以下となった。

【０１２７】ＳＯＩウエハを、アンモニアと過酸化水素
との混合溶液に浸漬し、単結晶シリコン層２０３等の表
面を１００ｎｍエッチングし、ボロンが高濃度に含まれ
る部分を除去した（図３（ｊ））。

【０１２８】[エピタキシャル成長層２０５の表面平滑
化]次に水素雰囲気中、１１００℃で１時間の熱処理を
施した。表面粗さは５０μｍ角の領域での平均２乗粗さ
は０．２ｎｍで通常市販されているＳｉウエハと同等で
あった。また、結晶欠陥密度は２００個／ｃｍ²であっ
た。

【０１２９】こうして、酸化シリコン膜２０７上に低欠
陥密度の単結晶シリコン層であるエピタキシャル成長層
２０５が形成できた。

【０１３０】[評価]ＳＯＩウエハのエピタキシャル成長
層２０５の比抵抗を四探針法で多点測定した。測定点
は、ノッチを下にして、ウエハを原点したときのＸ軸、
およびＹ軸上において、原点たるウエハ中央から、２
５、５０、６０、６５、７０ｍｍの位置とした。する
と、比抵抗値は、５Ωｃｍ±０．３Ωｃｍに抑制されて
いることを確認した。

【０１３１】また、ＳＩＭＳ法でボロンと燐の濃度を測
定したところ、ＳＯＩ層中では、ボロンがＳＩＭＳの検
出下限５×１０¹⁴／ｃｍ³以下である一方、燐が１×１
０¹⁵／ｃｍ³であった。従って、燐が主たるｎ型ドーパ
ントとして計算した比抵抗値と、四探針法の比抵抗測定
値が一致した。

【０１３２】ちなみに、本実施例では、貼り合わせウエ
ハを多孔質シリコン層２０２の高多孔度部分で分離する
工程を採用したが、単結晶シリコン基板２０１をエッチ
ング等によって除去した場合も同様の評価結果が得られ
た。

【０１３３】［比較例］比較例して、バックシール膜２
０４を形成しないようにし、最終的なＳＯＩウエハのエ
ピタキシャル成長層２０５の厚さを本実施例のものと同
じになるようにし、後は本実施例の製造方法と同様とし
てＳＯＩウエハを製造した。上記と同様の手法により比
抵抗値を測定したところ、５Ωｃｍ＋９Ωｃｍ／−０．
５Ωｃｍと比抵抗の面内分布が劣化していた。

【０１３４】いずれの測定部位においても、ウエハ外周
（概ね端から１５ｍｍ程度の範囲）で比抵抗値がウエハ
周縁部に近づくに従い、上昇する傾向が見られた。これ
は、バックシール膜２０４を形成していないために、エ
ピタキシャル成長時にウエハ外周で、ボロンのオートド
ーピング顕著であるためと考えられる。

【０１３５】（実施例３）本発明の実施例３では、以下
の工程だけ実施例１と代えて、他の工程は実施例１と同
様としてＳＯＩウエハを作製した。

【０１３６】［酸化シリコン膜２０４の形成］単結晶シ
リコン基板２０１をシリコン半導体プロセスで一般的な
薬液洗浄方法で洗浄し、異物等を除去したのち、表面に
フォトレジストを塗布した。

【０１３７】レジスト塗布工程では、レジストの塗布直
後に裏面にシンナー等の溶剤を噴射し、、単結晶シリコ
ン基板２０１の裏面に回りこんだレジスト材を溶解・除
去することにより、単結晶シリコン基板２０１の表面側
のみをレジスト材で被覆した。

【０１３８】次に、プラズマＣＶＤ法で単結晶シリコン
基板２０１の裏面側に５０ｎｍの厚さ酸化シリコン膜２
０４を形成した。単結晶シリコン基板２０１の表面側は
プラズマに照射されず、基板支持材と接していた。この
とき、あらかじめ塗布したレジスト材が、単結晶シリコ
ン基板２０１の表面側に傷等が付くのを防いでいた。プ
ラズマＣＶＤ法で形成する膜は、ＳｉＮｘ、ＳｉＯＮで
あっても構わない。

【０１３９】［単結晶シリコン基板２０１の表面側の酸
化シリコン膜２０４の除去］酸化シリコン膜２０４を形
成後、有機溶剤、あるいは、およそ１２０℃に保った濃
硫酸と過酸化水素との混合液のいずれかに、単結晶シリ
コン基板２０１を浸漬し、レジスト材を溶解・剥離し
た。この結果、単結晶シリコン基板２０１の裏面側にの
み、酸化シリコン膜２０４が形成された構造が得られ
た。

【０１４０】単結晶シリコン基板２０１の表面側を異物
検査装置で検査したが、検出された異物の個数は、標準
粒子換算で直径０．１６μｍ以上の異物で３２個と、酸
化シリコン膜２０４を形成処理前の２８個と遜色なかっ
た。

【０１４１】

【発明の効果】以上、説明したように、本発明は、露出
していた多孔質層を第１単結晶層で被膜してからバック
シール膜を基板に形成することによって、オートドーピ
ングの発生を防止しているので、高濃度に不純物の添加
された基板に形成する第２の単結晶層の不純物濃度を均
一に制御することができる。

【図面の簡単な説明】

【図１】本発明の実施形態の半導体基板の概略的な製造
工程図である。

【図２】本発明の実施例１の半導体基板の概略的な製造
工程図である。

【図３】本発明の実施例２の半導体基板の概略的な製造
工程図である。

【図４】従来の半導体基板の概略的な製造工程図であ
る。

【符号の説明】

１０１第１の半導体基板１０２多孔質層１０３非多孔質単結晶シリコン層１０４バックシール膜１０５，２０５エピタキシャル成長層１０６第２の半導体基板１０７絶縁物層２０１単結晶シリコン基板２０２多孔質シリコン層２０３単結晶シリコン層２０４，２０７酸化シリコン膜２０６支持基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者柿崎恵男東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 5F045 AA03 AA06 AA08 AA11 AA19 AA20 AB02 AB03 AB32 AB33 AC05 AD13 AE25 AF01 AF03 BB04 CA05 EB13 EB15 GH08 HA01 HA04 HA14 HA16 5F052 KB04

Claims

【特許請求の範囲】

【請求項１】基板の一方の面に形成している多孔質層
上に第１単結晶層を形成した状態で、該基板の他方の面
にバックシール膜を形成し、それから、前記第１単結晶層上に第２単結晶層を形成す
ることを特徴とする半導体基板の製造方法。
【請求項２】前記バックシール膜は、熱酸化法又は化
学気相成長法で形成することを特徴とする請求項１記載
の半導体基板の製造方法。
【請求項３】前記バックシール膜は、前記基板の他方
の面のみならず前記第１単結晶層上にも酸化物を形成
し、該第１単結晶層上の酸化物を除去することで形成す
ることを特徴とする請求項１又は２記載の半導体基板の
製造方法。
【請求項４】前記第２単結晶層に絶縁層を介して前記
基板と異なる他の基板を貼り合わせた後に、前記基板、
前記多孔質層及び前記第１単結晶層を除去することを特
徴とする請求項１から３のいずれか１項記載の半導体基
板の製造方法。
【請求項５】前記基板は、高濃度不純物ドープ半導体
単結晶基板であることを特徴とする請求項１から４のい
ずれか１項記載の半導体基板の製造方法。
【請求項６】前記第１及び第２単結晶層は、非多孔質
単結晶層であることを特徴とする請求項１から５のいず
れか１項記載の半導体基板の製造方法。
【請求項７】前記基板、前記多孔質層及び前記第１単
結晶層を除去した後に、前記第２単結晶層の表面を平滑
化していることを特徴とする請求項４から６のいずれか
１項記載の半導体基板の製造方法。
【請求項８】前記第２単結晶装置の表面の平滑化は、
水素中熱処理によって行っていることを特徴とする請求
項７に記載の半導体基板の製造方法。
【請求項９】一方の面に単結晶層が多孔質層上に形成
され、他方の面に前記単結晶層への不純物の混入を防止
するバックシール膜が形成されていることを特徴とする
半導体基板。