JP2010165832A - 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法 - Google Patents

Abstract

【課題】例えば高抵抗の半導体シリコン基板の導電型及び抵抗率の測定において、電荷によるチャージアップの発生を防止しながら、安定して信頼性の高い測定結果を得ることができる測定方法を提供することを目的とする。
【解決手段】半導体シリコン基板の導電型及び抵抗率を測定する方法において、測定対象となる半導体シリコン基板の被測定面の酸化膜を除去した後、酸化膜成長を伴う洗浄を行い、その後被測定面に洗浄による酸化膜が形成された状態で導電型及び抵抗率を測定する半導体シリコン基板の導電型及び抵抗率の測定方法。
【選択図】図１

Description

本発明は、半導体シリコン基板の導電型及び抵抗率の測定に関し、特に、抵抗率が１０００Ω・ｃｍ以上の高抵抗率を有する高抵抗半導体シリコン基板の導電型及び抵抗率の測定に関する。更に、半導体シリコン基板を貼り合せて作製するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハに関して、より詳しくは、高抵抗半導体シリコン基板をベースウェーハに使用したＳＯＩウェーハの導電型及び抵抗率の測定方法と、それを用いた半導体シリコン基板の製造方法に関する。

携帯端末の普及により、通信インターフェースを主目的としたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ；高周波）デバイスが注目されており、今後急速に発展すると考えられている。
ＲＦデバイスの特性の重要項目として、クロストークがある。クロストークとは、デバイス間の望まれざる電気信号の伝播のことであり、デバイスの配線間のキャパシタや、あるいは基板を通して、信号がやりとりされる。基板の抵抗が高くなると、クロストークは少なくなる為、ＲＦデバイス用の基板として、高抵抗半導体シリコン基板が使われることがある。

また、ＲＦデバイス用の基板としてＳＯＩウェーハを使用すると、埋め込み酸化膜層が絶縁層となり、クロストークを低減することが出来る。更に、埋め込み酸化膜層の下地となるベースウェーハに高抵抗半導体シリコン基板を使用すると、更にクロストークを低減することができる。この際、ベースウェーハにはデバイスを形成しない為、高抵抗半導体シリコン基板を使用することができる。
このように、ＲＦデバイス向けには、高抵抗半導体シリコン基板を使用すれば利点が多いので、今後高抵抗半導体シリコン基板の要求が高まると考えられる。

このような高抵抗半導体シリコン基板の抵抗率を正確に測定する為の方法として、特許文献１に記載されているように、四探針法により半導体シリコン基板の抵抗率を測定する方法において、測定対象となる半導体シリコン基板の被測定面の酸化膜を除去するか又は０．５ｎｍ以下の膜厚とする処理を行った後、４時間以内に抵抗率を測定する方法がある。

特開２００２−７６０８０号公報

高抵抗半導体シリコン基板は、基板に施す熱処理により、酸素ドナーが形成され抵抗率が変化する可能性が高い。そこで、実際のデバイス工程による熱処理を経た状態、もしくはそれを模擬的に再現した、酸化等の熱処理を施した後に、導電型及び抵抗率を測定する必要が生じる。また、ベースウェーハとして高抵抗半導体シリコン基板を使用したＳＯＩウェーハについては、ＳＯＩ製造工程中の酸化等の熱処理を施した後に、導電型及び抵抗率を測定する必要が生じる。
導電型及び抵抗率の測定には、電極を基板表面に接触させる必要があるが、その際、基板が厚い酸化膜に覆われていると、電極を接触させても電気的な接触が得られず、測定が出来ない。その為、測定前にはＨＦ処理により酸化膜を除去する。

しかし、ＨＦ処理を行うと酸化膜が除去されて、ベアシリコン面が表面となる。ベアシリコン表面には電荷によるチャージアップが発生しやすい状況となり、この表面電荷が導電型及び抵抗率の測定に影響を与える。特に、高抵抗半導体シリコン基板においては、測定対象となる半導体シリコン基板内にある元々の電荷濃度が極めて少ない為に、表面に生じた電荷による影響が測定結果に大きく影響し、正確な測定が困難となる。

本発明は、上記問題点に鑑みてなされたものであって、例えば高抵抗の半導体シリコン基板の導電型及び抵抗率の測定において、電荷によるチャージアップの発生を防止しながら、安定して信頼性の高い測定結果を得ることができる測定方法を提供することを目的とする。

上記目的を達成するために、本発明は、半導体シリコン基板の導電型及び抵抗率を測定する方法において、測定対象となる半導体シリコン基板の被測定面の酸化膜を除去した後、酸化膜成長を伴う洗浄を行い、その後前記被測定面に前記洗浄による酸化膜が形成された状態で導電型及び抵抗率を測定することを特徴とする半導体シリコン基板の導電型及び抵抗率の測定方法を提供する。

このように、デバイス作製工程や模擬熱処理等により形成された酸化膜を一旦除去した後、洗浄により被測定面に酸化膜を成長させることで、半導体シリコン基板の被測定面に均一で薄い酸化膜を形成することができる。これにより、酸化膜が薄いため測定の際の電気的な接触を妨げることもほとんど無く、被測定面が不活性になり、測定結果に影響を与える電荷によるチャージアップの発生が防止されるため、導電型や抵抗率の正確な測定が可能となる。また、被測定面が不活性化されているため、表面状態の経時変化が抑制されて、保存時間等による測定結果のバラツキも防止される。
以上より、本発明の測定方法であれば、信頼性の高い正確な測定を安定して行うことができる。

このとき、前記酸化膜成長を伴う洗浄を、ＳＣ１洗浄又はオゾン水洗浄により行うことが好ましい。
このような洗浄方法であれば、より確実に所望の薄くて均一な酸化膜を短時間で成長させることができ、基板表面への洗浄効果も高い。

このとき、前記洗浄により成長させる酸化膜の厚さｈを、０．５ｎｍ＜ｈ≦４ｎｍで形成することが好ましい。
このように、酸化膜が０．５ｎｍより厚ければ、電荷によるチャージアップの発生を十分に防止することができ、４ｎｍ以下の厚さであれば、測定の際の電極と測定面との電気的接触をより確実に確保することができる。

このとき、前記測定対象となる半導体シリコン基板の抵抗率を、１０００Ω・ｃｍ以上とすることが好ましい。
このような抵抗率が１０００Ω・ｃｍ以上という、測定が表面の電荷の影響を受けやすく、抵抗率変動の大きい高抵抗基板であっても、本発明であれば、電荷によるチャージアップの発生を防止することができ、正確で安定した測定を行うことができるため好適である。

前記導電型の測定を熱起電力法で行い、前記抵抗率の測定を四探針法で行うことができる。
このように、本発明の測定方法は熱起電力法による導電型の測定、四探針法による抵抗率の測定を適宜用いることができる。

前記酸化膜の除去を、フッ酸洗浄により行うことが好ましい。
このようなフッ酸洗浄であれば、シリコン表面をほとんどエッチングすること無く、基板表面を荒らさないようにして酸化膜のみを効率的に除去することができる。

前記測定対象となる半導体シリコン基板をＳＯＩウェーハのベースウェーハとし、前記被測定面を該ベースウェーハの貼り合わせた面とは逆の面とすることが好ましい。
このような高抵抗基板を用いることが多いベースウェーハの導電型及び抵抗率も、本発明の測定方法であれば、ＳＯＩウェーハの状態のまま安定して正確に測定できる。

また、本発明は、半導体シリコン基板を製造する方法であって、少なくとも、本発明の半導体シリコン基板の導電型及び抵抗率の測定方法により半導体シリコン基板の導電型及び抵抗率を測定する工程を有することを特徴とする半導体シリコン基板の製造方法を提供する。
このように、本発明の測定方法による測定工程を有することで、ＲＦ用等の高抵抗基板を抵抗特性の信頼性高く製造することができる。

以上のように、本発明の半導体シリコン基板の導電型及び抵抗率の測定方法によれば、たとえ高抵抗の半導体シリコン基板であっても、その導電型及び抵抗率を、結果のバラツキが無く、正確に信頼性高く測定することができる。

実施例における洗浄条件Ａ−Ｄを示すフロー図である。

以下、本発明の半導体シリコン基板の導電型及び抵抗率の測定方法について、実施態様の一例として、詳細に説明するが、本発明はこれに限定されるものではない。

本発明の測定方法を用いた測定対象となる半導体シリコン基板としては、特に限定されず、例えばＣＺ法（Ｃｚｏｃｈｒａｌｓｋｉ ｍｅｔｈｏｄ）により引き上げたシリコン単結晶をスライス、ラップ、化学エッチング等を施して作製したシリコン単結晶ウェーハの導電型及び抵抗率を測定することができる。
この単結晶引き上げの際等に、所定種類、所定量のドーパントが添加されて、抵抗率の調整や、Ｎ型あるいはＰ型のいずれかに導電型が調整される。

この際、測定対象となる半導体シリコン基板の抵抗率を、１０００Ω・ｃｍ以上とすることが好ましい。
このような、比較的高抵抗の基板は、ドーパントの濃度が低く、熱処理、汚染等により測定される抵抗率が変化したり、導電型が逆になったりすることがあるため、安定して正確な測定を信頼性高く行うことができる本発明の測定方法は、好適である。

また、測定対象となる半導体シリコン基板としては、例えば上記のようなシリコン単結晶ウェーハを用いてイオン注入剥離法等により作製されたＳＯＩウェーハのベースウェーハを測定対象として、その貼り合わせた面とは逆の面を被測定面とすることができる。
このような高抵抗基板を用いて作製されたＳＯＩウェーハのベースウェーハは、ＳＯＩ製造工程の熱処理を経て変化している場合もあるが、そのベースウェーハの導電型及び抵抗率も、本発明の測定方法であれば、ＳＯＩウェーハの状態のまま安定して信頼性高く測定できる。

本発明の測定方法では、まず、測定の前処理として、上記のような測定対象となるシリコン単結晶基板やＳＯＩウェーハのベースウェーハ等の被測定面に形成されている酸化膜を除去する。
除去する酸化膜としては、特に限定されず、例えばＳＯＩウェーハ製造工程中の酸化熱処理、デバイス作製工程を経る間に施される熱処理、又はそれを模擬的に再現した熱処理等により形成された酸化膜を除去する。
また、熱処理による酸化膜が形成されていなくても、空気中の酸素により不均一に形成された自然酸化膜も除去する。ただし、導電型及び抵抗率の測定は、通常導電型や抵抗率が変化しやすい熱処理等の後に行うことが多いため、通常測定前には熱処理による酸化膜は形成されている。

酸化膜を除去する方法としては、特に限定されず、研削、研磨等により行うこともできるが、フッ酸洗浄により行うことが好ましい。
フッ酸（ＨＦ水溶液）による洗浄であれば、シリコン表面をほとんどエッチングすること無く、基板表面を荒らすことなく、酸化膜のみを効率的に除去することができる。なお、研削、研磨後にフッ酸洗浄して酸化膜除去することもできる。

次に、本発明の測定方法では、例えばＳＣ１（アンモニア水＋過酸化水素水＋水）洗浄又はオゾン水洗浄等の酸化膜成長を伴う洗浄を行う。
これにより、半導体シリコン基板の被測定面に均一で薄い酸化膜を形成することができ、表面が不活性化される。また、ＳＣ１洗浄又はオゾン水洗浄であれば、より確実に所望の薄い酸化膜を短時間で成長させることができ、基板表面への洗浄効果も高い。

このとき、洗浄により成長させる酸化膜の厚さｈを、０．５ｎｍ＜ｈ≦４ｎｍで形成することが好ましい。
このように、酸化膜が０．５ｎｍより厚ければ、後工程の測定の際に、電荷によるチャージアップの発生を十分に防止することができ、４ｎｍ以下の厚さであれば、測定の際の電極と被測定面との電気的接触をより確実に確保することができ、さらには、２ｎｍ以下の厚さであれば、短時間で酸化膜成長を行うことができるので、より好ましい。

次に、本発明の測定方法では、被測定面に洗浄による酸化膜が形成された状態で導電型及び抵抗率を測定する。
このように、前処理により形成された酸化膜が均一で薄いため、測定の際の電気的な接触を妨げることもほとんど無く、被測定面が不活性にされて（パシベーション）、測定結果に影響を与える電荷によるチャージアップの発生が防止されるため、導電型や抵抗率の抵抗特性の正確な測定が可能となる。また、被測定面が不活性にされているため、表面状態の経時変化が抑制されて、保存時間等による測定結果のバラツキも防止される。

測定方法としては、特に限定されないが、例えば導電型の測定を熱起電力法で行い、抵抗率の測定を四探針法で行うことができる。
このように、本発明の測定方法では、上記のような従来からの測定方法を適宜用いることができる。

四探針法を用いた抵抗率の測定方法としては、基板の被測定面上に一直線に探針となる４本の電極を立て、測定電流通電電極を介して定電流電源により一定電流を流し、その状態で測定用電極間の電位差を測定することにより、その電位差と測定用電極間距離とにより抵抗率を算出するものである。
また、熱起電力法を用いた導電型の測定方法としては、加熱プローブ式が用いられ、２本のプローブのうち一方を室温に保っておき、もう一方は取り付けられたヒータコイル（可変電源により通電発熱する）により４０〜６０℃に昇温した状態で試料に接触させる。すると、接点間の温度差によって熱起電力が発生するので、その熱起電力の向きを零指示計（ガルバノメータ）等にて検出することにより、Ｐ型又はＮ型の導電型を判定することができる。

上記のような本発明の半導体シリコン基板の導電型及び抵抗率の測定方法を行う工程を、半導体シリコン基板の製造において用いることが好ましい。
このように、本発明の測定方法による測定工程を有することで、ＲＦ用等の高抵抗基板の抵抗特性の信頼性を高くして製造することができる。
本発明の方法による測定工程を行うタイミングとしては、特に限定されず、例えば酸化やデバイス作製工程での熱処理の後に行うことができる。熱処理を行うと基板の抵抗率が変化し易いため、変化後の抵抗率等を正確に知るのに好適である。また、測定結果に基づいて規格と合うか否か選別することもできる。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
ＣＺ法により抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶を７種類引上げ、スライス、ラップ、化学エッチングを経て、化学エッチドウェーハ（ＣＷ）を準備し、一方の面を鏡面研磨することによって、直径２００ｍｍの鏡面研磨ウェーハ（ＰＷ）を作製した。

これら７種類のＰＷのうち、１種類はそのままＰＷとして使用し、残りの６種類は貼り合わせＳＯＩウェーハのベースウェーハとして使用することによって、ＳＯＩ層１００ｎｍ、埋め込み酸化膜層１５０ｎｍを有するＳＯＩウェーハを作製した。

そして、これらＰＷ１枚（ウェーハ１）、ＳＯＩウェーハ６枚（ウェーハ２〜ウェーハ７）を、図１に示す洗浄条件Ａ〜Ｄのいずれかで洗浄することによって測定面（ＰＷは鏡面側、ＳＯＩウェーハはベースウェーハ裏面の化学エッチ面）上の酸化膜を除去した後に再び酸化膜を形成し、その状態でＰＮ判定及び抵抗率測定を行った。

その後、空気中に室温で１日（２４時間）放置した後、再度、ＰＮ判定及び抵抗率測定を行った。これらの測定結果を表１に示す。
尚、ＰＮ判定は熱起電力方式のＰＮ判定器（ＮＡＰＳＯＮ社製 ＰＮ１Ｓ）を用い、抵抗率測定は四探針測定器（ＮＡＰＳＯＮ社製 ＲＴ−８０／ＲＧ−１２０）を用いた。

表１より、本実施例の測定方法によれば、洗浄直後と１日経過後のＰＮ判定結果は同一であり、抵抗率の変動は数％以内に収まっており、再現性の高い測定値が得られることがわかった。これらのウェーハを更に空気中に室温で放置し、３日後、５日後、７日後に同様の測定を行っても、ＰＮ判定結果は同一であり、抵抗率の変動は数％以内に収まっていることが確認された。

（比較例）
実施例と同様の７種類のウェーハ８−１４（ＰＷ１枚、ＳＯＩウェーハ６枚）を使用し、測定前の洗浄をＨＦ水溶液による洗浄のみとして、酸化膜除去のみを行った以外は実施例と同様の測定を行った。測定結果を表２に示す。

表２より、ＨＦ水溶液による洗浄のみでシリコン単結晶表面を露出した状態で測定を行うと、洗浄直後と１日経過後のＰＮ判定にたびたび相違が見られ、また、抵抗率も大きく異なっており、ウェーハによっては測定値が安定しないものも見られた。更に、３日後、５日後、７日後に同様の測定を行うと、ＰＮ判定結果は安定して実施例と同様の結果となったが、抵抗率の測定値は１０〜数１０％のバラツキがあり、７日経過後でも、測定値が安定しないウェーハもあった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

1. 半導体シリコン基板の導電型及び抵抗率を測定する方法において、測定対象となる半導体シリコン基板の被測定面の酸化膜を除去した後、酸化膜成長を伴う洗浄を行い、その後前記被測定面に前記洗浄による酸化膜が形成された状態で導電型及び抵抗率を測定することを特徴とする半導体シリコン基板の導電型及び抵抗率の測定方法。
2. 前記酸化膜成長を伴う洗浄を、ＳＣ１洗浄又はオゾン水洗浄により行うことを特徴とする請求項１に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
3. 前記洗浄により成長させる酸化膜の厚さｈを、０．５ｎｍ＜ｈ≦４ｎｍで形成することを特徴とする請求項１又は請求項２に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
4. 前記測定対象となる半導体シリコン基板の抵抗率を、１０００Ω・ｃｍ以上とすることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
5. 前記導電型の測定を熱起電力法で行い、前記抵抗率の測定を四探針法で行うことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
6. 前記酸化膜の除去を、フッ酸洗浄により行うことを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
7. 前記測定対象となる半導体シリコン基板をＳＯＩウェーハのベースウェーハとし、前記被測定面を該ベースウェーハの貼り合わせた面とは逆の面とすることを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体シリコン基板の導電型及び抵抗率の測定方法。
8. 半導体シリコン基板を製造する方法であって、少なくとも、請求項１乃至請求項７のいずれか一項に記載の半導体シリコン基板の導電型及び抵抗率の測定方法により半導体シリコン基板の導電型及び抵抗率を測定する工程を有することを特徴とする半導体シリコン基板の製造方法。
   

Images