JP4419710B2 - Soiウエーハの評価方法 - Google Patents

Soiウエーハの評価方法 Download PDF

Info

Publication number
JP4419710B2
JP4419710B2 JP2004187437A JP2004187437A JP4419710B2 JP 4419710 B2 JP4419710 B2 JP 4419710B2 JP 2004187437 A JP2004187437 A JP 2004187437A JP 2004187437 A JP2004187437 A JP 2004187437A JP 4419710 B2 JP4419710 B2 JP 4419710B2
Authority
JP
Japan
Prior art keywords
soi wafer
soi
oxide film
wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004187437A
Other languages
English (en)
Other versions
JP2006013100A (ja
Inventor
剛 大槻
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004187437A priority Critical patent/JP4419710B2/ja
Priority to PCT/JP2005/009922 priority patent/WO2006001156A1/ja
Priority to US11/629,128 priority patent/US20080054920A1/en
Priority to EP05745964A priority patent/EP1768173A1/en
Publication of JP2006013100A publication Critical patent/JP2006013100A/ja
Application granted granted Critical
Publication of JP4419710B2 publication Critical patent/JP4419710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、水銀プローブを用いてSOIウエーハのSOI層及びSOI層と埋め込み酸化層との界面の評価を行うSOIウエーハの評価方法に関する。
近年、電気的に絶縁性のある酸化膜の上にSOI層(シリコン活性層とも言う)が形成されたSOI構造を有するSOIウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウエーハとして特に注目されている。これは、SOIウエーハでは支持基板とSOI層との間に絶縁体である埋め込み酸化膜(以下、BOX層と言うことがある)が存在するため、SOI層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
また、SOI層が1μm以下の厚みの薄膜SOIウエーハにおいて、SOI層上に形成されたMOS(Metal Oxide Semiconductor)型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのPN接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるBOX層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。
最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なSOIウエーハが求められている。そのため、SOIウエーハのSOI層の品質等を評価することが積極的に行われている。このSOIウエーハの品質を評価する方法の一つとして、SOI層の表面にMOS構造を形成し、その電極部分に電圧を印加してSOI層の品質を評価することが行われている。
しかしながら、SOIウエーハの評価を行うためにMOS構造をSOI層上に形成する場合、フォトリソグラフィ工程等を行うために大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。また、この方法はSOI層表面の品質は評価可能であるが、SOI層とBOX層との界面の評価としては不完全であった。
そこで、従来のような多数の工程を通してSOIウエーハ上にMOS構造を形成せずとも、水銀プローブを用いてより簡便にSOIウエーハを評価できる評価方法が開発されている。その一つとして、SOIウエーハを評価対象とするPseudo MOS FET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。この方法によれば、SOI層とBOX層との界面における界面準位密度やSOI層の電気特性等を精度良く、簡便に測定することができる。
ここで、Pseudo MOS FET法について図面を参照しながら簡単に説明する。まず、図8に示すように、BOX層2をゲート酸化膜として擬似的なMOS構造を形成するSOIウエーハ5のSOI層1側に、評価用電極としてニードルブローブまたは水銀プローブを直接接触させ、これらをソース電極6およびドレイン電極7とする。そして、SOIウエーハ5の裏面、すなわちSOIウエーハ5の支持ウエーハ3側の面を、電極としても用いられるステージに真空吸着することによりゲート電極4を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。この場合、上記ゲート電極4は、例えばSOIウエーハ5の裏面にニードルを接触させることによって形成することもできる。
また、このようなPseudo MOS FET法によるSOIウエーハの評価では、評価を行う前にフッ酸を含む水溶液でSOIウエーハを洗浄することにより、SOI層表面に形成されている自然酸化膜を除去できるので、その自然酸化膜の影響を排除してより正確なSOIウエーハの電気特性を評価することが可能となる。
さらに、このPseudo MOS FET法による評価方法において、ソース電極及びドレイン電極として水銀プローブを用いれば、SOI層表面にニードルプローブを接触させたときに生じるプローブ接触穴を形成することがないので、繰り返し測定や最初に測定した測定点近傍の測定を簡便にまた安定して行うことができる。
そして、上記のようなPseudo MOS構造を形成した後、ドレイン電圧を印加した状態でゲート電圧を正側に印加してゲート電圧Vとドレイン電流Iの関係、すなわちV−I特性を測定することにより、SOI層の電子移動度およびSOI層とBOX層の界面における界面準位密度を評価することができる。一方、ドレイン電圧を印加した状態でゲート電圧を負側に印加してV−I特性を測定することにより、SOI層の正孔移動度やBOX層の電荷密度を評価することができる。
ところが、上記のようにゲート電圧を負側に印加してSOIウエーハの評価を行う場合、従来ではフッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、すぐにV−I特性の測定を開始しても10〜12時間、またはそれ以上経過しなければ測定値が安定しないため、V−I特性の正確な測定を行うことができなかった。そのため、SOIウエーハの評価を行うには非常に長い評価時間が必要とされており、測定装置の稼働率を低下させてSOIウエーハ評価の効率化を妨げるという問題があった。
またこの場合、自然酸化膜を除去した後、測定が完了するまでの間、ウエーハに不純物が付着したりしないようにSOIウエーハを精密に管理しなければならないため管理上の負担が大きいという問題もあった。
特開2001−60676号公報 特開2001−267384号公報 S. Cristoleveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000). H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).
そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、SOIウエーハの電気特性を短時間で簡便かつ高精度に測定でき、測定装置の稼働率を向上させて効率的にSOIウエーハを評価することのできる評価方法を提供することにある。
上記目的を達成するために、本発明によれば、水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハのSOI層表面に酸化膜を形成し、その後、該酸化膜を形成したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法が提供される。
このように、フッ酸洗浄処理によりSOIウエーハに形成されている自然酸化膜を除去した後に、SOIウエーハのSOI層表面に新たに均一な膜厚を有するシリコン酸化膜を形成することによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、測定装置の稼働率の向上を図ることができる。また、本発明は、このようにSOIウエーハの電気特性を測定する前に酸化膜を形成してSOI層表面の電荷状態を短時間で効果的に安定化させることができるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、信頼性の高いSOIウエーハの評価を安定して行うことができる。
このとき、前記SOI層表面に形成する酸化膜の厚さを5nm以下とすることが好ましい。
このようにSOI層表面に形成する酸化膜を厚さが5nm以下の非常に薄いものとすることにより、酸化膜形成後に水銀プローブを接触させてSOIウエーハを評価する際に、膜厚の薄いシリコン酸化膜のトンネル効果により、酸化膜に確実に電気を通すことができるので、SOIウエーハの電気特性を正確に測定することができる。
また、前記SOI層表面の酸化膜の形成を、SOIウエーハを熱処理することによって行うことが好ましい。
このようにSOI層表面の酸化膜の形成を、SOIウエーハを熱処理することによって行うことにより、形成する酸化膜の厚さを容易にかつ高精度に制御して、所望の膜厚を有する酸化膜をSOI層表面に均一に安定して形成することができる。
この場合、前記SOIウエーハの熱処理を、50℃以上350℃以下の温度で行うことが好ましい。
このようにSOIウエーハの熱処理を50℃以上350℃以下の温度で行うことにより、SOI層表面にシリコン酸化膜を安定して成長させて、所望の厚さを有し、ウエーハ面内で膜厚が均一な酸化膜を容易に形成することができるので、一層正確なSOIウエーハの評価を安定して行うことができる。
さらに、前記SOIウエーハの熱処理を、酸素を含む雰囲気中で行うことが好ましく、特に、前記酸素を含む雰囲気を、空気または酸素100%雰囲気とすることが好ましい。
このようにSOIウエーハの熱処理を酸素を含む雰囲気中で行えば、膜厚が均一な酸化膜を非常に容易にかつ安定して形成することができる。特に、酸素を含む雰囲気を空気とすれば、熱処理を行うに際して、特別な雰囲気ガスを準備する必要がなく、簡便な装置を用いて熱処理することができるので、極めて容易に酸化膜の形成を行うことができる。また、酸素を含む雰囲気を酸素100%雰囲気とすれば、比較的低温でも均一な酸化膜の形成が速やかに進むので、熱処理時間自体を短縮することができるし、また熱処理温度の低温化も図ることができる。
また本発明では、前記酸化膜を形成したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することが好ましい。
上記のように、本発明では、フッ酸洗浄処理で自然酸化膜を除去した後、SOI層表面に酸化膜を新たに形成することによりSOI層表面の電荷状態を短時間で安定させることができるため、その後SOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、測定値のバラツキを著しく低減することができる。したがって、従来では測定値にバラツキが生じ易く、正確な測定までに長時間を要したSOI層の正孔移動度や埋め込み酸化膜の電荷密度を短時間で高精度に、また高い信頼性で評価することができる。
さらに本発明では、前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、該SOIウエーハに前記SOI層表面の酸化膜形成を行うことが好ましい。
このように、フッ酸洗浄処理による自然酸化膜の除去後、SOI層表面に酸化膜の形成を行う前に、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによって、電子移動度や界面準位密度を高精度に評価でき、SOIウエーハの品質をより詳細に評価することが可能となる。
以上のように、本発明によれば、SOIウエーハを評価する際に、フッ酸洗浄処理によりSOIウエーハの自然酸化膜を除去した後に新たにシリコン酸化膜を形成することによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、また測定装置の稼働率の向上を図ることもできる。また、本発明では、自然酸化膜の除去後からSOIウエーハの電気特性を測定するまでの時間を大幅に短縮できるので、SOIウエーハの管理も容易となるし、さらにV−I特性を測定する際にSOI層表面の電荷状態が安定しており、またシリコン酸化膜の膜厚が均一であるので、測定値のバラツキを低減して高精度で信頼性の高いSOIウエーハの評価を安定して行うことができる。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、SOIウエーハにおけるSOI層の正孔移動度やBOX層電荷密度等をPseudo MOS FET法により評価する場合、フッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければ測定値が安定しないため、SOIウエーハの評価には非常に長い時間が必要とされるという問題があった。
これは、例えば正孔移動度やBOX層電荷密度の評価のようなゲート電圧を負側に印加してV−I特性を測定する場合、SOI層表面にH+イオンのような正電荷を吸着させることで表面状態を制御しなければ、SOI層表面の電荷が安定せずに正確な測定ができないためと考えられた。すなわち、フッ酸洗浄によりSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければSOI層表面の電気的状態が安定しないため、測定を行うことができなかったと考えられる。
そこで、本発明者等は、水銀プローブを用いてSOIウエーハの評価をする際に、自然酸化膜を除去した後にSOI層表面の電荷状態を短時間で安定させることにより、SOIウエーハの評価にかかる時間を短縮できると考え、鋭意実験及び検討を重ねた。その結果、SOIウエーハにフッ酸洗浄を行った後、例えば熱処理を行ってSOI層表面に酸化膜を形成することによってその電荷状態を安定化させ、その後水銀プローブを用いてSOIウエーハを評価することによって、SOIウエーハの評価を短時間で高精度に行うことができることを見出して、本発明を完成させた。
以下、本発明のSOIウエーハの評価方法について、図面を参照しながら詳細に説明する。ここで、図1は、本発明に係るSOIウエーハの評価方法の一例を示すフロー図である。尚、図1に示したフロー図は、フッ酸洗浄処理を行った後、SOIウエーハの電子側のV−I特性を測定して電子移動度/界面準位密度を評価し、その後SOI層表面に酸化膜を形成し、正孔側のV−I特性を測定して、正孔移動度/電荷密度を評価する場合を示しているが、本発明はこれに何ら限定されるものではなく、以下で詳しく説明するように、工程Eの酸化膜の形成を工程Bと工程Cとの間に行ったり、また工程C及び工程Dを省略して正孔移動度/電荷密度の評価のみを行ったり、目的に応じて適宜変更することができる。
先ず、図1に示したように、評価対象となるSOIウエーハを準備する(工程A)。本発明で評価の対象となるSOIウエーハは、例えば支持ウエーハの上に絶縁層となる埋め込み酸化膜とSOI層とが形成されたSOI構造を有するものであれば良く、その製造方法は特に限定されるものではない。例えば、準備するSOIウエーハとしては、少なくとも一方のシリコンウエーハ表面にシリコン酸化膜を形成した2枚の鏡面研磨ウエーハの研磨面を互いに貼り合せ、熱処理後、一方のウエーハを研削、研磨により薄膜化したものを用いることができる(貼り合わせ法)。また、予め一方の鏡面研磨ウエーハに水素をイオン注入しておき、別のもう1枚の鏡面研磨ウエーハと研磨面で互いに貼り合せ、その後熱処理を行うことにより水素イオン注入層から一方のウエーハを剥離してSOI構造を形成した後、SOI層となる薄膜の表面を研磨したものを用いることもできる(水素イオン剥離法)。さらに、1枚の鏡面研磨ウエーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるSIMOX(Separated Implanted Oxide)ウエーハであってもよい。
次に、この準備したSOIウエーハにフッ酸を含む水溶液を用いてフッ酸洗浄処理を行って、SOIウエーハの表面に形成されている自然酸化膜を除去する(図1の工程B)。通常、SOIウエーハは、大気に触れたりすること等により、自然酸化膜と呼ばれる膜厚の薄いシリコン酸化膜がウエーハ表面に形成されている。この自然酸化膜は、SOIウエーハの表面に均一に形成されてないため、ウエーハ面内で酸化膜の厚さにバラツキが生じている。このような自然酸化膜が形成されたSOIウエーハをそのまま評価しても、自然酸化膜の厚さばらつきや、自然酸化膜に含まれている不純物等の影響により正確な評価を行うことができない。そのため、先ず準備したSOIウエーハにフッ酸洗浄処理を行って、ウエーハ表面の自然酸化膜を除去する。
このとき、フッ酸洗浄処理に用いる水溶液中のフッ酸濃度は、自然酸化膜を除去できる程度であれば特に限定されないが、例えばフッ酸濃度があまりに高過ぎるとSOI層と支持ウエーハの間に介在するBOX層もエッチングしてしまう可能性が考えられる。したがって、フッ酸濃度は比較的低い方が好ましく、例えばフッ酸濃度が0.5%以上5%以下、特に1%程度となるような水溶液を用いることが好ましい。また、フッ酸洗浄処理を行う際の水溶液温度や洗浄時間などの洗浄条件についても、自然酸化膜を除去できる程度であれば良く、必要に応じて適宜変更することができる。
このようにしてフッ酸を含む水溶液でフッ酸洗浄処理を行ったSOIウエーハは、その後、例えば溶存酸素を極力低減した純水でリンス処理し、乾燥させる。リンス処理の際にこのように溶存酸素を極力低減した純水を使用することにより、SOIウエーハに再び自然酸化膜が形成されるのを抑制することができる。また、乾燥方法は、例えば水分濃度を低減した乾燥空気をSOIウエーハに吹き付けて乾燥させてもよいし、スピンドライヤーのような装置を用いて乾燥させても良い。あるいは、IPA(イソプロピルアルコール)のような薬液を用いて乾燥させても良い。
上記のようにフッ酸洗浄処理を行って自然酸化膜を除去したSOIウエーハは、すぐに図3に示すような水銀プローブ装置21を用いて電子側のV−I特性の測定を行う(図1の工程C)。例えば、SOIウエーハWをSOI層が下向きになるようにして、すなわち、SOI層側の面を図示しないステージに載置して装置内に収納した後、ステージに載置された面とは反対側の面、すなわち、SOIウエーハの支持ウエーハ側の面を真空チャック22で上側から吸着する。この真空チャック22は金属等の導電性材料でできており、ゲート電極を兼ねている。
そして、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着したら、ステージをSOIウエーハWから離して移動させる。その後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させる。このとき、水銀プローブ23は図4に示すような構造を有しており、水銀電極部24、25のどちらか一方をソース電極にし、他方をドレイン電極にする。このようにして、例えば図8に示すようなPseudo−MOS構造を形成することができる。
このPseudo−MOS構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を正側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、電子側のゲート電圧Vとドレイン電流Iの関係、すなわち電子側のV−I特性を測定することができる。測定された電子側のV−I特性は、例えば図6のように表示される。
そして、図6のように測定された電子側のV−I特性におけるC部及びD部の勾配から、例えば非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(図1の工程D)。このとき、本発明では、上記のように自然酸化膜を除去した後、すぐにSOIウエーハに電子側のV−I特性の測定を行うことができ、このように自然酸化膜除去後すぐに電子側のV−I特性を測定すれば測定データも比較的安定しているので、電子移動度及び/または界面準位密度を正しく測定することが可能である。
尚、上記の電子側のV−I特性の測定(工程C)及び電子移動度/界面準位密度の評価(工程D)は、2つの工程を合わせておよそ2時間程度で行うことができる。
続いて、上記のようにしてSOIウエーハの電子移動度や界面準位密度を評価した後、SOIウエーハのSOI層表面に新たにシリコン酸化膜を形成する(図1の工程E)。この酸化膜の形成は、SOIウエーハを熱処理することによって容易に行うことができ、このようにSOIウエーハに熱処理を行って酸化膜を形成することによって、形成する酸化膜の厚さを容易にかつ高精度に制御でき、所望の膜厚を有する酸化膜をSOI層表面に安定して形成することができる。そして、このように熱処理によってSOIウエーハのSOI層表面に酸化膜を形成することによって、SOI層表面の電荷状態を速やかに安定させることができるし、また、形成されるシリコン酸化膜の膜厚をウエーハ面内で均一にできるので、その後以下で説明するような水銀プローブを接触させて正孔側のV−I特性を測定する際に測定値にバラツキを生じさせず、電気特性の測定を高精度に行うことができる。
このとき、SOI層表面に形成する酸化膜の厚さは5nm以下にすることが好ましい。このようにSOI層表面に形成する酸化膜を、厚さが5nm以下の非常に薄いものとすることにより、その後に正孔側のV−I特性を測定する際に、厚さの薄いシリコン酸化膜のトンネル効果により酸化膜に確実に電気を通すことができ、SOIウエーハの電気特性を正確に測定することができる。一方、SOI層表面に形成する酸化膜は、その厚さが0.1nm以上となるようにすることが好ましく、それによってSOI層表面の電荷状態を確実に安定させることができる。
また、この場合、SOIウエーハの熱処理を50℃以上350℃以下の温度で行うことが好ましい。SOIウエーハに行う熱処理の熱処理温度を50℃以上とすることにより、SOI層表面にシリコン酸化膜を膜厚にバラツキを生じさせず、均一にまた非常に安定して形成することができる。一方、熱処理温度が350℃を超えると、SOI層上のシリコン酸化膜の形成が急速に進み、例えば酸化膜の膜厚が5nmを超えてしまうことが考えられる。したがって、SOIウエーハの熱処理は、350℃以下で行うことが好ましく、それによって、シリコン酸化膜を所望の膜厚となるように、特に膜厚が5nm以下となるように容易に形成することができる。
さらに、このようなSOIウエーハに酸化膜を形成する熱処理は、酸素を含む雰囲気中で行えば良く、特に、空気中または酸素100%雰囲気中で行うことが好ましい。
すなわち、SOIウエーハに熱処理を行う際に酸素含有雰囲気として空気を使用すれば、熱処理雰囲気を外部と遮断するような熱処理炉等の大規模な装置を必要とせず、例えば図7に示すようなホットプレート11等の簡便な装置を用いてSOIウエーハWに熱処理を行うことができる。この図7に示したホットプレート11は、表面処理を施した平坦な金属プレート12の下にヒータ13が取り付けられており、例えば金属プレート12にSOIウエーハWを載置し、ヒータ13でSOIウエーハWを所望の温度に加熱することによって空気中でSOIウエーハWに熱処理を行うことができるものである。このような簡便な構造を有するホットプレート11を用いてSOIウエーハWに熱処理を行うことによって、SOI層表面に所望の膜厚を有する酸化膜を安定して形成することができる。尚、このようにホットプレート等を用いてSOIウエーハに空気中で熱処理を行う場合、例えばSOI層表面に5nm以下のシリコン酸化膜を形成するには、熱処理温度にも依るが、およそ1〜30分程度、特に10分程度で所望の膜厚を有する酸化膜を均一に形成できるため、SOI層表面の電荷状態を短時間で安定させることができる。
一方、例えば一般的な熱処理炉やRTA(Rapid Thermal Anneal)装置を使用して上記熱処理を行う場合には、熱処理雰囲気を外部と遮断して任意に調節できるため、空気よりも酸素分圧が高い雰囲気を用いることが可能となり、上記のように酸素100%雰囲気中でSOIウエーハに熱処理を容易に行うことができる。そして、このように酸素100%雰囲気中でSOIウエーハに熱処理を行うことにより、比較的低温でも均一な酸化膜の形成が速やかに進むので、熱処理時間自体を短縮することができるし、また熱処理温度の低温化も図ることができる。また、このような酸素100%雰囲気中でSOIウエーハに熱処理を行う場合、例えばSOI層表面に5nm以下のシリコン酸化膜を形成するには、およそ1〜10分程度、特に5分程度で所望の膜厚を有する酸化膜を均一に形成することができ、SOI層表面の電荷状態を非常に短い時間で安定させることができる。
そして、上記のようにSOI層表面に所望の膜厚を有する酸化膜を均一に形成した後、図3に示す水銀プローブ装置21を用いてSOIウエーハの正孔側のV−I特性を測定する(図1の工程F)。例えば、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着した後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させることにより、Pseudo−MOS構造を形成する。その後、水銀プローブ23から一定のドレイン電圧を印加し、その状態でゲート電圧を負側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、例えば図5に示すような正孔側のV−I特性を測定することができる。
そして、図5のように測定された正孔側のV−I特性におけるA部及びB部の勾配から、非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(図1の工程G)。
特に、本発明では、上記のようにSOIウエーハの正孔側のV−I特性を測定する前に、熱処理を行ってSOI層表面に酸化膜を均一に形成することによりSOI層表面の電荷状態を短時間で安定させているので、正孔側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、SOI層の正孔移動度やBOX層の電荷密度の評価を短時間で一層高精度に行うことができる。
尚、上記の正孔側のV−I特性の測定(工程F)及び正孔移動度/電荷密度の評価(工程G)は、2つの工程を合わせておよそ2時間程度で行うことができる。
また、本発明では、例えば図1に示したフロー図のフッ酸洗浄処理(工程B)と電子側のV−I特性の測定(工程C)との間に、さらにSOI層表面に酸化膜を形成する酸化膜の形成(工程E)を加えることもできる。
以上のように、本発明のSOIウエーハの評価方法によれば、SOIウエーハにフッ酸洗浄処理を行ってSOIウエーハ表面の自然酸化膜を除去した後、SOI層表面に例えば5nm以下の膜厚を有する酸化膜を新たに形成することによりSOI層表面の電荷状態を速やかに安定させて定常状態にすることができ、そしてその後、このSOI層表面の電荷状態が安定したSOIウエーハに水銀プローブを接触させてV−I特性を測定することにより、正孔移動度やBOX層電荷密度、さらには電子移動度や界面準位密度のようなSOIウエーハの電気特性を高精度に評価することができる。それによって、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、水銀プローブを用いてSOIウエーハの評価を非常に簡便に行うことができる。また、V−I特性を測定する際にSOI層表面の電荷状態が非常に安定しており、またシリコン酸化膜の膜厚もウエーハ面内で均一になっているので、測定値にバラツキを生じさせずに信頼性の高いSOIウエーハの評価を安定して行うことができる。
特に、SOIウエーハの正孔移動度やBOX層電荷密度を評価する場合、従来では水銀プローブによるV−I特性の測定を行う前に、10〜12時間以上置かなければSOI層表面の電荷状態が安定しないためV−I特性の正確な測定を行うことができなかったが、本発明によれば、SOI層表面に酸化膜を形成することによって、およそ30分以下程度、特に10分以下程度の短い時間で電荷状態を安定化させることができる。したがって、本発明は、特に正孔移動度、BOX層電荷密度を評価する時に、従来よりもSOIウエーハの評価時間を大幅に短縮できるし、また測定装置の稼働率を向上させることもできるので、SOIウエーハの評価を非常に効率的に行うことができ、さらに、評価を行う際のSOIウエーハの管理も従来に比べて非常に容易となる。
尚、本発明のSOIウエーハの評価方法は、図1のフロー図に示したような工程に限定されるものではなく、目的や必要に応じて工程の変更・削除を適宜行うことができる。
例えば、前記で説明したように、フッ酸洗浄処理(工程B)と電子側のV−I特性の測定(工程C)との間にSOI層表面に酸化膜を形成する酸化膜の形成(工程E)を加えることができるし、また、例えば図2に示したように、工程Eの酸化膜の形成をフッ酸洗浄処理(工程B)の直後に行い、その後酸化膜の形成は行わずに工程C,D,F,Gを順番に行ってSOIウエーハの評価を行うこともできる。図2に示したように、フッ酸洗浄処理後すぐにSOI層表面に酸化膜を形成することにより、電子側のV−I特性を測定する際や正孔側のV−I特性を測定する際に、SOI層表面の電荷状態が安定しているとともに、測定中に形成される恐れのある自然酸化膜の影響を確実に排除して、測定値にバラツキを生じさせず安定して測定を行うことができ、電子移動度/界面準位密度、及び正孔移動度/電荷密度の評価を高精度に行うことが可能となる。
さらに、本発明では、例えばSOIウエーハの電子移動度及び/または界面準位密度の評価のみを行う場合であれば、例えば図2に示した工程A,B,E,C、Dを順番に行ったところでSOIウエーハの評価を終了しても良いし、一方SOIウエーハの正孔移動度及び/またはBOX層の電荷密度の評価のみを行う場合であれば、図1に示したフロー図の工程C及びDを省略し、工程A及びBを行った後すぐに工程E〜Gを行えば良い。この場合、前述のように正孔側のV−I特性は、自然酸化膜除去後すぐに測定すると測定値が安定するまでに長時間がかかるので、工程Eの熱処理による酸化膜の形成を行うことが必要である。
また必要に応じて、工程Aにおいて同じ条件で作製した2枚のSOIウエーハを準備し、一方のSOIウエーハに工程B,E,C、Dを順番に行って電子移動度及び/または界面準位密度の評価を行い、またもう一方のSOIウエーハに工程B,E,F、Gを順番に行って正孔移動度及び/またはBOX層の電荷密度の評価を行っても良い。このように2枚のSOIウエーハを準備して、それぞれ別々に評価を行うことによって、ゲートの電圧のスイープが正側または負側だけで済むので、より一層短い時間でSOIウエーハの評価を行うことができるし、またSOIウエーハに加えられるストレスも低減することができる。
さらに、本発明では、図1の工程C及びDと工程E〜Gとを入れ替えてSOIウエーハの評価を行っても良い。すなわち、SOIウエーハを準備してフッ酸洗浄処理を行った後(工程A及びB)、例えば熱処理を行ってSOI層表面に酸化膜を形成することによりSOI層表面の電荷状態を速やかに安定させてから工程F及びGを行って正孔移動度/BOX層電荷密度の評価を行い、その後工程C及びDを行って電子移動度/界面準位密度の評価を行うこともできる。
つまり、本発明は、フッ酸洗浄処理後、V−I特性を測定する前に、特に正孔側のV−I特性を測定する前にSOI層表面にシリコン酸化膜を形成できれば良く、それによって、SOI層表面の電荷状態を短い時間で安定化できるため、従来のようにV−I特性の測定を行う前にSOIウエーハを10〜12時間以上保管する必要がなく、非常に効率的にSOIウエーハを評価することができる。したがって、本発明では、例えば電子側のV−I特性の測定と正孔側のV−I特性の測定のどちらを先に行っても差し支えない。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
導電型がp型で、直径200mm、結晶方位<100>のシリコンウエーハを、支持ウエーハ及びSOI層を形成するボンドウエーハとして用いて、水素イオン剥離法でSOIウエーハを作製することにより、評価対象となるSOIウエーハを準備した(工程A)。尚、ウエーハの導電型をp型にするためのドーパントとしてボロンを用いた。また、作製したSOIウエーハのSOI層とBOX層の厚さは、それぞれ100nm、145nm程度であった。
この準備したSOIウエーハを1重量%のフッ酸を含む水溶液を用いて1分間のフッ酸洗浄処理を行った(工程B)。その後、溶存酸素を極力低減した純水にてリンスを行った後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
乾燥後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして電子側のV−I特性の測定を行った(工程C)。その測定結果を図9に示す。このとき、電子側のV−I特性の測定は、ドレイン電極から一定のドレイン電圧を印加した状態でゲート電圧を変化させるとともにドレイン電流をモニタリングすることによって行うことができる。そして、この図9に示した電子側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程D)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
続いて、SOIウエーハを図7に示すようなホットプレート11の金属プレート12上に載置し、ヒータ13でSOIウエーハWを加熱して空気中にて210℃、10分間の熱処理を行うことによって、約3nmの酸化膜をSOI層表面に形成した(工程E)。その後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして正孔側のV−I特性の測定を行った(工程F)。その測定結果を図10に示す。そして、図10に示した正孔側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程G)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。
したがって、この実施例で行ったSOIウエーハの評価では、SOIウエーハにフッ酸洗浄処理を行ってから、約4時間という短い時間で電子移動度、界面準位密度、正孔移動度、及びBOX層電荷密度について評価を行うことができた。
(比較例1)
比較例1として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
SOIウエーハを乾燥させた後、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、SOI層表面への酸化膜の形成も行わずに、すぐにSOIウエーハを水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図11に示す。この図11に示した測定結果を、実施例で測定した図10の正孔側のV−I特性と比較してみると、Vに対するIが全体的に低くなっていることがわかる。これは、SOIウエーハの自然酸化膜を除去した後、SOIウエーハのSOI層表面の電荷状態を安定させずに、すぐに正孔側のV−I特性を測定したために生じたものと思われる。
(比較例2)
比較例2として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
次に、SOIウエーハを12時間空気中に曝露した後、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、SOI層表面への酸化膜の形成も行わずに、水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図12に示す。そして、この図12の測定結果からSOI層の正孔移動度及びBOX層の電荷密度を求めて、その評価を行った。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、1時間程度で行うことができた。
また、図12に示した測定結果は、実施例で測定した正孔側のV−I特性(図10)とほぼ同じであることがわかった。しかしながら、この比較例2では、電子移動度及び界面準位密度についての評価を行ってないにも関わらず、SOIウエーハにフッ酸洗浄処理を行ってから、正孔移動度及び電荷密度を求めるまでに13時間以上かかり、上記実施例のおよそ3倍の評価時間を要した。
以上の結果から、SOIウエーハを評価する際に、自然酸化膜を除去したSOI層表面に新たにシリコン酸化膜を形成することにより、SOI層表面の電荷状態を短時間で安定化させることができるため、SOIウエーハの評価にかかる時間、特にフッ酸洗浄処理を行ってから正孔側のV−I特性を測定するまでにかかる時間を確実に短縮できることを確認することができた。しかも、12時間以上もウエーハを曝露する場合のようにウエーハの汚染等の外乱要因も少なく、データの信頼性も高い。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のSOIウエーハの評価方法の一例を示すフロー図である。 本発明のSOIウエーハの評価方法の別の例を示すフロー図である。 水銀プローブ装置の構成概略図である。 水銀プローブ装置の水銀電極の電極平面図である。 本発明のSOIウエーハの評価方法において測定される正孔側のV−I特性の一例を示すグラフである。 本発明のSOIウエーハの評価方法において測定される電子側のV−I特性の一例を示すグラフである。 ホットプレートの構成を概略的に示す構成概略図である。 Pseudo MOS FET法を模式的に表す模式図である。 実施例で測定した電子側のV−I特性を示すグラフである。 実施例で測定した正孔側のV−I特性を示すグラフである。 比較例1で測定した正孔側のV−I特性を示すグラフである。 比較例2で測定した正孔側のV−I特性を示すグラフである。
符号の説明
1…SOI層、 2…BOX層(埋め込み酸化膜)、
3…支持ウエーハ、 4…ゲート電極、 5…SOIウエーハ、
6…ソース電極、 7…ドレイン電極、
11…ホットプレート、 12…金属プレート、 13…ヒータ、
21…水銀プローブ装置、 22…真空チャック、
23…水銀プローブ、 24,25…水銀電極部、
W…SOIウエーハ。

Claims (6)

  1. 水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV −I 特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、前記自然酸化膜を除去したSOIウエーハのSOI層表面に酸化膜を形成し、該酸化膜を形成したSOIウエーハに水銀プローブを接触させて正孔側のV −I 特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することを特徴とするSOIウエーハの評価方法。
  2. 前記SOI層表面に形成する酸化膜の厚さを5nm以下とすることを特徴とする請求項1に記載のSOIウエーハの評価方法。
  3. 前記SOI層表面の酸化膜の形成を、SOIウエーハを熱処理することによって行うことを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。
  4. 前記SOIウエーハの熱処理を、50℃以上350℃以下の温度で行うことを特徴とする請求項3に記載のSOIウエーハの評価方法。
  5. 前記SOIウエーハの熱処理を、酸素を含む雰囲気中で行うことを特徴とする請求項3または請求項4に記載のSOIウエーハの評価方法。
  6. 前記酸素を含む雰囲気を、空気または酸素100%雰囲気とすることを特徴とする請求項5に記載のSOIウエーハの評価方法。
JP2004187437A 2004-06-25 2004-06-25 Soiウエーハの評価方法 Expired - Fee Related JP4419710B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004187437A JP4419710B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法
PCT/JP2005/009922 WO2006001156A1 (ja) 2004-06-25 2005-05-31 Soiウエーハの評価方法
US11/629,128 US20080054920A1 (en) 2004-06-25 2005-05-31 Method For Evaluating Soi Wafer
EP05745964A EP1768173A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187437A JP4419710B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2006013100A JP2006013100A (ja) 2006-01-12
JP4419710B2 true JP4419710B2 (ja) 2010-02-24

Family

ID=35779974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187437A Expired - Fee Related JP4419710B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP4419710B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2941302B1 (fr) * 2009-01-19 2011-04-15 Soitec Silicon On Insulator Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
JP6102823B2 (ja) * 2014-05-14 2017-03-29 信越半導体株式会社 Soi基板の評価方法

Also Published As

Publication number Publication date
JP2006013100A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JP2009164643A (ja) ナノsoiウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
US9824891B1 (en) Method of manufacturing the thin film
US20100022038A1 (en) Method for evaluating semiconductor wafer
JP5338326B2 (ja) シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法
KR102299150B1 (ko) 반도체 웨이퍼의 세정조 및 접합 웨이퍼의 제조방법
JP4419712B2 (ja) Soiウエーハの評価方法
JP4419710B2 (ja) Soiウエーハの評価方法
JP5320954B2 (ja) Soiウェーハの製造方法
US20080054920A1 (en) Method For Evaluating Soi Wafer
JP5003322B2 (ja) Soiウェーハの評価方法
JP4379597B2 (ja) Soiウエーハの評価方法
JP4640204B2 (ja) Soiウエーハの評価方法
JP4419711B2 (ja) Soiウエーハの評価方法
CN116364568A (zh) 一种测量外延片电阻率的方法
JP4930229B2 (ja) Soiウェーハの評価方法
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP2010040638A (ja) Soi基板の製造方法
JP2001127274A (ja) 張り合わせsoiウェーハの製造方法
CN110739208A (zh) 一种soi晶圆片的制备方法
JPH04326518A (ja) 半導体装置の洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4419710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees