JP4379597B2 - Soiウエーハの評価方法 - Google Patents

Soiウエーハの評価方法 Download PDF

Info

Publication number
JP4379597B2
JP4379597B2 JP2004187435A JP2004187435A JP4379597B2 JP 4379597 B2 JP4379597 B2 JP 4379597B2 JP 2004187435 A JP2004187435 A JP 2004187435A JP 2004187435 A JP2004187435 A JP 2004187435A JP 4379597 B2 JP4379597 B2 JP 4379597B2
Authority
JP
Japan
Prior art keywords
soi
soi wafer
wafer
charge
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004187435A
Other languages
English (en)
Other versions
JP2006013099A (ja
Inventor
剛 大槻
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004187435A priority Critical patent/JP4379597B2/ja
Priority to PCT/JP2005/009922 priority patent/WO2006001156A1/ja
Priority to US11/629,128 priority patent/US20080054920A1/en
Priority to EP05745964A priority patent/EP1768173A1/en
Publication of JP2006013099A publication Critical patent/JP2006013099A/ja
Application granted granted Critical
Publication of JP4379597B2 publication Critical patent/JP4379597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、水銀プローブを用いてSOIウエーハのSOI層及びSOI層と埋め込み酸化層との界面の評価を行うSOIウエーハの評価方法に関する。
近年、電気的に絶縁性のある酸化膜の上にSOI層(シリコン活性層とも言う)が形成されたSOI構造を有するSOIウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウエーハとして特に注目されている。これは、SOIウエーハでは支持基板とSOI層との間に絶縁体である埋め込み酸化膜(以下、BOX層と言うことがある)が存在するため、SOI層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。
また、SOI層が1μm以下の厚みの薄膜SOIウエーハにおいて、SOI層上に形成されたMOS(Metal Oxide Semiconductor)型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのPN接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるBOX層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。
最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なSOIウエーハが求められている。そのため、SOIウエーハのSOI層の品質等を評価することが積極的に行われている。このSOIウエーハの品質を評価する方法の一つとして、SOI層の表面にMOS構造を形成し、その電極部分に電圧を印加してSOI層の品質を評価することが行われている。
しかしながら、SOIウエーハの評価を行うためにMOS構造をSOI層上に形成する場合、フォトリソグラフィ工程等を行うために大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。また、この方法はSOI層表面の品質は評価可能であるが、SOI層とBOX層との界面の評価としては不完全であった。
そこで、従来のような多数の工程を通してSOIウエーハ上にMOS構造を形成せずとも、水銀プローブを用いてより簡便にSOIウエーハを評価できる評価方法が開発されている。その一つとして、SOIウエーハを評価対象とするPseudo MOS FET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。この方法によれば、SOI層とBOX層との界面における界面準位密度やSOI層の電気特性等を精度良く、簡便に測定することができる。
ここで、Pseudo MOS FET法について図面を参照しながら簡単に説明する。まず、図8に示すように、BOX層2をゲート酸化膜として擬似的なMOS構造を形成するSOIウエーハ5のSOI層1側に、評価用電極としてニードルブローブまたは水銀プローブを直接接触させ、これらをソース電極6およびドレイン電極7とする。そして、SOIウエーハ5の裏面、すなわちSOIウエーハ5の支持ウエーハ3側の面を、電極としても用いられるステージに真空吸着することによりゲート電極4を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。この場合、上記ゲート電極4は、例えばSOIウエーハ5の裏面にニードルを接触させることによって形成することもできる。
また、このようなPseudo MOS FET法によるSOIウエーハの評価では、評価を行う前にフッ酸を含む水溶液でSOIウエーハを洗浄することにより、SOI層表面に形成されている自然酸化膜を除去できるので、その自然酸化膜の影響を排除してより正確なSOIウエーハの電気特性を評価することが可能となる。
さらに、このPseudo MOS FET法による評価方法において、ソース電極及びドレイン電極として水銀プローブを用いれば、SOI層表面にニードルプローブを接触させたときに生じるプローブ接触穴を形成することがないので、繰り返し測定や最初に測定した測定点近傍の測定を簡便にまた安定して行うことができる。
そして、上記のようなPseudo MOS構造を形成した後、ドレイン電圧を印加した状態でゲート電圧を正側に印加してゲート電圧Vとドレイン電流Iの関係、すなわちV−I特性を測定することにより、SOI層の電子移動度およびSOI層とBOX層の界面における界面準位密度を評価することができる。一方、ドレイン電圧を印加した状態でゲート電圧を負側に印加してV−I特性を測定することにより、SOI層の正孔移動度やBOX層の電荷密度を評価することができる。
ところが、上記のようにゲート電圧を負側に印加してSOIウエーハの評価を行う場合、従来ではフッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、すぐにV−I特性の測定を開始しても10〜12時間、またはそれ以上経過しなければ測定値が安定しないため、V−I特性の正確な測定を行うことができなかった。そのため、SOIウエーハの評価を行うには非常に長い評価時間が必要とされており、測定装置の稼働率を低下させてSOIウエーハ評価の効率化を妨げるという問題があった。
またこの場合、自然酸化膜を除去した後、測定が完了するまでの間、ウエーハに不純物が付着したりしないようにSOIウエーハを精密に管理しなければならないため管理上の負担が大きいという問題もあった。
特開2001−60676号公報 特開2001−267384号公報 S. Cristoleveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000). H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).
そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、SOIウエーハの電気特性を短時間で簡便かつ高精度に測定でき、測定装置の稼働率を向上させて効率的にSOIウエーハを評価することのできる評価方法を提供することにある。
上記目的を達成するために、本発明によれば、水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにコロナ放電処理を行うことにより該SOIウエーハのSOI層表面に電荷を載上させ、その後、該コロナ放電処理したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法が提供される(請求項1)。
このように、フッ酸洗浄処理によりSOIウエーハに形成されている自然酸化膜を除去した後に、コロナ放電処理を行ってSOI層表面に電荷を載上させることによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、測定装置の稼働率の向上を図ることができる。また、本発明は、このようにSOIウエーハの電気特性を測定する前にSOI層表面の電荷状態を短時間で効果的に安定化させることができるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、信頼性の高いSOIウエーハの評価を安定して行うことができる。
このとき、前記コロナ放電処理でSOIウエーハのSOI層表面に載上させる電荷を正電荷とすることが好ましい(請求項2)。
このようにコロナ放電処理でSOI層表面に載上させる電荷を正電荷とすることにより、例えばウエーハ表面を曝露する電荷を帯びたガスとしてHのような水素イオンを用いることができる。コロナ放電処理の際に、この水素イオンがコロナチャージ電極から放出されると、空気中の水分(HO)が水素イオンの周囲に集まり、(HO)の形となり、SOI層表面に正電荷として載上される。水素イオンと結合する水分は空気中に大量に存在しているため、コロナ放電処理を行うためにわざわざ専用のチャンバを用いる必要がなく、より簡便にSOI層表面に電荷を載上させることができる。
さらに、前記コロナ放電処理でSOI層表面に載上させる電荷量を、500nC/cm以上50000nC/cm以下とすることが好ましい(請求項3)。
このようにコロナ放電処理でSOI層表面に載上させる電荷量を500nC/cm以上50000nC/cm以下とすることにより、フッ酸洗浄処理を行ったSOI層表面の電荷状態を短時間で、非常に効果的に安定させることができる。
また本発明では、前記コロナ放電処理したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することが好ましい(請求項4)。
上記のように、本発明では、フッ酸洗浄処理で自然酸化膜を除去した後、コロナ放電処理を行うことによりSOI層表面の電荷状態を短時間で安定させることができるため、その後SOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、測定値のバラツキを著しく低減することができる。したがって、従来では測定値にバラツキの生じ易く、正確な測定までに長時間を要したSOI層の正孔移動度や埋め込み酸化膜の電荷密度を短時間で高精度に、また高い信頼性で評価することができる。
さらに本発明では、前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、前記コロナ放電処理を行うことが好ましい(請求項5)。
このように、フッ酸洗浄処理による自然酸化膜の除去後、コロナ放電処理を行う前に、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによって、電子移動度や界面準位密度を高精度に評価でき、SOIウエーハの品質をより詳細に評価することが可能となる。
このとき、前記フッ酸洗浄処理を行った後、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定する前に、該SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることが好ましい(請求項6)。
このように、フッ酸洗浄処理後、SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることにより、電子側のV−I特性を測定する前にSOI層表面の電荷状態を短時間で安定させることができるので、電子側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、それによって、電子移動度や界面準位密度の評価を一層高精度に行うことができる。
以上のように、本発明によれば、SOIウエーハを評価する際に、フッ酸洗浄処理後にコロナ放電処理を行うことによってSOI層表面に電荷を載上させるので、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、また測定装置の稼働率の向上を図ることもできる。また、本発明では、自然酸化膜の除去後からSOIウエーハの電気特性を測定するまでの時間を大幅に短縮できるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、高精度で信頼性の高いSOIウエーハの評価を安定して行うことができる。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、SOIウエーハにおけるSOI層の正孔移動度やBOX層電荷密度等をPseudo MOS FET法により評価する場合、フッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければ測定値が安定しないため、SOIウエーハの評価には非常に長い時間が必要とされるという問題があった。
これは、例えば正孔移動度やBOX層電荷密度の評価のようなゲート電圧を負側に印加してV−I特性を測定する場合、SOI層表面にH+イオンのような正電荷を吸着させることで表面状態を制御しなければ、SOI層表面の電荷が安定せずに正確な測定ができないためと考えられた。すなわち、フッ酸洗浄によりSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければSOI層表面の電気的状態が安定しないため、測定を行うことができなかったと考えられる。
そこで、本発明者等は、水銀プローブを用いてSOIウエーハの評価をする際に、自然酸化膜を除去した後にSOI層表面の電荷状態を安定させる処理を行うことにより、SOIウエーハの評価に掛かる時間を短縮できると考え、鋭意実験及び検討を重ねた。その結果、SOIウエーハにフッ酸洗浄を行った後、コロナ放電処理を行ってSOI層表面に電荷を載上させ、その後水銀プローブを用いてSOIウエーハを評価することによって、SOIウエーハの評価を短時間で高精度に行うことができることを見出して、本発明を完成させた。
以下、本発明のSOIウエーハの評価方法について、図面を参照しながら詳細に説明する。ここで、図1は、本発明に係るSOIウエーハの評価方法の一例を示すフロー図である。尚、図1に示したフロー図は、フッ酸洗浄処理を行った後、SOIウエーハの電子側のV−I特性を行って電子移動度/界面準位密度を評価し、その後正孔側のV−I特性を行って、正孔移動度/電荷密度を評価する場合を示しているが、本発明はこれに何ら限定されるものではなく、以下で詳しく説明するように、工程A〜工程Eまで行って電子移動度/界面準位密度の評価のみを行ったり、また工程C〜工程Eを省略して、正孔移動度/電荷密度の評価のみを行ったり、目的に応じて適宜変更することができる。
先ず、図1に示したように、評価対象となるSOIウエーハを準備する(工程A)。本発明で評価の対象となるSOIウエーハは、例えば支持ウエーハの上に絶縁層となる埋め込み酸化膜とSOI層とが形成されたSOI構造を有するものであれば良く、その製造方法は特に限定されるものではない。例えば、準備するSOIウエーハとしては、少なくとも一方のシリコンウエーハ表面にシリコン酸化膜を形成した2枚の鏡面研磨ウエーハの研磨面を互いに貼り合せ、熱処理後、一方のウエーハを研削、研磨により薄膜化したものを用いることができる(貼り合わせ法)。また、予め一方の鏡面研磨ウエーハに水素をイオン注入しておき、別のもう1枚の鏡面研磨ウエーハと研磨面で互いに貼り合せ、その後熱処理を行うことにより水素イオン注入層から一方のウエーハを剥離してSOI構造を形成した後、SOI層となる薄膜の表面を研磨したものを用いることもできる(水素イオン剥離法)。さらに、1枚の鏡面研磨ウエーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるSIMOX(Separated Implanted Oxide)ウエーハであってもよい。
次に、この準備したSOIウエーハにフッ酸を含む水溶液を用いてフッ酸洗浄処理を行って、SOIウエーハのSOI層表面に形成されている自然酸化膜を除去する(図1の工程B)。通常、SOIウエーハは、大気に触れたりすること等により、自然酸化膜と呼ばれる膜厚の薄いシリコン酸化膜がウエーハ表面に形成されている。この自然酸化膜は、SOIウエーハの表面に均一に形成されてないため、ウエーハ面内で酸化膜の厚さにバラツキが生じている。このような自然酸化膜が形成されたSOIウエーハをそのまま評価しても、自然酸化膜の厚さばらつきや、自然酸化膜に含まれている不純物等の影響により正確な評価を行うことができない。そのため、先ず準備したSOIウエーハにフッ酸洗浄処理を行って、ウエーハ表面の自然酸化膜を除去する。
このとき、フッ酸洗浄処理に用いる水溶液中のフッ酸濃度は、自然酸化膜を除去できる程度であれば特に限定されないが、例えばフッ酸濃度があまりに高過ぎるとSOI層と支持ウエーハの間に介在するBOX層もエッチングしてしまう可能性が考えられる。したがって、フッ酸濃度は比較的低い方が好ましく、例えばフッ酸濃度が0.5%以上5%以下、特に1%程度となるような水溶液を用いることが好ましい。また、フッ酸洗浄処理を行う際の水溶液温度や洗浄時間などの洗浄条件についても、自然酸化膜を除去できる程度であれば良く、必要に応じて適宜変更することができる。
このようにしてフッ酸を含む水溶液でフッ酸洗浄処理を行ったSOIウエーハは、その後、例えば純水でリンス処理し、乾燥させる。乾燥方法は、乾燥空気をSOIウエーハに吹き付けて乾燥させてもよいし、スピンドライヤーのような装置を用いて乾燥させても良い。あるいは、IPA(イソプロピルアルコール)のような薬液を用いて乾燥させても良い。
SOIウエーハを乾燥させた後、そのSOIウエーハをコロナチャージ装置に載置してコロナ放電処理を行うことによって、SOIウエーハのSOI層表面に電荷(負電荷)を載上させる(図1の工程C)。図2は、SOIウエーハにコロナ放電処理を行うコロナチャージ装置の一例を示す構成概略図である。この図2に示したコロナチャージ装置11はステージ12を有しており、このステージ12は図示しないX−Y駆動用モーターに接続されていてX−Y軸方向に駆動できるようになっている。また、ステージ12の上方には、金属ワイヤーから成り、電荷を発生させる電荷発生部13が設けられている。この電荷発生部13は、電荷発生部13の先端とステージ12に載置したSOIウエーハWとの距離が1〜50cm、特に約20cm程度になるようにして固定されている。
そして、このようなコロナチャージ装置11を用いてコロナ放電処理を行う場合、SOIウエーハWをSOI層が上向きになるようにしてステージ12上に載置した後、電荷発生部13に高電圧印加電源(不図示)から負の高電圧を印加することにより、電荷発生部13からSOIウエーハWのSOI層表面にマイナスのコロナイオンが降り注がれることになる。このとき、マイナスのコロナイオンは、空気中で発生させることが難しいため、コロナチャージ装置11を取り囲む密閉チャンバー(図示せず)を予め設置しておき、このチャンバー内を炭酸ガスで満たした後に電荷発生部13に負の高電圧を印加することによって、マイナスのコロナイオンとして炭酸ガスイオンCO を発生させることができる。このようなマイナスのコロナイオンは電荷発生部13からSOIウエーハWに向かって線状に降り注がれるので、ステージ12をXまたはY方向に駆動することでSOIウエーハWのSOI層全面に負電荷(マイナスイオン)を載上させることができる。
このようにSOIウエーハのSOI層表面に負電荷を載上させることによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。尚、このコロナ放電処理の処理時間は、SOI層表面に載上させる電荷量等に応じて適宜決定することができるが、例えばコロナ放電処理を1分〜30分程度、特に10分程度行うことによって、SOI層表面の電荷状態を確実に安定化させることができる。
次に、上記のようにしてSOI層表面に負電荷を載上させたSOIウエーハWは、図3に示すような水銀プローブ装置21を用いて電子側のV−I特性の測定を行う(図1の工程D)。例えば、SOIウエーハWをSOI層が下向きになるようにして、すなわち、SOI層側の面を図示しないステージに載置して装置内に収納した後、ステージに載置された面とは反対側の面、すなわち、SOIウエーハの支持ウエーハ側の面を真空チャック22で上側から吸着する。この真空チャック22は金属等の導電性材料でできており、ゲート電極を兼ねている。
そして、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着したら、ステージをSOIウエーハWから離して移動させる。その後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させる。このとき、水銀プローブ23は図4に示すような構造を有しており、水銀電極部24、25のどちらか一方をソース電極にし、他方をドレイン電極にする。このようにして、例えば図8に示すようなPseudo−MOS構造を形成することができる。
このPseudo−MOS構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を正側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、電子側のゲート電圧Vとドレイン電流Iの関係、すなわち電子側のV−I特性を測定することができる。測定された電子側のV−I特性は、例えば図6のように表示される。
そして、図6のように測定された電子側のV−I特性におけるC部及びD部の勾配から、例えば非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(図1の工程E)。このとき、本発明では、上記のようにSOIウエーハの電子側のV−I特性を測定する前に、コロナ放電処理によってSOI層表面に負電荷を載上させてSOI層表面の電荷状態を安定させているので、電子側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、電子移動度や界面準位密度の評価を一層高精度に行うことができる。
尚、上記の電子側のV−I特性の測定(工程D)及び電子移動度/界面準位密度の評価(工程E)は、2つの工程を合わせておよそ2時間程度で行うことができる。
続いて、上記のようにしてSOIウエーハの電子移動度や界面準位密度を評価した後、SOIウエーハにコロナ放電処理を行って、SOI層表面に正電荷を載上させる(図1の工程F)。このように正電荷をSOI層表面に載上させるコロナ放電処理は、前記で説明した図2のコロナチャージ装置11を用いて行うことができる。例えば、コロナ放電処理を施すSOIウエーハWをSOI層が上向きになるようにしてステージ12上に載置する。その後、電荷発生部13に正の高電圧を印加することにより電荷発生部13から水素イオン(H)が放出され、この水素イオンの周囲に空気中の水分(HO)が集まって(HO)の状態となったプラスのコロナイオンがSOIウエーハWのSOI層表面に降り注がれることによって、SOIウエーハWのSOI層表面に正電荷(プラスイオン)を載上させることができる。
このようにSOI層表面に正電荷を載上する場合、水素イオンと結合してプラスのコロナイオンを形成する水分は空気中に大量に存在しているため、例えば前記で説明した負電荷を載上させる場合のように専用チャンバを用いる必要がなく、簡便にSOI層表面に正電荷を載上させることができる。そして、このようにしてコロナ放電処理を1分〜30分程度、特に10分程度行ってSOIウエーハのSOI層表面に正電荷を載上させることによって、SOI層表面の電荷状態を非常に短い時間で安定化させて定常状態にすることができる。
上記のようにSOI層表面に正電荷を載上させた後、図3に示す水銀プローブ装置21を用いてSOIウエーハの正孔側のV−I特性を測定する(図1の工程G)。例えば、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着した後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させることにより、Pseudo−MOS構造を形成する。その後、水銀プローブ23から一定のドレイン電圧を印加し、その状態でゲート電圧を負側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、例えば図5に示すような正孔側のV−I特性を測定することができる。
そして、図5のように測定された正孔側のV−I特性におけるA部及びB部の勾配から、非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(図1の工程H)。
特に、本発明では、上記のようにSOIウエーハの正孔側のV−I特性を測定する前に、コロナ放電処理によってSOI層表面に正電荷を載上させてSOI層表面の電荷状態を短時間で安定させているので、正孔側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、SOI層の正孔移動度やBOX層の電荷密度の評価を一層短時間で高精度に行うことができる。
尚、上記の正孔側のV−I特性の測定(工程G)及び正孔移動度/電荷密度の評価(工程H)は、2つの工程を合わせておよそ2時間程度で行うことができる。
ここで、本発明者等が、コロナ放電処理でSOI層表面に載上させる電荷量とPseudo−MOS構造を形成して測定されるドレイン電流との関係を調査した結果を図7に示す。図7は、電荷量を変化させてコロナ放電処理を行った種々のSOIウエーハにPseudo−MOS構造を形成してV−I特性の測定を行い、V=−10Vで測定されたドレイン電流Iの値をプロットしたグラフである。
図7に示したように、コロナ放電処理でSOI層表面に載上させる電荷量が500nC/cm以上であればドレイン電流が非常に安定していることがわかる。したがって、コロナ放電処理でSOI層表面に載上させる電荷量を500nC/cm以上とすることが好ましく、それによって、SOI層表面の電荷状態を短時間で非常に効果的に安定させることができる。一方、SOI層表面に載上させる電荷量をあまり多くし過ぎても、ドレイン電流は一定の値で安定していて、それ以上の効果が得られにくいと推測でき、反対に、コロナ放電処理で使用するコロナチャージ装置への負荷が大きくなったり、またコストへの負担も大きくなることが考えられる。したがって、コロナ放電処理でSOI層表面に載上させる電荷量は50000nC/cm以下、特に3000nC/cm以下にすることが好ましい。
以上のように、本発明のSOIウエーハの評価方法によれば、SOIウエーハにフッ酸洗浄処理を行ってSOIウエーハ表面の自然酸化膜を除去した後、コロナ放電処理を行ってSOI層表面に電荷を載上させることにより、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができ、そしてその後、このSOI層表面の電荷状態が安定したSOIウエーハに水銀プローブを接触させてV−I特性を測定し、電子移動度、界面準位密度、正孔移動度、BOX層電荷密度のようなSOIウエーハの電気特性を評価することができる。それによって、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、水銀プローブを用いてSOIウエーハの評価を非常に簡便に行うことができるし、また、V−I特性を測定する際にSOI層表面の電荷状態が非常に安定しているので、測定値のバラツキを低減でき、信頼性の高いSOIウエーハの評価を高精度に安定して行うことができる。
特に、SOIウエーハの正孔移動度やBOX層電荷密度を評価する場合、従来では水銀プローブによるV−I特性の測定を行う前に、10〜12時間以上置かなければSOI層表面の電荷状態が安定しないためV−I特性の正確な測定を行うことができなかったが、本発明によれば、コロナ放電処理を行うことによって10分程度の短い時間で電荷状態を安定化させることができる。したがって、本発明は、特に正孔移動度、BOX層電荷密度を評価する時に、従来よりもSOIウエーハの評価時間を大幅に短縮できるし、また測定装置の稼働率を向上させることもできるので、SOIウエーハの評価を非常に効率的に行うことができ、さらに、評価を行う際のSOIウエーハの管理も従来に比べて非常に容易となる。
尚、本発明のSOIウエーハの評価方法は、例えば図1のフロー図に示したような工程に限定されるものではなく、目的や必要に応じて工程の変更・削除を適宜行うことができる。
例えば、SOIウエーハにおける電子移動度、界面準位密度、正孔移動度、BOX層電荷密度の評価をより低コストで行う必要がある場合であれば、例えば図1の工程Cに示した負電荷のコロナ放電処理を省略して、フッ酸洗浄処理後すぐに電子側のV−I特性を測定しても良い。この負電荷のコロナ放電処理を行うには、前述のようにコロナチャージ装置の周囲に炭酸ガス(例えばCO )を充満させるための密閉チャンバーを必要とするので、この工程を省略することにより装置製造コストを大幅に下げることが可能となる。また、電子側のV−I特性は、自然酸化膜除去後すぐに測定すれば測定データも比較的安定しているので、電子移動度及び/または界面準位密度を正しく測定することが可能である。さらに、場合によっては、図1の工程Cのコロナ放電処理において、負電荷ではなく正電荷をSOI層表面に載上させることもできる。
さらに、例えばSOIウエーハの電子移動度及び/または界面準位密度の評価のみを行う場合であれば、図1の工程Aから工程Eまでを順に行えば良いし、一方SOIウエーハの正孔移動度及び/またはBOX層の電荷密度の評価のみを行う場合であれば、工程A及びBを行った後、工程C〜Eを行わずに、工程F〜Hを行えば良い。この場合、前述のように正孔側のV−I特性は、自然酸化膜除去後すぐに測定すると測定値が安定するまでに長時間がかかるので、工程Fのコロナ放電処理することが必要である。
また必要に応じて、工程Aにおいて同じ条件で作製した2枚のSOIウエーハを準備し、一方のSOIウエーハに工程B〜Eまで順に行って電子移動度及び/または界面準位密度の評価を行い、またもう一方のSOIウエーハに工程B及びF〜Hを順に行って正孔移動度及び/またはBOX層の電荷密度の評価を行っても良い。このように2枚のSOIウエーハを準備して、それぞれ別々に評価を行うことによって、ゲートの電圧のスイープが正側または負側だけで済むので、より一層短い時間でSOIウエーハの評価を行うことができるし、またSOIウエーハに加えられるストレスも低減することができる。
さらに、本発明では、図1の工程C〜Eと工程F〜Hとを入れ替えてSOIウエーハの評価を行っても良い。すなわち、SOIウエーハを準備してフッ酸洗浄処理を行った後(工程A及びB)、先に工程F〜Hを行って正孔移動度/BOX層電荷密度の評価を行い、その後に工程C〜Eを行って電子移動度/界面準位密度の評価を行うこともできる。この場合、例えば工程Hで正孔移動度/BOX層電荷密度の評価を行った後、SOIウエーハの洗浄処理等を行ってSOI層表面の正電荷を除去してから、工程C〜Eを行うことが好ましい。このように工程F〜Hを行った後、工程C〜Eを行う前にSOI層表面の正電荷を除去する処理を行うことによって、電子移動度や界面準位密度を一層高精度に、また高い信頼性で評価することができる。尚、このように図1の工程C〜Eと工程F〜Hとを入れ換えてSOIウエーハを評価する場合には、例えば、コストを低減するために、工程Cの負電荷のコロナ放電処理を省略することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
導電型がp型で、直径200mm、結晶方位<100>のシリコンウエーハを、支持ウエーハ及びSOI層を形成するボンドウエーハとして用いて、水素イオン剥離法でSOIウエーハを作製することにより、評価対象となるSOIウエーハを準備した(工程A)。尚、ウエーハの導電型をp型にするためのドーパントとしてボロンを用いた。また、作製したSOIウエーハのSOI層とBOX層の厚さは、それぞれ100nm、145nm程度であった。
この準備したSOIウエーハを1重量%のフッ酸を含む水溶液を用いて1分間のフッ酸洗浄処理を行った(工程B)。その後、純水にてリンスを行った後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
乾燥後、SOI層表面に負電荷を載上させるコロナ放電処理(工程C)を行わず、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして電子側のV−I特性の測定を行った(工程D)。その測定結果を図9に示す。このとき、電子側のV−I特性の測定は、ドレイン電極から一定のドレイン電圧を印加した状態でゲート電圧を変化させるとともにドレイン電流をモニタリングすることによって行うことができる。そして、この図9に示した電子側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程E)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。
続いて、コロナチャージ装置としてSEMILAB社製KG101を用いて、SOIウエーハにコロナ放電処理を10分間行って、SOIウエーハのSOI層表面に正電荷を3000nC/cmの電荷量で載置させた(工程F)。その後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして正孔側のV−I特性の測定を行った(工程G)。その測定結果を図10に示す。そして、図10に示した正孔側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程H)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。
したがって、この実施例で行ったSOIウエーハの評価では、SOIウエーハにフッ酸洗浄処理を行ってから、約4時間という短い時間で電子移動度、界面準位密度、正孔移動度、及びBOX層電荷密度について評価を行うことができた。
(比較例1)
比較例1として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
SOIウエーハを乾燥させた後、コロナ放電処理によるSOI層上への負電荷の載上、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、コロナ放電処理によるSOI層上への正電荷の載上も行わずに、すぐにSOIウエーハを水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図11に示す。この図11に示した測定結果を、実施例で測定した図10の正孔側のV−I特性と比較してみると、Vに対するIが全体的に低くなっていることがわかる。これは、SOIウエーハのSOI層表面の電荷状態を安定させずに正孔側のV−I特性を測定したために生じたものと思われる。
(比較例2)
比較例2として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
次に、SOIウエーハを12時間空気中に曝露した後、コロナ放電処理によるSOI層上への負電荷の載上、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、コロナ放電処理によるSOI層上への正電荷の載上も行わずに、水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図12に示す。そして、この図12の測定結果からSOI層の正孔移動度及びBOX層の電荷密度を求めて、その評価を行った。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、1時間程度で行うことができた。
また、図12に示した測定結果は、実施例で測定した正孔側のV−I特性(図10)とほぼ同じであることがわかった。しかしながら、この比較例2では、電子移動度及び界面準位密度についての評価を行ってないにも関わらず、SOIウエーハにフッ酸洗浄処理を行ってから、正孔移動度及び電荷密度を求めるまでに13時間以上かかり、上記実施例のおよそ3倍の評価時間を要した。
以上の結果から、SOIウエーハを評価する際にコロナ放電処理を行うことにより、SOI層表面の電荷状態を短時間で安定化させることができるため、SOIウエーハの評価にかかる時間、特にフッ酸洗浄処理を行ってから正孔側のV−I特性を測定するまでにかかる時間を確実に短縮できることを確認することができた。しかも、12時間以上もウエーハを曝露する場合のようにウエーハの汚染等の外乱要因も少なく、データの信頼性も高い。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のSOIウエーハの評価方法の一例を示すフロー図である。 コロナ放電処理を行うコロナチャージ装置の一例を示す構成概略図である。 水銀プローブ装置の構成概略図である。 水銀プローブ装置の水銀電極の電極平面図である。 本発明のSOIウエーハの評価方法において測定される正孔側のV−I特性の一例を示すグラフである。 本発明のSOIウエーハの評価方法において測定される電子側のV−I特性の一例を示すグラフである。 コロナ放電処理でSOI層表面に載上させる電荷量とPseudo−MOS構造を形成して測定されるドレイン電流との関係を示すグラフである。 Pseudo MOS FET法を模式的に表す模式図である。 実施例で測定した電子側のV−I特性を示すグラフである。 実施例で測定した正孔側のV−I特性を示すグラフである。 比較例1で測定した正孔側のV−I特性を示すグラフである。 比較例2で測定した正孔側のV−I特性を示すグラフである。
符号の説明
1…SOI層、 2…BOX層(埋め込み酸化膜)、
3…支持ウエーハ、 4…ゲート電極、 5…SOIウエーハ、
6…ソース電極、 7…ドレイン電極、
11…コロナチャージ装置、 12…ステージ、 13…電荷発生部、
21…水銀プローブ装置、 22…真空チャック、
23…水銀プローブ、 24,25…水銀電極部、
W…SOIウエーハ。

Claims (6)

  1. 水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにコロナ放電処理を行うことにより該SOIウエーハのSOI層表面に電荷を載上させ、その後、該コロナ放電処理したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法。
  2. 前記コロナ放電処理でSOIウエーハのSOI層表面に載上させる電荷を正電荷とすることを特徴とする請求項1に記載のSOIウエーハの評価方法。
  3. 前記コロナ放電処理でSOI層表面に載上させる電荷量を、500nC/cm以上50000nC/cm以下とすることを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。
  4. 前記コロナ放電処理したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウエーハの評価方法。
  5. 前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、前記コロナ放電処理を行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの評価方法。
  6. 前記フッ酸洗浄処理を行った後、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定する前に、該SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることを特徴とする請求項5に記載のSOIウエーハの評価方法。
JP2004187435A 2004-06-25 2004-06-25 Soiウエーハの評価方法 Expired - Fee Related JP4379597B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004187435A JP4379597B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法
PCT/JP2005/009922 WO2006001156A1 (ja) 2004-06-25 2005-05-31 Soiウエーハの評価方法
US11/629,128 US20080054920A1 (en) 2004-06-25 2005-05-31 Method For Evaluating Soi Wafer
EP05745964A EP1768173A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187435A JP4379597B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2006013099A JP2006013099A (ja) 2006-01-12
JP4379597B2 true JP4379597B2 (ja) 2009-12-09

Family

ID=35779973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187435A Expired - Fee Related JP4379597B2 (ja) 2004-06-25 2004-06-25 Soiウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP4379597B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640204B2 (ja) * 2006-02-17 2011-03-02 信越半導体株式会社 Soiウエーハの評価方法
JP5003322B2 (ja) * 2007-07-09 2012-08-15 信越半導体株式会社 Soiウェーハの評価方法
JP6172102B2 (ja) * 2014-09-26 2017-08-02 信越半導体株式会社 Soi基板の評価方法

Also Published As

Publication number Publication date
JP2006013099A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
US20100022038A1 (en) Method for evaluating semiconductor wafer
JP4379597B2 (ja) Soiウエーハの評価方法
US7981754B2 (en) Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device
JP4419712B2 (ja) Soiウエーハの評価方法
US20080054920A1 (en) Method For Evaluating Soi Wafer
KR102299150B1 (ko) 반도체 웨이퍼의 세정조 및 접합 웨이퍼의 제조방법
JP5338326B2 (ja) シリコン単結晶ウェーハの導電型及び抵抗率の測定方法、及びシリコン単結晶ウェーハの製造方法
JP5003322B2 (ja) Soiウェーハの評価方法
WO2006030723A1 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの評価装置
JP4640204B2 (ja) Soiウエーハの評価方法
JP4419710B2 (ja) Soiウエーハの評価方法
JP4419711B2 (ja) Soiウエーハの評価方法
JP2007042942A (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
JP5003288B2 (ja) シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP4930229B2 (ja) Soiウェーハの評価方法
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
US7525327B2 (en) Apparatus for evaluating semiconductor wafer
JP2004335695A (ja) 薄膜soiウェーハの製造方法および薄膜soiウェーハの欠陥評価方法
JP2003100831A (ja) シリコンウエーハの評価方法
JP2004119553A (ja) Soiウエーハの評価方法
Choi et al. Effect of surface preparation on the current-voltage behavior of mercury-probe pseudo MOSFETs
JP2016066760A (ja) Soi基板の評価方法
CN115346889A (zh) 外延工艺的监控方法
JPH04326518A (ja) 半導体装置の洗浄方法
JP5263947B2 (ja) 表面形状測定装置および測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4379597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees