CN115346889A - 外延工艺的监控方法 - Google Patents
外延工艺的监控方法 Download PDFInfo
- Publication number
- CN115346889A CN115346889A CN202211264405.7A CN202211264405A CN115346889A CN 115346889 A CN115346889 A CN 115346889A CN 202211264405 A CN202211264405 A CN 202211264405A CN 115346889 A CN115346889 A CN 115346889A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial
- epitaxial layer
- oxide layer
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 230000008569 process Effects 0.000 title claims abstract description 102
- 238000012544 monitoring process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims abstract description 21
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005259 measurement Methods 0.000 claims abstract description 14
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000002203 pretreatment Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electrochemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种外延工艺的监控方法，包括：提供一衬底，衬底上形成有外延层，外延层上形成有第一氧化层；执行预处理工艺，去除第一氧化层，并形成覆盖外延层的第二氧化层，所述第二氧化层较所述第一氧化层的厚度均匀且致密；利用电阻率测试设备对所述衬底进行紫外光照射，产生的臭氧扩散至所述外延层并氧化所述外延层以使所述第二氧化层增加至预定厚度，以及，对所述外延层进行电阻率测试。通过在外延层进行电阻率测量之前，对外延层表面的第一氧化层进行预处理，以去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层；去除质量不好的自然生成的第一氧化层，沉积厚度均匀且致密的第二氧化层，提高了外延层的电阻率测试的准确性和稳定性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种外延工艺的监控方法。
背景技术
外延工艺是集成电路芯片制造过程中的极为重要的工艺之一，外延是指在一定条件下，在表面经过细致加工的单晶衬底上，生长符合要求的新单晶层的过程。一般外延层的厚度为2μm～20μm，外延层的质量直接影响到器件的性能成品率和可靠性。
评价外延层质量的参数主要有：电阻率及其均匀性、表面缺陷、厚度及厚度均匀性等。其中电阻率及其均匀性对集成电路性能的影响尤为明显，是外延片的重要特征参数之一，也是判断外延材料掺杂浓度的一个主要参数，直接影响器件的击穿电压(BreakdownVoltage, BV) 、隔离特性、反向漏电流和三极管的β值等电性参数，因此，电阻率量测的准确性及稳定性对于外延工艺的具有重要的意义。外延层的电阻率量测流程包括：第一步，晶圆完成外延工艺；第二步，通过量测机台的紫外线室(UV chamber)的紫外线产生臭氧，在所述外延层上生长一层氧化层；第三步，晶圆传送到量测室进行量测。具体地，可通过量测耗尽层的宽度（Wd），然后计算外延层的掺杂浓度（Nsc），再通过得到的外延层的掺杂浓度（Nsc）计算得到外延层的电阻率（RES），由此可知，氧化层品质(ε与氧化层的本身有关)的好坏对于电阻率量测准确性和稳定性具有重要的影响。
在生产工艺（process）过程中，外延层（EPI）生长后到电阻率（RES）量测，受到等待时间（Q-time）等因素的影响，其本身就会有一层不受控的自然氧化层（native oxide）生成，会影响到后续UV chamber生长的氧化层的质量。
发明内容
本发明的目的在于提供一种外延工艺的监控方法，以解决外延层的电阻率测试不稳定和不准确的问题。
为解决上述技术问题，本发明提供一种外延工艺的监控方法，包括：
提供一衬底，所述衬底上形成有外延层，所述外延层上形成有第一氧化层；
执行预处理工艺，去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层，所述第二氧化层较所述第一氧化层的厚度均匀且致密；
利用电阻率测试设备对所述衬底进行紫外光照射，产生的臭氧扩散至所述外延层并氧化所述外延层以使所述第二氧化层增加至预定厚度，以及，
对所述外延层进行电阻率测试。
可选的，所述预处理工艺包括：
执行第一预处理工艺，去除所述外延层上的第一氧化层，并暴露出所述外延层的顶面；以及，
执行第二预处理工艺，在所述外延层上形成第二氧化层，所述第二氧化层的厚度相比于所述第一氧化层均匀。
可选的，所述第二预处理工艺包括湿法氧化工艺或者臭氧氧化工艺。
可选的，所述湿法氧化工艺包括SPM工艺或者SC1 工艺。
可选的，所述第二氧化层的厚度为8埃~10埃。
可选的，所述第一预处理工艺包括湿法刻蚀工艺或者干法刻蚀工艺。
可选的，利用电阻率测试设备对所述衬底进行紫外光照射，所述第二氧化层的预定厚度为10埃~15埃。
可选的，对所述外延层进行电阻率测试的步骤包括：
在所述第二氧化层上撒电荷以在所述外延层表面形成耗尽层，并测试所述耗尽层的宽度，通过所述耗尽层的宽度计算所述外延层内的掺杂浓度，计算公式为：
其中，Wd为耗尽层的宽度，εs为外延层的介电常数, K为常数, T为测量时晶圆的温度, q为外延层形成反型层时所需要的电荷量, ni为外延层的载流子浓度，Nsc为外延层的掺杂浓度。
可选的，通过外延层的掺杂浓度计算电阻率，计算公式为：
其中，q为外延层形成反型层时所需要的电荷量，μ为电荷迁移率，Res为外延层的电阻率，Nsc为外延层的掺杂浓度。
可选的，所述外延层为N型外延层时，在所述第二氧化层上撒电荷为负电荷。
在本发明提供的外延工艺的监控方法中，在对外延层进行电阻率测量之前，对外延层表面的第一氧化层进行预处理以去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层；通过去除质量不好的自然生成的第一氧化层，再沉积厚度均匀且致密的第二氧化层，避免了对紫外线室（UV chamber）生长的氧化层的质量影响，提高了外延层的电阻率测试的准确性和稳定性。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本发明实施例的外延工艺的监控方法流程图；
图2是本发明实施例的外延层形成后的半导体结构的示意图；
图3是本发明实施例的去除第一氧化层后的半导体结构的示意图；
图4是本发明实施例的形成第二氧化层后的半导体结构的示意图；
图5是本发明实施例的臭氧氧化后的半导体结构的示意图；
图6是本发明实施例的形成耗尽层后的半导体结构的示意图；
附图中：
10-衬底；11-外延层；12-第一氧化层；13-第二氧化层；14-耗尽层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，术语“近端”通常是靠近操作者的一端，术语“远端”通常是靠近患者的一端，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例的外延工艺的监控方法流程图，如图1所示，本实施例提供一种外延工艺的监控方法，包括：
步骤S10，提供一衬底，所述衬底上形成有外延层，所述外延层上形成有第一氧化层；
步骤S20，执行预处理工艺，以去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层；
步骤S30，对所述外延层进行电阻率测试。
在步骤S20中，所述预处理工艺包括第一预处理工艺和第二预处理工艺，执行所述第一预处理工艺，去除所述外延层上的第一氧化层，并暴露出所述外延层的顶面；执行所述第二预处理工艺，在所述外延层上形成薄厚均匀的第二氧化层。所述第一预处理工艺包括湿法刻蚀工艺或者干法刻蚀工艺。所述第二预处理工艺包括湿法氧化工艺或者臭氧氧化工艺。所述第二氧化层的厚度例如是8埃~10埃。
图2~图6是本发明实施例中的一种外延工艺的监控方法中形成的结构示意图。下面结合附图2~6对本发明的具体实施例做详细的说明。
首先，如图2所示，提供衬底10。所述衬底10为第一导电类型的衬底。以第一导电类型为N型、第二导电类型为P为例，本实施例中，所述衬底10为N型掺磷硅衬底，N型掺磷硅衬底的材料可以是任意合适的衬底材料，例如硅、锗、绝缘体上硅、硅锗或砷化镓。示例性的，所述N型掺磷硅衬底 10的晶向例如是<100>，所述N型掺磷硅衬底 10的电阻率例如是0.001Ω•cm~0.003Ω•cm，所述N型掺磷硅衬底10的厚度例如是 550µm~750µm。
接着，请继续参考图2，所述衬底10上形成有第一导电类型的外延层11。例如，所述外延层11可以是通过外延生长工艺形成在N型掺磷硅衬底上的N型外延层。在本实施例中，在所述N型掺磷硅衬底 10上形成外延层11，所述外延生长工艺的工艺温度例如是 1100℃~1150℃，所述外延层11的生长速度例如是2µm/min ~3µm/min 。所述外延层11的厚度例如是1µm ~100µm。所述外延层11的浓度例如是1×1015cm-3~5×1015cm-3。所述外延层11也可称之为N 型磷轻掺杂外延层。
研究发现，在外延工艺结束后，所述外延层11表面会自然形成第一氧化层12，该自然形成的第一氧化层12，薄厚不均匀且不致密，导致后续测量电阻率时形成的氧化层也薄厚不均匀，影响电阻率测量的准确性和稳定性，因此，需要去除自然形成的第一氧化层12。
在步骤S20中，执行预处理工艺，以去除所述第一氧化层12，并形成覆盖所述外延层11的第二氧化层13。优选方案中，所述预处理工艺包括第一预处理工艺和第二预处理工艺。
请参考图3，先执行所述第一预处理工艺，去除所述外延层11上的第一氧化层12，并暴露出所述外延层11的顶面。所述第一预处理工艺例如包括湿法刻蚀工艺或者干法刻蚀工艺。所述湿法刻蚀工艺包括湿法氢氟酸刻蚀（WET HF）工艺，所述湿法氢氟酸刻蚀工艺中的氢氟酸（HF）和水的比例例如是1：100~1:150。所述干法刻蚀工艺采用SF6、CF4、CF4/H2、CHF3、CF4/O2和HBr所构成的群组中的一种或多种气体进行等离子体刻蚀。
请参考图4，执行所述第二预处理工艺，在所述外延层11上形成薄厚均匀的第二氧化层13。所述第二氧化层的厚度例如是8埃~10埃。所述第二预处理工艺包括湿法氧化工艺或者臭氧氧化工艺。所述湿法氧化工艺包括SPM工艺或者SC1工艺。在本实施例中，SPM工艺溶液中包括H2SO4和H2O2；SPM工艺的工艺温度例如是120℃～150℃；SPM清洗工艺具有很高的氧化能力，可在所述外延层11上形成第二氧化层13。在本实施例中，所述SC1清洗工艺中的溶液包括NH4OH、H2O2和H2O；所述SC1清洗工艺的工艺温度例如是30℃～80℃，由于H2O2的作用，在外延层11表面形成第二氧化层13。在本实施例中，所述臭氧氧化工艺是在外延层上方通入臭氧，进而在外延层11上形成第二氧化层13。通过上述工艺形成的第二氧化层13的厚度相对于自然氧化层而言较为均匀，防止所述外延层上生长质量较差的自然氧化层，为后续电阻率测量时沉积氧化层做准备，提高了电阻率测试的稳定性和准确性。
图5是本发明实施例的形成臭氧氧化后的半导体结构示意图。图6是本发明实施例的形成耗尽层后的半导体结构示意图。
接着，执行步骤S30，对所述外延层进行电阻率测试。本实施例中，采用表面光电压法进行电阻率测试。表面光电压法(surface photovoltage method)，简称SPV法，是通过测量由于光照在半导体材料表面产生的表面电压来获得少数载流子扩散长度的方法，其原理是用能量大于半导体材料禁带宽度的单色光照射在半导体材料表面，在其内部产生电子-空穴对，受浓度梯度驱动扩散至半导体材料近表面空间电荷区的电子和空穴将被自建电场分离，形成光生电压，即表面光电压。电阻率测试过程中，采用电阻率测试设备对所述衬底10进行紫外（UV）光照射，紫外的作用是产生臭氧，臭氧通过第二氧化层13扩散到外延层11，将外延层11继续氧化，直至第二氧化层13的厚度增加至预定厚度，第二氧化层13的预定厚度例如是10埃~15埃，也就是说经过臭氧工艺的第二氧化层包括第二预处理工艺形成的第二氧化层和新生长的氧化层。紫外（UV）光照射的时间例如是10分钟~20分钟。
所述电阻率测试过程还包括在所述第二氧化层13上撒电荷。在本实施例中，由于所述外延层11是N型外延层，所述外延层11中多子为电子，撒的电荷为负电荷，也叫做撒电子，当所述外延层11为P型外延层时，所述外延层11中多子为空穴，撒的电荷为正电荷。第二氧化层13就相当于绝缘层起到电容的作用，第二氧化层13本身并不会产生相应的感应电荷，撒负电荷，N型外延层表面的电子就会被排斥，在外延层表面形成耗尽层14。其中，测试耗尽层14的宽度Wd时，通过所述耗尽层的宽度Wd计算掺杂浓度Nsc，计算公式为：
其中，Wd为耗尽层的宽度，εs外延层的介电常数， K为常数, T为测量时晶圆的温度，q为外延层形成反型层时所需要的电荷量，ni为外延层的载流子浓度，Nsc为外延层的掺杂浓度。
得到外延层的掺杂浓度后，通过外延层的掺杂浓度计算电阻率，计算公式为：
其中，q为外延层形成反型层时所需要的电荷量，μ为电荷迁移率，Res为外延层的电阻率，Nsc为外延层的掺杂浓度。
综上可见，在本发明提供的外延工艺的监控方法中，在对外延层进行电阻率测量之前，对外延层表面的第一氧化层进行预处理以去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层；通过去除质量不好的自然生成的第一氧化层，再沉积厚度均匀且致密的第二氧化层，避免了对紫外线室（UV chamber）生长的氧化层的质量影响，提高了外延层的电阻率测试的准确性和稳定性。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种外延工艺的监控方法，其特征在于，包括：
提供一衬底，所述衬底上形成有外延层，所述外延层上形成有第一氧化层；
执行预处理工艺，去除所述第一氧化层，并形成覆盖所述外延层的第二氧化层，所述第二氧化层较所述第一氧化层的厚度均匀且致密；
利用电阻率测试设备对所述衬底进行紫外光照射，产生的臭氧扩散至所述外延层并氧化所述外延层以使所述第二氧化层增加至预定厚度以及，
对所述外延层进行电阻率测试。
2.根据权利要求1所述的外延工艺的监控方法，其特征在于，所述预处理工艺包括：
执行第一预处理工艺，去除所述外延层上的第一氧化层，并暴露出所述外延层的顶面；以及，
执行第二预处理工艺，在所述外延层上形成第二氧化层，所述第二氧化层的厚度相比于所述第一氧化层均匀。
3.根据权利要求2所述的外延工艺的监控方法，其特征在于，所述第二预处理工艺包括湿法氧化工艺或者臭氧氧化工艺。
4.根据权利要求3所述的外延工艺的监控方法，其特征在于，所述湿法氧化工艺包括SPM工艺或者SC1 工艺。
5.根据权利要求1所述的外延工艺的监控方法，其特征在于，所述第二氧化层的厚度为8埃~10埃。
6.根据权利要求2所述的外延工艺的监控方法，其特征在于，所述第一预处理工艺包括湿法刻蚀工艺或者干法刻蚀工艺。
7.根据权利要求1所述的外延工艺的监控方法，其特征在于，利用电阻率测试设备对所述衬底进行紫外光照射，所述第二氧化层的预定厚度为10埃~15埃。
8.根据权利要求1所述的外延工艺的监控方法，其特征在于，对所述外延层进行电阻率测试的步骤包括：
在所述第二氧化层上撒电荷以在所述外延层表面形成耗尽层，并测试所述耗尽层的宽度，通过所述耗尽层的宽度计算所述外延层内的掺杂浓度，计算公式为：
其中，Wd为耗尽层的宽度，εs为外延层的介电常数, K为常数, T为测量时晶圆的温度,q为外延层形成反型层时所需要的电荷量, ni为外延层的载流子浓度，Nsc为外延层的掺杂浓度。
9.根据权利要求8所述的外延工艺的监控方法，其特征在于，通过外延层的掺杂浓度计算电阻率，计算公式为：
其中，q为外延层形成反型层时所需要的电荷量，μ为电荷迁移率，Res为外延层的电阻率，Nsc为外延层的掺杂浓度。
10.根据权利要求8所述的外延工艺的监控方法，其特征在于，所述外延层为N型外延层时，在所述第二氧化层上撒电荷为负电荷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211264405.7A CN115346889A (zh) | 2022-10-17 | 2022-10-17 | 外延工艺的监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211264405.7A CN115346889A (zh) | 2022-10-17 | 2022-10-17 | 外延工艺的监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115346889A true CN115346889A (zh) | 2022-11-15 |
Family
ID=83957064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211264405.7A Pending CN115346889A (zh) | 2022-10-17 | 2022-10-17 | 外延工艺的监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115346889A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040212377A1 (en) * | 2001-12-12 | 2004-10-28 | Koji Ebara | Method for measuring resistivity of semiconductor wafer |
| JP2010177269A (ja) * | 2009-01-27 | 2010-08-12 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Ｎ型半導体ウェハの抵抗率測定方法 |
| JP2014116488A (ja) * | 2012-12-11 | 2014-06-26 | Shin Etsu Handotai Co Ltd | Ｎ型シリコンエピタキシャル層の抵抗率測定方法 |
| CN104282595A (zh) * | 2014-10-23 | 2015-01-14 | 中国电子科技集团公司第四十六研究所 | 一种兼容多尺寸硅外延测试片的制备方法 |
| JP2017005213A (ja) * | 2015-06-15 | 2017-01-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの抵抗率測定方法 |
-
2022
- 2022-10-17 CN CN202211264405.7A patent/CN115346889A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040212377A1 (en) * | 2001-12-12 | 2004-10-28 | Koji Ebara | Method for measuring resistivity of semiconductor wafer |
| JP2010177269A (ja) * | 2009-01-27 | 2010-08-12 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Ｎ型半導体ウェハの抵抗率測定方法 |
| JP2014116488A (ja) * | 2012-12-11 | 2014-06-26 | Shin Etsu Handotai Co Ltd | Ｎ型シリコンエピタキシャル層の抵抗率測定方法 |
| CN104282595A (zh) * | 2014-10-23 | 2015-01-14 | 中国电子科技集团公司第四十六研究所 | 一种兼容多尺寸硅外延测试片的制备方法 |
| JP2017005213A (ja) * | 2015-06-15 | 2017-01-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの抵抗率測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620615B2 (en) | IGBT manufacturing method | |
| JP5659632B2 (ja) | ボロンドープｐ型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法 | |
| CN114883213A (zh) | 半导体工艺的集成化监测方法 | |
| US9559222B2 (en) | Method and tool to reverse the charges in anti-reflection films used for solar cell applications | |
| KR20140036406A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| US20100022038A1 (en) | Method for evaluating semiconductor wafer | |
| US9696368B2 (en) | Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device | |
| CN110085668B (zh) | 半导体量子芯片及其制作方法 | |
| CN115346889A (zh) | 外延工艺的监控方法 | |
| US5306939A (en) | Epitaxial silicon wafers for CMOS integrated circuits | |
| US5701088A (en) | Method of evaluating a MIS-type semiconductor device | |
| US20080054920A1 (en) | Method For Evaluating Soi Wafer | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| Ott et al. | Characterization of magnetic Czochralski silicon devices with aluminium oxide field insulator: effect of oxygen precursor on electrical properties and radiation hardness | |
| CN116364568A (zh) | 一种测量外延片电阻率的方法 | |
| CN116313874B (zh) | 监测外延层电阻率的方法 | |
| Mica et al. | Impact of the Substrate Specifications on the Extended Defects Induced by the Deep Trench Isolation | |
| JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP4894104B2 (ja) | シリコンエピタキシャル層のキャリア濃度測定方法 | |
| JPH10509276A (ja) | Ｃｍｏｓ集積回路用のエピタキシャル半導体ウエーハ | |
| JP4379597B2 (ja) | Ｓｏｉウエーハの評価方法 | |
| JP7135998B2 (ja) | エピタキシャルウェーハの評価方法 | |
| KR101846443B1 (ko) | 태양전지를 위한 산화막 형성 방법 | |
| JP4419710B2 (ja) | Ｓｏｉウエーハの評価方法 | |
| Soares et al. | NH 4 OH wet etching for silicon nano or sub-micron wires |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221115 |
|
| RJ01 | Rejection of invention patent application after publication |