CN116364568A - 一种测量外延片电阻率的方法 - Google Patents

一种测量外延片电阻率的方法 Download PDF

Info

Publication number
CN116364568A
CN116364568A CN202111610284.2A CN202111610284A CN116364568A CN 116364568 A CN116364568 A CN 116364568A CN 202111610284 A CN202111610284 A CN 202111610284A CN 116364568 A CN116364568 A CN 116364568A
Authority
CN
China
Prior art keywords
epitaxial wafer
test
epitaxial
resistivity
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111610284.2A
Other languages
English (en)
Inventor
郭彬
王海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202111610284.2A priority Critical patent/CN116364568A/zh
Publication of CN116364568A publication Critical patent/CN116364568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种测量外延片电阻率的方法，本方法在对外延片进行ACV测试之前，在独立的炉管中对外延片进行干法氧化，不再需要在ACV测试机台的预处理腔室中对外延片进行预处理。氧化后的外延片的表面形成致密氧化层，该氧化层的厚度介于100埃米～500埃米。由于该氧化层的厚度增加，使得ACV测试时测试机台的探头与外延片的距离减小，探头与外延片的正对面积增大，外延片的耗尽层宽度增大，使得测试更加稳定，并且扩大了ACV机台的电阻率测试范围。尤其对于小于1ohm·cm的电阻率，例如0.1ohm·cm～1ohm·cm的电阻率的测量更加稳定。由于外延片的氧化过程在独立的炉管中进行，减少了ACV测试机台的占用率，因此提高了机台的利用率。

Description

一种测量外延片电阻率的方法
技术领域
本发明涉及半导体器件性能测试技术领域，特别涉及一种测量外延片电阻率的方法。
背景技术
随着集成电路技术的飞速发展，外延技术及外延片越来越重要。例如，硅外延技术，其通常采用化学气相沉积等方法在硅衬底上沉积厚度、电阻率均匀可控的硅单晶层。其中外延层厚度和电阻率是外延工艺控制中的两个关键因素。外延层电阻率的测量可以通过四探针法、扩展电阻法、以及C-V法(电容电压法)获得，其中C-V法在外延生产中最为普遍使用。
目前使用的C-V法电阻率测试仪主要有：汞C-V法和无接触C-V法，其中汞C-V法需要在测量前用HF将表面氧化层用HF漂洗干净；无接触C-V法，即AC-V(气隙电容-电压)法需要利用现有的自然氧化膜。相较其他量测方法，ACV为非接触式测量，可直接测量产品片，降低控片使用量从而降低成本。ACV为非接触式测量，测量后无沾污；同时又利用了CV测试原理，测试结果能够与汞C-V法测试结果匹配。
CV测试方法在测试前要对晶圆表面进行氧化，先氧化后测量。ACV机台自带预处理腔室，在该预处理腔室中对晶圆表面进行氧化，氧化后再对晶圆进行CV测量。基于目前的测试方法，针对小于1ohm·cm的电阻率量测，ACV测试波动大，稳定性差，因此无法使用ACV测试1ohm·cm以下的电阻率；而功率/屏蔽栅类的产品，外延片的电阻率主要集中在0.1～11ohm·cm范围，甚至低于0.1ohm·cm，导致ACV使用大大受限。
基于ACV测试存在的上述不足，有必要提供一种提高ACV测试适用范围及测试稳定性的方法。
发明内容
鉴于现有技术中ACV测试存在的不足，本发明提供一种发测量外延片电阻率的方法，该方法中，在独立的炉管中对外延片进行氧化，在外延片表面形成厚度介于100埃米～500埃米的氧化层，由于氧化层厚度较大，减小了探头与外延片的距离，增加了探头与外延片的正对面积，由此使得测试更加稳定，扩大了测试范围。
根据本发明的一个实施例，提供一种测量外延片电阻率的方法，其特征在于，包括：
提供一外延片，所述外延片包括衬底以及形成在衬底上的外延层；
对所述外延片进行干法氧化，在所述外延片的表面形成氧化层；
将所述外延片置于测试机台上进行电阻率测试。
可选地，对所述外延片进行氧化之前还包括：对所述外延片进行清洗。
可选地，对所述外延片进行氧化之前还包括：采用氢氟酸溶液和SC1溶液对晶圆进行清洗，清洗时间介于30min～60min。
可选地，所述衬底为N型衬底，所述衬底上的外延层为N型外延层。
可选地，所述衬底为P型衬底，所述衬底上的外延层为P型外延层。
可选地，对所述外延片进行方法氧化包括：
将所述炉管进行升温，使所述炉管的温度保持在900℃～1500℃；
将所述外延片置于炉管中；
向所述炉管中通入氧气进行氧化；
氧化时间介于4h～5h。
可选地，所述氧化层的厚度介于100埃米～500埃米。
如上所述，本发明测量外延片电阻率的方法，具有以下有益效果：
本发明中，在对外延片进行ACV测试之前，在独立的炉管中对外延片进行干法氧化，不再需要在ACV测试机台的预处理腔室中对外延片进行预处理。氧化后的外延片的表面形成致密氧化层，该氧化层的厚度介于100埃米～500埃米。由于该氧化层的厚度增加，使得ACV测试时测试机台的探头与外延片的距离减小，探头与外延片的正对面积增大，外延片的耗尽层宽度增大，使得测试更加稳定，并且扩大了ACV机台的电阻率测试范围。尤其对于小于1ohm·cm的电阻率，例如0.1ohm·cm～1ohm·cm的电阻率的测量更加稳定。
由于外延片的氧化过程在独立的炉管中进行，减少了ACV测试机台的占用率，因此提高了机台的利用率。
附图说明
图1显示为本发明提供的测量外延片电阻率的方法的流程示意图。
图2显示为外延片置于ACV测试机台进行测试的示意图。
图3a显示为进行ACV测试时电路中电容的组成示意图。
图3b显示为图3a所述的电容的简化示意图。
图4显示为现有技术的ACV测试方法与本申请的ACV测试方法的测试结果对比图。
图5显示为图4所示的测试结构的原始数据分布示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
现有技术中，进行ACV测试时，首先在CV测试机台的PTC(Pre-process TreatmentChamber，预处理室)中进行预处理，对外延片的表面进行氧化。将外延片置于CV测试机台的PTC中，向腔室中通入压缩空气，同时该压缩空气携带水蒸气进入腔室，然后向腔室中引入紫外线，将其中的氧气转化为臭氧，然后在高温(例如400℃～600℃)下对外延片进行氧化，在外延片表面形成一氧化层薄层，然后向腔室中通入氮气降温。上述过程形成的氧化层薄层厚度大约在15埃米左右，对测试电路的电容没有贡献，因此当电阻率小于1ohm·cm时，造成ACV的测试波动会比较大，稳定性差，这就导致ACV测试方法无法准确测量1ohm·cm以下的电阻率，限制了ACV测试方法的应用范围。
实施例一
针对现有技术中的上述缺陷，本实施例提供一种测量外延片电阻率的方法，如图1所示，该方法包括以下步骤：
S101：提供一外延片，所述外延片包括衬底以及形成在所述衬底上的外延层；
本实施例中，上述外延片可以是硅外延片、锗外延片、锗硅外延片等任意适用于ACV方法测量外延层电阻率的衬底。在本实施例中，以硅外延片为例。
硅外延片包括硅基衬底以及形成在硅基衬底上的同质外延层。上述硅基衬底及同质外延层可以是经不同的离子掺杂形成的掺杂硅衬底及外延层。例如可以是经三价硼离子或者铝离子等掺杂形成的P型硅衬底及P型硅外延层，也可以是经五价磷离子或者氮离子等掺杂形成的N型硅衬底及N型硅外延层。在外延炉管或者外延腔室中完成上述外延片的制备之后，得到本实施例所述的外延片。
S102：对所述外延片进行干法氧化，在所述外延片的表面形成氧化层；
获得上述外延片之后，对外延片进行干法氧化，在外延片的表面形成氧化层。在可选实施例中，进行干法氧化之前，首先对外延片进行清洗，以去除外延片表面的微粒及本征氧化层(即，自然氧化层)。在可选实施例中，采用HF溶液和SC1清洗液对外延片进行清洗，也可以采用其他适宜的清洗溶液。其中，HF溶液通常为经水稀释的溶液，一般采用氢氟酸和水的比例为100：1的DHF溶液，该溶液刻蚀速率很低，主要用来刻蚀去除晶圆表面的自然氧化膜。SC1清洗液是氨水、双氧水以及水的混合物，三者体积比例为1:2:50。在室温25℃左右SC1清洗液能够有效去除晶圆表面的微粒杂质以及聚合物。采用HF溶液和SC1清洗液清洗晶圆30min～60min，以充分去除晶圆表面的自然氧化层、微粒杂质、聚合物等，保证晶圆表面的清洁，便于后续形成优质的氧化层。
经上述清洗后，将外延片进行干燥，例如，可以采用吹入氮气的方式对外延片进行干燥。在对外延片进行清洗及干燥的同时，可以先对独立的炉管进行升温，将炉管温度升温并保持在900℃～1500℃。干燥后，将外延片置于独立的炉管中，此时炉管温度已经保持在900℃～1500℃。然后向炉管中通入氧气对外延片进行干法氧化，氧化时间大约为4h～5h。此氧化过程能够在外延片的表面形成致密的氧化层，形成的氧化层的厚度介于100埃米～500埃米。
S103：将所述外延片置于测试机台上进行电阻率测试。
如上所述对外延片处理结束后，将外延片置于ACV测试机台上进行测试。如图2所示，将外延片202置于测试机台的晶圆吸盘201上，测试机台的探头包括多孔陶瓷片203及固定支架205，多孔陶瓷片203通过不锈钢波纹管206连接到固定支架205上，测量电极204设置在多孔陶瓷片203靠近外延片的一侧。随着波纹管206内压力增加测量电极204靠近外延片202表面，测量电极204与外延片202表面形成一空气隙，测量电极204和外延片202间的电容增加，波纹管206的收缩力增加。在探头下降过程中一个LED激光激发引起硅片导通，此时电路的总的电容Ctotal等于测量电极204与外延片202表面之间空气隙的电容Cair。在LED激光持续的照射下探头继续下降，直到Cair为11.5pf，此时测量电极204与外延片表面的距离D大约为0.5μm，该0.5μm的空气隙在后续电阻率测量时形成空气垫。之后向测量电极及外延片表面施加电压，进行电阻率测量。对于P型外延片，在其P型外延层的表面施加正压；对于N型外延片，在其N型外延层表面施加负压。给测量电极加电压引起外延片表面的载流子移动形成电荷耗尽层，通常称作耗尽层电容Csc。在测量过程中，测量电极上施加小的步进电压，形成正弦波形。在每一个步进电压下，机台会记录测量电极和晶圆吸盘间的总的电容Ctotal。测量电路的电容组成如图3a所示，由等效电路图可知：
Figure BDA0003435202250000041
其中，Cw-c为外延片与晶圆吸盘之间的电容。由于外延片的表面积远大于测量电极的表面积，并且外延片与晶圆吸盘为欧姆接触，二者之间的电容可以被忽略，即
Figure BDA0003435202250000042
此时，测量电路的电容简化为：
Figure BDA0003435202250000043
现有技术中，由于外延片表面的氧化层厚度极薄，其电容也趋于零，Cair仅仅是空气垫的电容。然而在本发明中，由于外延片的表面形成了厚度在100埃米～500埃米的氧化层，该厚度的氧化层的电容是不容忽视的，因此，本发明的测试电路中，
Figure BDA0003435202250000051
其中，Ca为空气垫的电容，Cox为外延片表面氧化层的电容。另外，已知的是：
Figure BDA0003435202250000052
其中，ε为介电常数，d为电容两极板之间的距离，Q为极板上的电荷量，U为极板上施加的电压。
Figure BDA0003435202250000053
其中，W为耗尽层的宽度，A为电极的表面积，KS为相对介电常数，ε0为真空介电常数。
Figure BDA0003435202250000054
其中，NSC为外延层的掺杂浓度，q为单位电荷量，Q为电容极板上的电荷量，V为施加在电容极板上的电压。
由上述公式(3)～(6)可知，本发明中，外延片表面的氧化层厚度增加使得测量电极与外延片之间的距离d减小，从而使得二者之间的正对面积A增加，这就导致耗尽层的宽度W增大，耗尽层宽度增大能够显著增加测试的稳定性，由此能够扩大电阻率的测试范围。同样地，由于耗尽层宽度W增大，导致掺杂浓度NSC下降，使得测量的电阻率增大。
以上在原理上对本发明能够扩大电阻率的测量范围，为了进一步验证本发明的方法，在本实施例中对同一批次生长的具有相同电阻率的外延片分别采用现有技术的方法和本发明的方法进行ACV测试。
取40片生长有N型外延层的硅外延片，硅外延片的电阻率0.15ohm·cm～0.25ohm·cm。首先，作为对比例采用现有技术的方法对上述40片硅外延片进行测试；然后，作为示例以本发明的方法对上述40片硅外延片进行ACV测试。
对于对比例，首先，将硅外延片置于ACV测试机台的PTC中进行预处理，首先向PTC通入携带水蒸气的压缩空气，然后向PTC引入紫外线使空气中的氧气转化为臭氧，然后在400℃～600℃温度下对外延片表面进行氧化，最后通入氮气对外延片进行降温。之后取出预处理之后的外延片置于晶圆吸盘上，分别进行ACV测试。每一个外延片取不同的多个测试点(例如，9个测试点)进行测试，并去个测试点的测试结果的平均值作为该外延片的电阻率值，最终40片外延片的测试结果如图4所示。
对于示例，首先将采用对比例方法进行ACV测试之后的外延片进行清洗，采用DHF溶液和SC1清洗液对外延片进行清洗，取出外延片表面的本征氧化层及微粒杂质。清洗的同时将炉管加热至950℃。采用氮气吹扫将清洗完的外延片以干燥外延片。然后将外延片置于炉管中，向炉管中通入氧气，炉管温度保持950℃，保温4.5h，使得外延片的表面充分氧化，生成致密的氧化层。本实施例中，在外延片表面形成的氧化层的厚度大于为200埃米。氧化完成后，停止通入氧气并通入氮气时外延片降温。之后取出外延片置于测试机台的晶圆吸盘上分别进行ACV测试。同样地，每一个外延片取不同的多个测试点(例如，9个测试点)进行测试，并去个测试点的测试结果的平均值作为该外延片的电阻率值，最终40片外延片的测试结果同样如图4所示。
如图4所示，图中，虚线所示的Xbar CL为电阻率测试的理想数据值，灰色实线所示的Xbar UCL及Xbar LCL分别为电阻率数据的上控制线和下控制线，即在上控制线和下控制线之间的测试数据为理想数据，即测量过程中需要将数据控制在上下控制线范围内；而Xbar USL及Xbar LSL在分别表示电阻率数据的上限和下限，超出在上限和下限的数据为不合格数据。在上限和上控制线之间的数据以及在下限和下控制线之间的数据也可以作为有效数据或者参考数据。由图4可以看出，示例中电阻率的测试数据在理想数据附近有微小波动，整体较稳定。而对比例的电阻率测试数据波动非常大，部分数据甚至超出数据的上限和下限。
为了进一步观察本发明的示例与对比例的不同，将对比例和示例中每一个外延片上的9个测试点的电阻率值以散点图的形式展示在图5中。如图5所示，对比例中不同外延片的相同测试点的数据分散性较大，同时，同一外延片的不同测试点的数据分散性也非常大。而本发明示例中，不同外延片相同测试点的数据相对较为集中，同一外延片不同测试点的数据也较为集中，波动性较小，因此，得到的电阻率曲线相对波动较小。由此可见，本发明的方法能够显著提高电阻率介于0.15ohm·cm～0.25ohm·cm的外延片的测试稳定性，测试结果更为精确。
另外，在对电阻率为0.25ohm·cm及0.15ohm·cm的外延片进行测试时，对比了对比例和本发明示例的外延片的输出曲线。对于电阻率为0.25ohm·cm或者电阻率为0.15ohm·cm的外延片，经本发明的方法处理过的外延片的输出曲线有明显改善，本发明示例的输出曲线有更大更优的平坦区，即外延片的测试区间充足，取值点相对增加，由此能够提高测试结构的准确性，尤其对于电阻率介于0.15ohm·cm～0.25ohm·cm的外延片，本发明的方法对测试稳定性的改善较为明显。由此可见，采用本发明的方法能够在ACV机台上准确测量较小电阻率的外延的电阻率，并且测试结构准确稳定，这就相应地提高了ACV测试机台的应用范围。另外，本发明采用独立的炉管对外延进行热氧化处理，处理完的外延片直接放入ACV测试机台进行测试，无需在机台的PTC中进行预处理，减少了机台的占用率，由此也能够提高测试机台的使用效率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种测量外延片电阻率的方法，其特征在于，包括：
提供一外延片，所述外延片包括衬底以及形成在衬底上的外延层；
对所述外延片进行干法氧化，在所述外延片的表面形成氧化层；
将所述外延片置于测试机台上进行电阻率测试。
2.根据权利要求1所述的测量外延片电阻率的方法，其特征在于，对所述外延片进行氧化之前还包括：对所述外延片进行清洗。
3.根据权利要求1或2所述的测量外延片电阻率的方法，其特征在于，对所述外延片进行氧化之前还包括：采用氢氟酸溶液和SC1溶液对晶圆进行清洗，清洗时间介于30min～60min。
4.根据权利要求1所述的测量外延片电阻率的方法，其特征在于，所述衬底为N型衬底，所述衬底上的外延层为N型外延层。
5.根据权利要求1所述的测量外延片电阻率的方法，其特征在于，所述衬底为P型衬底，所述衬底上的外延层为P型外延层。
6.根据权利要求1所述的测量外延片电阻率的方法，其特征在于，对所述外延片进行方法氧化包括：
将所述炉管进行升温，使所述炉管的温度保持在900℃～1500℃；
将所述外延片置于炉管中；
向所述炉管中通入氧气进行氧化；
氧化时间介于4h～5h。
7.根据权利要求1或6所述的测量外延片电阻率的方法，其特征在于，所述氧化层的厚度介于100埃米～500埃米。
CN202111610284.2A 2021-12-27 2021-12-27 一种测量外延片电阻率的方法 Pending CN116364568A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111610284.2A CN116364568A (zh) 2021-12-27 2021-12-27 一种测量外延片电阻率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111610284.2A CN116364568A (zh) 2021-12-27 2021-12-27 一种测量外延片电阻率的方法

Publications (1)

Publication Number Publication Date
CN116364568A true CN116364568A (zh) 2023-06-30

Family

ID=86910269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111610284.2A Pending CN116364568A (zh) 2021-12-27 2021-12-27 一种测量外延片电阻率的方法

Country Status (1)

Country Link
CN (1) CN116364568A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116660628A (zh) * 2023-07-26 2023-08-29 山东天岳先进科技股份有限公司 一种测试切割后导电型碳化硅晶圆的电阻率的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116660628A (zh) * 2023-07-26 2023-08-29 山东天岳先进科技股份有限公司 一种测试切割后导电型碳化硅晶圆的电阻率的方法

Similar Documents

Publication Publication Date Title
JP2019091919A (ja) トンネル誘電体層を伴う太陽電池の製造方法
US20110308603A1 (en) Method for passivating a silicon surface
US20110162709A1 (en) Method for the treatment of substrates, substrate and treatment device for carrying out said method
US9559222B2 (en) Method and tool to reverse the charges in anti-reflection films used for solar cell applications
CN116364568A (zh) 一种测量外延片电阻率的方法
Warren et al. Electron and hole trapping in doped oxides
CN101728262B (zh) 一种用于n型硅外延片电阻率测量前的表面热处理工艺
Rau et al. Development of a rapid thermal annealing process for polycrystalline silicon thin-film solar cells on glass
CN110349875A (zh) 一种测量晶圆表面电荷密度变化的方法
Bonilla et al. Effective Antireflection and Surface Passivation of Silicon Using a SiO2/aT iOx Film Stack
CN101724911B (zh) 一种用于p型硅外延片电阻率测量前的表面热处理工艺
CN107026097B (zh) 一种非接触无损伤的测量外延soi外延层电阻率的方法
Silva et al. The surface texturing of monocrystalline silicon with NH4OH and ion implantation for applications in solar cells compatible with CMOS technology
CN105742409B (zh) 一种黑硅表面清洗方法及黑硅电池制备方法
Grant et al. High-level silicon surface passivation by anodically grown silicon dioxide and silicon nitride stacks
Yoo et al. Annealing optimization of silicon nitride film for solar cell application
US20080054920A1 (en) Method For Evaluating Soi Wafer
Werner Atomic layer deposition of aluminum oxide on crystalline silicon: Fundamental interface properties and application to solar cells
CN116313874B (zh) 监测外延层电阻率的方法
Garcia-Hernansanz et al. Deposition of Intrinsic a-Si: H by ECR-CVD to Passivate the Crystalline Silicon Heterointerface in HIT Solar Cells
JP4419710B2 (ja) Ｓｏｉウエーハの評価方法
JP5545131B2 (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
Gao et al. Development of Highly Uniform and Reproducible DI-O 3 layers for Photovoltaic Applications and Beyond
Saseendran et al. Impact of interstitial oxygen trapped in silicon during plasma growth of silicon oxy-nitride films for silicon solar cell passivation
Rahman et al. Investigation of surface passivation schemes for p-type monocrystalline silicon solar cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination