JP7176483B2 - 半導体基板の評価方法および評価用半導体基板 - Google Patents

Description

本発明は、半導体基板の評価方法および評価用半導体基板に関する。

メモリ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコン基板にも高品質化が要求され、これに対応した各種シリコン基板が開発されている。固体撮像素子においては、シリコン基板品質がその素子構造上からも非常に大きく影響し、特に、製品特性に直接影響を与えると推測されるＰＤ（フォトダイオード）が形成される領域となるウェーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によるグロウ・イン（Ｇｒｏｗｎ－ｉｎ）欠陥の低減、３）エピタキシャル成長ウェーハ等が開発されている。

特に固体撮像素子に関しては、光を電気信号に変換するため、ＰＤにて光を半導体内部に侵入させ、発生する電気信号から画像を構築する。そのため、最表面品質はもちろんのこと、表面から数μｍ程度の深さの品質も非常に重要である。

ここで、シリコン基板、特に表層近傍の電気的な評価法について述べる。シリコン基板の表面品質の電気的特性の評価法として、酸化膜耐圧（ＧＯＩ）評価がよく知られている。ＧＯＩ評価では、シリコン表面に熱酸化によりゲート酸化膜を形成し、この上に電極を形成することで絶縁体であるシリコン酸化膜に電気的ストレスを印加し、この絶縁度合いによりシリコン基板表面の品質を評価するものである。すなわち、もとのシリコン基板表面に欠陥や金属不純物が存在するとこれが熱酸化によりシリコン酸化膜に取り込まれ、不均一な絶縁体になる。つまり、欠陥や不純物が存在すると絶縁性が低下することから、その絶縁性の低下度合いを見ることでシリコン基板表面の品質を評価するものである。

ＧＯＩ評価は、実デバイスにおいては、ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のゲート酸化膜信頼性に関係し、これの改善に向けていろいろなウェーハの開発が行われている。ＧＯＩ評価は、特にＣＯＰ等のＧｒｏｗｎ－ｉｎ欠陥に関連した研究、ウェーハ、デバイスの改善に大きく寄与した。しかしながら、ＧＯＩ評価で問題がなくても、デバイス歩留まりが低下するということは当然あり得るわけで、特に近年、デバイスの高集積化に伴い、このような事象が数多くなってきている。とりわけ固体撮像素子においては、空乏層外の中性領域からの拡散電流が影響するなど、その原理から考えて、ウェーハ起因のリーク電流を低減する必要性がある。

上記の問題に直面し、シリコン基板の開発・改善を進める訳であるが、実際に固体撮像素子などのデバイスを作製し評価してみないと効果の判別ができない問題があった。そこで、従来、固体撮像素子の心臓部ともいえる受光部の構造に着目し、シリコン基板面内にＰＮ接合を形成し、このリーク電流を測定することでシリコン基板の品質の評価が行われている（例えば特許文献１参照）。

特許文献１には、ウェーハ面内に形成されたＰＮ接合のリーク電流を測定するセル構造として、ガードリング付きの構造が開示されている。この構造では、ＰＮ接合の周辺部分にガードリングを設け、そのガードリングによってリーク電流の面積成分（拡散電流及び発生電流からなる）と周辺成分（表面発生電流）とを分離している。つまり、この構造によれば、ガードリングに印加する電圧を調整することで、ＰＮ接合の周辺部分の空乏層幅を制御してその周辺部分からのリーク電流を抑えることができる。

しかしガードリング構造ではガードリング側に印加する電圧の安定性が非常に重要であり、上記のように半導体装置の微細化、高性能化が進み、非常に微小な欠陥、微量な汚染が影響するため、電圧の変動を出来るだけ小さく抑えたい。そのためガードリングを使わない構造が検討されている。

特許文献２には、素子分離酸化膜を形成し、分離酸化膜直下にチャネルストップ層を設けることでＰＮ接合の周辺部分の空乏層幅を制御してその周辺部分からのリーク電流を抑えることができることが開示されている。

特許文献２に記載の方法は、被評価基板に酸化膜を形成後、フォトリソグラフィーとエッチングによる酸化膜への窓開けを行った後に、イオン注入によってチャネルストップ層を形成する。この方法によれば、構造に起因するリーク電流、とくに表面発生成分を低減することが可能になる。しかし、作製バッチによってリーク電流のバラつきがみられることが問題となっていた。

特開平６－９７２４７号公報 特開２０１３－１１０２７６号公報

本発明は、このような事情に鑑みてなされたもので、例えばＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハに関して、接合リーク電流特性を、バラつきを少なくして高精度で評価することが可能な半導体基板の評価方法および評価用半導体基板を提供することを目的とする。

上記目的を達成するために、本発明は、評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合の接合リーク電流を測定して半導体基板を評価する方法であって、
前記分離酸化膜と、前記複数の開口部と、前記チャネルストップ層を形成するとき、
前記複数の開口部周囲の分離酸化膜をその他の領域よりも薄くし、
前記形成した分離酸化膜上からドーパントをイオン注入し、前記分離酸化膜下に前記チャネルストップ層を形成することで、前記複数の開口部周囲の前記チャネルストップ層のドーパント濃度をその他の領域よりも高く、かつ、この高濃度層をその他の領域よりも深くした評価用半導体基板を作製し、
該作製した評価用半導体基板を用いて、接合リーク電流を測定して評価を行うことを特徴とする半導体基板の評価方法を提供する。

本発明の半導体基板の評価方法であれば、実際の固体撮像素子等の製造において用いられるチャネルストップ層によって、接合リーク電流の評価においても、分離酸化膜や表面界面準位などの影響で、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。また、開口部近傍のチャネルストップ層のドーパント濃度を高く、かつ、この高濃度層を深くすることで、チャネルストップ層端部からのリーク電流を抑制することもできる。したがって、素子構造に起因するリーク電流を低減してバラつきの少ない接合リーク電流測定が可能になり、半導体基板の評価を従来よりも精度良く行うことができる。
また、複数のＰＮ接合を形成して接合リーク電流の測定・評価を行うので、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

このとき、前記複数のＰＮ接合の各々の面積を０．５～４ｍｍ^２とすることが好ましい。

このような範囲であれば、例えばＰＮ接合上に形成した電極等にプローブ（ニードル）を接触させて電圧を印加する際に、シート抵抗の影響により電極面内に均一な電界印加ができなくなるのを防ぐことができ、プローブの接触等の点からも十分な面積となる。

また、前記複数のＰＮ接合と、前記分離酸化膜と、前記チャネルストップ層を形成するとき、
前記半導体基板の表面に酸化膜を形成し、
該形成した酸化膜の一部を除去することにより、複数の開口部を形成し、残された酸化
膜を分離酸化膜とする際に、前記複数の開口部周囲の分離酸化膜が、前記除去する前の酸化膜の厚さの１／２以下の厚さになるように除去し、
該形成した複数の開口部及び分離酸化膜上から前記半導体基板の導電型と同じ導電型のドーパントをイオン注入し、前記複数の開口部の各々にウェル領域を形成するとともに、前記分離酸化膜下にチャネルストップ層を形成し、
前記各々のウェル領域内に、該ウェル領域の導電型とは異なる導電型のドーパントを拡散して拡散層を形成して、前記複数のＰＮ接合を形成することが好ましい。

このようにすれば、特にチャネルストップ層を簡単に形成することが可能となる。また、開口部を形成する際に、複数の開口部周囲の分離酸化膜を、除去する前の酸化膜の厚さの１／２以下の厚さになるようにすれば、より確実に開口部近傍のチャネルストップ層のドーパント濃度を高く、かつ、この高濃度層を深くすることが可能となる。
また、ウェル領域の形成によって接合リーク電流を増加させることができ、高精度で評価を行うことができる。

この場合、前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。

特にボロンをイオン注入してウェル領域を形成する場合は、高濃度になりすぎると、イオン注入により転位が形成されウェル領域中に欠陥が形成されてしまうことがある。このような範囲であれば、ドーパントがボロンの場合であっても、転位の形成を抑制することができる。

また、前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とし、
前記拡散層において、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度を１×１０^１８～５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とし、
前記チャネルストップ層において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることが好ましい。

まず、ウェル領域については、濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果をもたせることができ（これより低いと、半導体基板と同程度の不純物濃度となる）、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることで、イオン注入時に欠陥が導入されるのを防ぐことができる。また、深さについては、２μｍ以下とすることで、それよりも深くまで形成するためにイオン注入の加速電圧が高くなり欠陥が導入されるのを防ぐことができる。

拡散層については、ＰＮ接合形成のため、濃度はウェル領域よりも高くする。例えばイオン注入やリンガラス拡散で得られる最高濃度を上限（５×１０^２０ａｔｏｍｓ／ｃｍ^３）とし、下限（１×１０^１８ａｔｏｍｓ／ｃｍ^３）はＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。深さはウェル領域の範囲内、例えば１μｍ以下とすることができる。

チャネルストップ層については、濃度としてはウェル領域と同じである方が形成しやすい。さらに、開口部周囲のドーパント濃度を高く制御しつつ、その周辺でのキャリア濃度勾配の発生を防ぐことができる。また深さは０．５μｍ以下であればイオン注入で制御可能である。

また本発明は、ＰＮ接合の接合リーク電流を評価するための評価用半導体基板であって、
複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とが形成されたものであり、
前記複数の開口部周囲の分離酸化膜の厚さが、その他の領域の前記分離酸化膜の厚さよりも薄いものであることを特徴とする評価用半導体基板を提供する。

このような評価用半導体基板であれば、チャネルストップ層によって、接合リーク電流の評価においても、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。また、複数の開口部周囲のチャネルストップ層のドーパント濃度を、その他の領域よりも容易に高くすることができるものとなるため、チャネルストップ層端部からのリーク電流を抑制することもできる。したがって、従来よりも高精度に接合リーク電流を評価することができる評価用半導体基板となる。
また、複数のＰＮ接合を形成して接合リーク電流の測定・評価を行うことが可能であり、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

また、前記複数のＰＮ接合は、各々の面積が０．５～４ｍｍ^２のものであることが好ましい。

このように４ｍｍ^２以下のものであれば、接合リーク電流測定において、ＰＮ接合上に形成した電極等にプローブを接触して電圧を印加するにあたって、シート抵抗の影響により電極面内に均一な電界印加ができなくなるのを防ぐことができる。また、半導体基板の評価の観点では０．５ｍｍ^２以上あれば足りるし、プローブの接触等の点からもそれ以上とするのが好ましい。

また、前記複数のＰＮ接合が、前記半導体基板の導電型と同じ導電型のドーパントが注入されたウェル領域と、該ウェル領域内に形成され、該ウェル領域の導電型とは異なる導電型のドーパントが拡散された拡散層から形成されたものであり、
前記複数の開口部周囲の分離酸化膜の厚さが、その他の領域の前記分離酸化膜の厚さの１／２以下の厚さであり、
前記複数の開口部周囲の前記チャネルストップ層のドーパント濃度が、その他の領域よりも高く、かつ、この高濃度層がその他の領域よりも深いものであることが好ましい。

このようなものであれば、ウェル領域によって接合リーク電流を増加させることができ、高精度で評価を行うことができる。また、チャネルストップ層端部からのリーク電流をより確実に抑制することが可能となる。

また、前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以下のものであることが好ましい。

このような範囲であれば、ドーパントがボロンの場合であっても、転位の形成を抑制することができる。

また、前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが２μｍ以下であり、
前記拡散層は、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度が１×１０^１８～５×１０^２０ａｔｏｍｓ／ｃｍ^３であり、深さが１μｍ以下であり、
前記チャネルストップ層は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが０．５μｍ以下のものであることが好ましい。

ウェル領域については、濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果をもたせることができ、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることで、イオン注入時に欠陥が導入されるのを防ぐことができる。また、深さについては、２μｍ以下とすることで、イオン注入の加速電圧が高いことが原因で欠陥が導入されるのを防ぐことができる。

拡散層については、例えばイオン注入やリンガラス拡散で得られる最高濃度を上限（５×１０^２０ａｔｏｍｓ／ｃｍ^３）とし、下限（１×１０^１８ａｔｏｍｓ／ｃｍ^３）はＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。深さはウェル領域の範囲内、例えば１μｍ以下とすることができる。

チャネルストップ層については、濃度としてはウェル領域と同じである方が形成しやすい。さらに、開口部周囲のドーパント濃度を高くしつつ、その周辺でのキャリア濃度勾配の発生を防ぐことができる。また深さは０．５μｍ以下であればイオン注入で制御可能である。

本発明の半導体基板の評価方法及び評価用半導体基板であれば、チャネルストップ層によって、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。また、チャネルストップ層端部からのリーク電流を抑制することもできる。したがって、バラつきを少なくして高精度に接合リーク電流を評価することができ、半導体基板の評価を従来よりも精度良く行うことができる。
また、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

本発明の評価用半導体基板の一例を示す概略図及びその拡大図である。 本発明の半導体基板の評価方法のフローの一例を示す図である。 本発明の評価用半導体基板の一つのウェル領域内の素子の概略図を示す図である。 本発明の半導体基板の評価方法の接合リーク電流の測定結果の一例を示す図である。 比較例の接合リーク電流の測定結果の一例を示す図である。

固体撮像素子の白キズや暗電流の問題を改善するためにはｐＡレベルで接合リーク電流を評価する必要があり、上述したように、特許文献２には接合リーク電流の測定に関してウェル領域の周辺の寄生空乏容量の発生を防止するためのチャネルストップ層の形成について記載されており、ウェル領域の周辺の寄生空乏容量が考慮されている。

しかしながら、特許文献２に記載の発明では、素子製造バッチによってリーク電流がバラつくことがあった。リーク電流測定には、上記のようにｐＡレベルの精度が要求されることもあり、バラつきを低減することは評価精度を向上させるためには必須である。以上のことを考慮、検討した結果、微小な接合リーク電流の測定において、チャネルストップ層とウェルの界面に高濃度層を挿入することで、接合リーク電流の検出精度を向上させることができることを見出し、本発明を完成させた。

即ち、本発明は、評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合の接合リーク電流を測定して半導体基板を評価する方法であって、
前記分離酸化膜と、前記複数の開口部と、前記チャネルストップ層を形成するとき、
前記複数の開口部周囲の分離酸化膜をその他の領域よりも薄くし、
前記形成した分離酸化膜上からドーパントをイオン注入し、前記分離酸化膜下に前記チャネルストップ層を形成することで、前記複数の開口部周囲の前記チャネルストップ層のドーパント濃度をその他の領域よりも高く、かつ、この高濃度層をその他の領域よりも深くした評価用半導体基板を作製し、
該作製した評価用半導体基板を用いて、接合リーク電流を測定して評価を行うことを特徴とする半導体基板の評価方法を提供する。

また、本発明は、ＰＮ接合の接合リーク電流を評価するための評価用半導体基板であって、
複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とが形成されたものであり、
前記複数の開口部周囲の分離酸化膜の厚さが、その他の領域の前記分離酸化膜の厚さよりも薄いものであることを特徴とする評価用半導体基板を提供する。

本発明の半導体基板の評価方法及び評価用半導体基板であれば、チャネルストップ層によって、ＰＮ接合が形成されるウェル領域等の周辺の寄生空乏容量が発生するのを防止することができる。また、チャネルストップ層端部からのリーク電流を抑制することもできる。したがって、高精度に接合リーク電流を評価することができ、半導体基板の評価を従来よりも精度良く行うことができる。
また、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討が可能になる。

以下、本発明の実施形態について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

まず、本発明の評価用半導体基板について説明する。

本発明の評価用半導体基板は、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とが形成されたものである。

図１は、本発明の評価用半導体基板の一例の概略及びその拡大図を示している。図１に示すように、本発明の評価用半導体基板１においては、例えば、評価する半導体基板１’内に、半導体基板１’と同じ導電型のドーパントがイオン注入されたウェル領域２が形成されている。また、該ウェル領域２の周辺にも、半導体基板１’と同じ導電型のドーパントがイオン注入されたチャネルストップ層３を形成することができる。そして、ウェル領域２の中には、ウェル領域２の導電型とは異なる導電型のドーパントが拡散された拡散層４を形成することができ、ウェル領域内でＰＮ接合５を形成することができる。

なお、ここでは半導体基板１’、ウェル領域２、チャネルストップ層３はＰ型のドーパント（ボロン等）がドープされており、一方で拡散層４はＮ型のドーパント（リン等）がドープされている。ただし、当然この態様に限定されず、逆の態様とすることも可能である。

また、上記のようなウェル領域２および拡散層４を半導体基板１’の面内に複数形成することができ、ＰＮ接合５が複数形成されている。そして、半導体基板１’の表面には分離酸化膜６が形成されており、各ＰＮ接合同士を分離している。上記チャネルストップ層３は分離酸化膜６の直下に位置している。

また、本発明の評価用半導体基板１は、複数の開口部７周囲の分離酸化膜６の厚さが、その他の領域の分離酸化膜６の厚さよりも薄いものである。このようなものであれば、図１の拡大図に示すように、チャネルストップ層３とウェル領域２の界面近傍（複数の開口部周囲６’）の分離酸化膜直下に、素子間の界面近傍以外の分離酸化膜６直下のチャネルストップ層よりも高濃度のドーパント層８を形成することができる。この層は濃度が高いだけでなく、深さも界面近傍以外よりも深くすることができる。

ここで、複数の開口部周囲６’の分離酸化膜６の厚さが、その他の領域の分離酸化膜６の厚さの１／２以下の厚さであり、複数の開口部周囲６’のチャネルストップ層３のドーパント濃度が、その他の領域よりも高く、かつ、この高濃度層（高濃度のドーパント層）８がその他の領域よりも深いものであることが好ましい。このような厚さのものであれば、より確実に高濃度層を形成することができ、チャネルストップ層端部からのリーク電流をより確実に抑制することが可能となる。

ここで、各領域、各層のドーパント濃度や深さ等について一例を挙げて説明するが、当然これに限定されず、その都度適切な数値に設定することが可能である。目的やコスト等に応じて適宜決定することができる。

まず、ウェル領域２においては、ドーパント濃度は、ドーパントを例えばイオン注入して形成されたものである場合、高濃度のためにイオン注入により転位が形成されてウェル領域中に欠陥が形成されるのを防ぐため、１×１０^１７ａｔｏｍｓ／ｃｍ^３以下にすることができる。上記濃度以下であれば、特にドーパントがボロンの場合であっても、転位の形成を抑制することができる。そして、特には、ドーパント濃度を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることで、ウェル領域としての効果を持たせることができる。１×１０^１６ａｔｏｍｓ／ｃｍ^３以上であれば、半導体基板１’よりも十分に高いドーパント濃度とすることができる。

また、深さについては、２μｍ以下とすることで、イオン注入時の加速電圧を低く抑えることができ、欠陥の導入を防ぐことができる。なお、０．５μｍ以上にすれば、浅すぎることで評価できる空乏層幅が小さくなり、半導体基板１’の評価として感度が低下してしまうことがないため、０．５μｍ以上とすることが好ましい。

また、拡散層４においては、例えば、上限をイオン注入やリンガラス拡散で得られる最高濃度である５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、下限を１×１０^１８ａｔｏｍｓ／ｃｍ^３とすることで、ＰＮ接合を形成するためウェル領域の一桁上の濃度とすることができる。深さに関しては、ウェル領域内に形成するため、例えば１μｍ以下とすることができる。

次に、チャネルストップ層３については、ドーパント濃度としてはウェル領域２と同じである方が形成しやすく、かつ、開口部周囲６’の周辺でのキャリア濃度勾配が生じない、１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とすることができる。またチャネルストップ層３の深さは分離酸化膜６の開口部周囲６’の厚さを薄くすることで深くかつドーパント濃度を高濃度にすることができ、ドーパント高濃度層が０．０５μｍ以上であれば周辺部分からのリーク電流（表面発生電流）を抑えることができる。このとき、上限をイオン注入で制御可能な０．５μｍとすることができる。

次に、分離酸化膜６について述べる。この分離酸化膜６の形成方法や厚さ等も特に限定されず、その都度決定することができる。例えば、熱酸化膜でもＣＶＤ膜でも良い。なお、厚さに関しては、特にはチャネルストップ層３が分離酸化膜上からイオン注入で形成されたものの場合、例えば１００～５００ｎｍの範囲のものとすることができる。このような範囲のものであれば、イオン注入の際に、一部のドーパントを適切に通過させて分離酸化膜６の直下にチャネルストップ層３を形成させることができるからである。

ウェル（ＰＮ接合）とチャネルストップ層を形成することで、素子構造に起因するリーク電流を低減できる。特に表面発生成分はチャネルストップ層の効果により大幅に低減でできる。しかし、分離酸化膜の厚さがおよそ一定である場合、ウェル領域中の高濃度層と拡散層との間でＰＮ接合が形成された際、空乏層が形成されるときに、チャネルストップ層とウェル領域との界面は不連続になり、ここが原因でリーク電流が発生しやすい。そこで、複数の開口部周囲６’で分離酸化膜６の厚さを薄くし、このウェル領域２とチャネルストップ層３の界面に高濃度層を形成しておくことで、これを抑制することが可能になる。例えば、高濃度層を１×１０^１６ａｔｏｍｓ／ｃｍ^３以上とすることでウェル側面側からの表面発生電流を抑制することが可能になる。

上記をより詳しく説明する。分離酸化膜は電荷をもっており、この電荷によって、分離酸化膜直下には空乏層が生成し、これが表面発生電流の原因となる。この分離酸化膜直下のドーパント濃度を高濃度化することで空乏層が広がることがなくなり、表面発生電流を抑制することができる。しかし、この分離酸化膜下の評価する半導体基板よりも高濃度のチャネルストップ層と、これよりも濃度が薄いウェル領域が接続している部分は、分離酸化膜の電荷により、ウェル領域へも空乏層がわずかに広がり、この箇所も表面発生電流の原因となる。本発明の評価用半導体基板であれば、このチャネルストップ層とウェル領域の接続部を高濃度にすることで表面発生電流を抑制することが可能になる。

また、ＰＮ接合５に関して、個別の面積（なお、ここでは、分離酸化膜６で囲われた部分（開口部７）の面積をいう）を０．５～４ｍｍ^２とすることができる。接合リーク電流の測定では、プローブを拡散層４に点接触させて電圧を印加することになるが、ＰＮ接合の面積を４ｍｍ^２以下とすることで、シート抵抗の影響により均一な電界印加ができなくなるのを防ぐことができる。さらには、半導体基板の評価の観点では０．５ｍｍ^２以上あれば足りるし、プローブの接触等の点からも０．５ｍｍ^２以上とするのが好ましい。

また、ＰＮ接合５が複数形成されていれば、半導体基板１’の接合リーク電流の面内分布を所望のように測定することができるが、その具体的な数は特に限定されない。ＰＮ接合５の面積や、目的のデータ量、測定の手間、コスト等も併せて考慮して形成する数を適宜決定することができる。

さらには、必要に応じて、複数のＰＮ接合５上に、フォトリソグラフィーでアルミニウムや多結晶シリコン等からなる電極１０をさらに形成することができる。接合リーク電流の測定は、上記電極１０にプローブを接触させて電圧を印加して行うことが可能である。

次に、本発明の半導体基板の評価方法について説明する。図２に本発明の半導体基板の評価方法のフローの一例を示す。なお、本発明は図２のフローに限定されず、評価する半導体基板に、複数のＰＮ接合と、該ＰＮ接合を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜への窓開け時に複数の開口部周囲の分離酸化膜の厚さを薄く加工し、分離酸化膜の下に位置するチャネルストップ層とを形成してからＰＮ接合における接合リーク電流を測定して評価すれば良く、各々の具体的な工程については適宜決定することができる。後述するように、図２のフローであれば、特にはチャネルストップ層及びウェルとチャネルストップ層界面の高濃度層を簡便に形成することができる。

（工程１） 酸化膜の形成
まず、用意した評価する半導体基板１’にマスクとなる酸化膜９を形成することができる。この酸化膜９は熱酸化により形成してもＣＶＤにより形成しても良いが、以下の点に注意する。

後の工程において、チャネルストップ層３の形成のためにイオン注入を行うが、このときのイオンがわずかに酸化膜９を通過するような厚さとすることができる。この厚さは、元素や、加速電圧等に依存するため、工程、設備に適した値を探る必要がある。イオン注入時のマスクとして適切に機能するように、また、パターンが薄くなって実際の測定時にパターン認識が不可能とならないように、例えば１００ｎｍ以上とすることができる。また、例えば５００ｎｍ以下であれば、イオン注入のイオンを完全にマスクすることがなく、酸化膜９の直下に、十分にチャネルストップ層３を形成することができる。

したがって、酸化膜厚さは特に限定されないが、実用的な範囲としては上記の１００～５００ｎｍ程度の範囲とすることが好ましい。

（工程２） 窓開け処理（開口部および分離酸化膜の形成）
このように、工程１で形成した酸化膜９にフォトリソグラフィーを行い、酸化膜９の一部をドライエッチングないしはウェットエッチングにより窓明け処理を行う。この時に、等方性をもつエッチングを行い、レジスト外周部直下の酸化膜を縦方向（深さ方向）だけでなく、横方向（面内方向）にエッチングすること等により、複数の開口部周囲の分離酸化膜の厚さをその他の領域の分離酸化膜よりも薄く加工する。このとき、レジスト外周部直下の開口部周囲６’の分離酸化膜６の厚さがその他の領域の分離酸化膜６の１／２以下の厚さになるまでオーバーエッチングを行うことができる。上述したように、このとき窓明けした部分（開口部７）の面積がＰＮ接合の面積に相当することになる。したがって開口部７の形成にあたっては、上述したように、複数のＰＮ接合の各々の面積を、例えば０．５～４ｍｍ^２とすることができる。接合リーク電流の面内分布を求められるように、複数の開口部７を形成するが、具体的な形成数は特に限定されず、その都度決定することができる。なお、開口部７以外の部分で残った酸化膜９が分離酸化膜６に相当する。

オーバーエッチング量の調整は、予め別サンプルを準備して、エッチング後のサンプルの断面を観察してエッチング時間を決定することで行うことができる。また上記のように、等方エッチングを利用することで、縦方向以外に横方向にも進むエッチングを利用して、薄膜化される領域を形成することができる。

複数の開口部周囲６’の分離酸化膜６は元の（エッチング前の）酸化膜厚の１／２以下の厚さとすることが好ましい。このような範囲であれば（オーバーエッチング量が十分多ければ）、遮蔽効果が小さくなり高濃度層を確実に形成することができる。

（工程３） イオン注入処理（ウェル領域およびチャネルストップ層の形成）
次に、この状態で、開口部７および分離酸化膜６の上から、イオン注入処理を行う。このイオン注入処理によって、半導体基板１’の導電型と同じ導電型のドーパントを注入し、開口部７の箇所にウェル領域２を形成する。このとき、同時に分離酸化膜６の直下にチャネルストップ層３を形成することができる。このような方法であれば、特には、ウェル領域２のみならずチャネルストップ層３も同時に形成することができるので簡便である。また、開口部周囲６’の分離酸化膜６は薄くなっており、素子分離部の分離酸化膜６に比べて薄くなっていることから、この部分にはその他の領域よりも深くかつ高濃度にドーパントを導入することが可能になる。

上述したように、例えば、ウェル領域２のドーパント濃度として１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とすることができる。また、チャネルストップ層３においてはドーパントの濃度を１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることができる。

なお、特には、このときのイオン注入処理の条件（ドーズ量や加速電圧等）は、分離酸化膜６の厚さを考慮した上で、分離酸化膜６の直下に所望の深さ（厚さ）のチャネルストップ層３が形成できるようにする。このとき、予め実験等を行っておき、酸化膜厚、イオン注入条件の適切な組合せを調査しておくとよい。

このあと回復熱処理を行うことができる。これにより結晶構造を回復し、評価する半導体基板の活性化を行うことができる。

（工程４） 拡散層およびＰＮ接合の形成
この後、ＰＮ接合形成のため、ウェル領域２内に、ウェル領域２の導電型とは異なる導電型のドーパントを拡散させ、拡散層４を形成することができる。このときの拡散はイオン注入処理でも、固体拡散処理でも良い。また、拡散層の形成に、イオン注入処理を使った場合は、上記したウェル領域２の形成後における回復熱処理を拡散層の形成後にあわせて行うことができる。以上のようにしてＰＮ接合を形成することができ、評価用半導体基板１を得ることができる。

上述したように、例えば、拡散層４において、ウェル領域２の導電型とは異なる導電型のドーパントの濃度を１×１０^１８～５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とすることができる。

（工程５） 接合リーク電流の測定および半導体基板の評価
上記のようにして得た評価用半導体基板１に、必要に応じて、複数のＰＮ接合上にフォトリソグラフィーでアルミニウムや多結晶シリコン等からなる電極１０を各々さらに形成し、該電極１０にプローブを接触させて電圧を印加し、接合リーク電流の測定を行う。本発明では、ウェル領域２の周辺、すなわち、分離酸化膜６の直下にチャネルストップ層３を形成している。特に、ウェル領域２とチャネルストップ層３の界面にも高濃度層８を作りこんでいるために、ウェル領域２の周辺に寄生空乏容量が発生するのを防ぐことができ、接合リーク電流の検出精度を向上することができる。そして、このようにして得られた精度の高い接合リーク電流特性を用い、半導体基板をバラつきなく精度高く評価を行うことが可能である。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例）
下記のようにして、本発明の半導体基板の評価方法を実施した。
抵抗率１０Ω・ｃｍ、ボロンドープ（濃度が１×１０^１５ａｔｏｍｓ／ｃｍ^３）、直径２００ｍｍのシリコン基板を材料として用意した。そして、まずこれを酸化性（Ｐｙｒｏ）雰囲気で１０００℃、９０分の熱処理を施し、２００ｎｍの酸化膜を形成した。

この後、レジストを塗布してフォトリソグラフィーを行った。今回はネガレジストを選択した。なお、面積が４ｍｍ^２の酸化膜の開口部をウェーハ面内に複数得られるように、またウェルとチャネルストップ層界面の影響が良く分かるように、面積が同じで、周辺長を変えた素子になるように、マスクを工夫した。図３のＡおよびＢに、本発明の評価用半導体基板の一つのウェル領域内の素子を示す。このレジスト付きシリコン基板を、バッファードＨＦ溶液にて酸化膜のエッチングを行い、窓開けを行った。この際、レジスト直下のアンダーエッチングにより、レジスト直下の開口部周囲の酸化膜厚が１００ｎｍになるまでオーバーエッチングを行った後に、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。

この開口部が形成されたウェーハに、加速電圧５５ＫｅＶ、ドーズ量２×１０^１２ａｔｏｍｓ／ｃｍ^２でボロンをイオン注入して、ウェル領域およびチャネルストップ層を形成し、１０００℃、窒素雰囲気下で回復処理のためのアニールを行った。その後、リンガラスを塗布拡散し、リンを表面より拡散することでウェル領域内に拡散層を形成して、ＰＮ接合を形成した。この条件で、ウェル領域はボロンの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３、深さ１μｍとなり、チャネルストップ層は酸化膜直下の濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３、深さ０．５μｍとなり、拡散層は濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３ 、深さ０．４μｍとなった。

そして、開口部に多結晶シリコンからなる電極を形成し、プローブを当てて電圧を印加して接合リーク電流の測定を行った。

また、本発明の半導体基板の評価方法の接合リーク電流の測定結果の一例を図４に示す。図４に示すように、正方形の素子（Ａ）では、１×１０^－１１～１×１０^－１３Ａ程度の接合リーク電流の検出、すなわち、ピコアンペアレベルの検出が可能となっていることが分かる。また、周辺長を長くした素子（Ｂ）であっても一桁程度の電流値の増加であり、このようなレベルで測定可能であれば、温度特性などの取得も容易である。

また、このようにして、ウェーハ面内に形成された複数のＰＮ接合を用い、接合リーク電流のウェーハ面内の分布を得ることができた。

（比較例）
本発明の半導体基板の評価方法とは異なり、分離酸化膜を形成しフォトリソグラフィーを行った後のレジスト付きウェーハを、バッファードＨＦ溶液にて酸化膜のエッチングを行い、窓開けを行う際に、レジスト直下のアンダーエッチングが起こらないように、異方性エッチングを行い、その他は同条件で素子を作製した。図３のＡ、Ｂと同様に、正方形の素子（Ａ）及び周辺長を長くした素子（Ｂ）を作製した。このようにして作製した素子を用いて測定した比較例の接合リーク電流の測定結果の一例を図５に示す。

その結果、周辺長が短い正方形の素子（Ａ）では多少リーク電流がばらつく程度であるが、周辺長を長くした素子（Ｂ）では、実施例と比較してリーク電流が非常に大きくなっている。

なお、この場合はレジスト直下の開口部周囲のアンダーエッチングが起こらないように、エッチングを行い、本発明の開口部処理を行っていないので、ウェルと分離酸化膜界面の濃度がおよそ５×１０^１５ａｔｏｍｓ／ｃｍ^３、深さは０．１μｍであった。すなわち、本発明とは異なり、複数の開口部周囲の高濃度層がなかった。

以上のことから、本発明の評価用半導体基板及び半導体基板の評価方法であれば、複数の開口部周囲の高濃度層を設けることで、チャネルストップ層端部からのリーク電流を抑制することができ、素子形状によらず、素子構造に起因するリーク電流を低減してバラつきの少ない接合リーク電流測定が可能になることが明らかとなった。さらに、接合リーク電流の面内分布を把握することができ、接合リーク電流の発生原因について詳細な検討ができることがわかった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１…評価用半導体基板、
１’…評価する半導体基板、
２…ウェル領域、 ３…チャネルストップ層、 ４…拡散層、
５…ＰＮ接合、 ６…分離酸化膜、
６’…（複数の）開口部周囲、
７…開口部、 ８…高濃度のドーパント層（高濃度層）、
９…酸化膜、 １０…電極。

Claims (8)

1. 評価する半導体基板に、複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とを形成してから、前記複数のＰＮ接合の接合リーク電流を測定して半導体基板を評価する方法であって、
   前記分離酸化膜と、前記複数の開口部と、前記チャネルストップ層を形成するとき、
   前記複数の開口部周囲の分離酸化膜をその他の領域よりも薄くし、
   前記形成した分離酸化膜上からドーパントをイオン注入し、前記分離酸化膜下に前記チャネルストップ層を形成することで、前記複数の開口部周囲の前記チャネルストップ層のドーパント濃度をその他の領域よりも高く、かつ、この高濃度層をその他の領域よりも深くした評価用半導体基板を作製し、
   該作製した評価用半導体基板を用いて、接合リーク電流を測定して評価を行い、
   前記複数のＰＮ接合と、前記分離酸化膜と、前記チャネルストップ層を形成するとき、
   前記半導体基板の表面に酸化膜を形成し、
   該形成した酸化膜の一部を除去することにより、複数の開口部を形成し、残された酸化
   膜を分離酸化膜とする際に、前記複数の開口部周囲の分離酸化膜が、前記除去する前の酸化膜の厚さの１／２以下の厚さになるように除去し、
   該形成した複数の開口部及び分離酸化膜上から前記半導体基板の導電型と同じ導電型のドーパントをイオン注入し、前記複数の開口部の各々にウェル領域を形成するとともに、前記分離酸化膜下にチャネルストップ層を形成し、
   前記各々のウェル領域内に、該ウェル領域の導電型とは異なる導電型のドーパントを拡散して拡散層を形成して、前記複数のＰＮ接合を形成することを特徴とする半導体基板の評価方法。
2. 前記複数のＰＮ接合の各々の面積を０．５～４ｍｍ^２とすることを特徴とする請求項１に記載の半導体基板の評価方法。
3. 前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることを特徴とする請求項１又は請求項２に記載の半導体基板の評価方法。
4. 前記ウェル領域において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを２μｍ以下とし、
   前記拡散層において、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度を１×１０^１８～５×１０^２０ａｔｏｍｓ／ｃｍ^３とし、深さを１μｍ以下とし、
   前記チャネルストップ層において、前記半導体基板の導電型と同じ導電型のドーパントの濃度を１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３とし、深さを０．５μｍ以下とすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板の評価方法。
5. ＰＮ接合の接合リーク電流を評価するための評価用半導体基板であって、
   複数のＰＮ接合と、該複数のＰＮ接合同士を分離する分離酸化膜と、該分離酸化膜で囲まれた複数の開口部と、前記分離酸化膜の下に位置するチャネルストップ層とが形成されたものであり、
   前記複数の開口部周囲の分離酸化膜の厚さが、その他の領域の前記分離酸化膜の厚さよりも薄いものであり、
   前記複数のＰＮ接合が、前記半導体基板の導電型と同じ導電型のドーパントが注入されたウェル領域と、該ウェル領域内に形成され、該ウェル領域の導電型とは異なる導電型のドーパントが拡散された拡散層から形成されたものであり、
   前記複数の開口部周囲の分離酸化膜の厚さが、その他の領域の前記分離酸化膜の厚さの１／２以下の厚さであり、
   前記複数の開口部周囲の前記チャネルストップ層のドーパント濃度が、その他の領域よりも高く、かつ、この高濃度層がその他の領域よりも深いものであることを特徴とする評価用半導体基板。
6. 前記複数のＰＮ接合は、各々の面積が０．５～４ｍｍ^２のものであることを特徴とする請求項５に記載の評価用半導体基板。
7. 前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１７ａｔｏｍｓ／ｃｍ^３以下のものであることを特徴とする請求項５又は請求項６に記載の評価用半導体基板。
8. 前記ウェル領域は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが２μｍ以下であり、
   前記拡散層は、前記ウェル領域の導電型とは異なる導電型のドーパントの濃度が１×１０^１８～５×１０^２０ａｔｏｍｓ／ｃｍ^３であり、深さが１μｍ以下であり、
   前記チャネルストップ層は、前記半導体基板の導電型と同じ導電型のドーパントの濃度が１×１０^１６～１×１０^１７ａｔｏｍｓ／ｃｍ^３であり、深さが０．５μｍ以下のものであることを特徴とする請求項５から請求項７のいずれか一項に記載の評価用半導体基板。
   
   

Images