JPH07169828A - 絶縁体上のシリコンの基板内の漏れ電流の減少 - Google Patents

絶縁体上のシリコンの基板内の漏れ電流の減少

Info

Publication number
JPH07169828A
JPH07169828A JP6141869A JP14186994A JPH07169828A JP H07169828 A JPH07169828 A JP H07169828A JP 6141869 A JP6141869 A JP 6141869A JP 14186994 A JP14186994 A JP 14186994A JP H07169828 A JPH07169828 A JP H07169828A
Authority
JP
Japan
Prior art keywords
silicon
substrate
pipe
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6141869A
Other languages
English (en)
Inventor
Keith A Joyner
エイ．ジョイナー ケイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07169828A publication Critical patent/JPH07169828A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 ＳＩＭＯＸプロセス中に埋め込み層内に形成
される埋め込みパイプに起因する、表面層と基板シリコ
ンとの間の漏れ電流を減少させる方法と構造を提示す
る。 【構成】 この発明は陽極酸化法を用いてこれらのパイ
プ内のシリコンをエッチする方法で、望ましい実施態様
は、表面層（例えばシリコン３４）を電解質溶液（例え
ば薄いＨＦ酸３８）に接触させる段階と、前記基板（例
えばシリコン３０）と溶液の間に電位差を発生させて、
漏れパイプ（例えばシリコン３６）を通して埋め込み絶
縁体層（例えばＳｉＯ2 ３２）内に電流を流す段階を含
み、これにより溶液は漏れパイプ上にある表面シリコン
の一部をエッチし、また漏れパイプ内のシリコンをエッ
チして、基板と表面層の間の前記漏れ電流路を減少させ
る。漏れ電流はＳＩＭＯＸデバイスの性能に対して有害
なので、パイプ内のシリコンを除去することによりデバ
イスの性能が向上し、歩留まりが増える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は一般に集積回路に関
し、より詳しくは絶縁体上のシリコン(silicon-on-insu
lator)の基板内の漏れ電流を減らすことに関する。
【０００２】
【従来の技術】イオン注入は、半導体層に不純物を添加
するための、拡散に代わる方法である。一般にイオン注
入は、数キロボルトで加速したイオンをシリコンなどの
固体の表面に打ち込むプロセスであり、代表的な拡散プ
ロセスにおけるイオンとは異なり、室温で行うことがで
きる。一般にイオン注入は、ウエーハの表面下に注入す
る材料の濃度を最大にすることができる。一般に、注入
した不純物は正しい格子位置にはなく、また多くは電気
的に不活性なので、高温アニーリングを行って結晶の欠
陥を修理し、不純物を電気的に活性化することが多い。
【０００３】一般に、シリコンへの酸素の注入は、例え
ば超大規模集積回路デバイスに用いることのできる絶縁
体上のシリコン（ＳＯＩ）基板を作るのに望ましいプロ
セスである。この酸素の注入による分離（ＳＩＭＯＸ）
プロセスは、一般に次の３段階を含む。 Ａ） 標準のシリコンウエーハをクリーンルーム環境で
洗浄して、ごみがついていればこれを実質的に除去す
る。 Ｂ） 比較的高エネルギーで（例えば２Ｘ１０18／ｃｍ
2 の酸素原子を２００ｋｅＶで）ウエーハの表面下に酸
素を注入する。 Ｃ） ウエーハを高温（例えば約１３００℃以上で６時
間）でアニーリングして、注入による損傷を修理しまた
埋め込み酸素層を形成する。
【０００４】ＳＩＭＯＸウエーハは、バルク・シリコン
ウエーハに比べて次の利点のいくつかを持つので関心が
高い。 Ａ） 放射硬度(radiation hardness)がよい。 Ｂ） 高速性がある。 Ｃ） 高温で動作する。 Ｄ） 低電力である。 Ｅ） 応用によってはプロセスのコストが低い。 Ｆ） サブミクロンの設計法の実現が容易である。
【０００５】最近ＳＩＭＯＸウエーハの質が改善され、
更に入手しやすい処理装置が開発されたので、ＳＩＭＯ
Ｘ技術への関心が非常に高まった。マイケル・Ａ・ゲラ
(Michael A. Guerra) による「ＳＩＭＯＸ技術の現
状」、ソリッドステート・テクノロジー、１９９０年１
１月、７５−７８ページに、ＳＩＭＯＸ技術とこの分野
の進歩が説明されている。
【０００６】
【発明が解決しようとする課題】過去１０年間にＳＩＭ
ＯＸの材料の質は格段に改善されたが、ＳＩＭＯＸ構造
には転移、積層欠陥、埋め込み酸化物不連続などのいく
つかの欠点がまだ残っている。これらについては、Ｊ．
マーゲイル(Margail) 他による「ＳＩＭＯＸ構造の欠
点：プロセスの依存性」、マテリアルス・サイエンス・
アンド・エンジニアリング、１９９２年１月２０日、２
７−３６ページ、に詳細に説明されている。
【０００７】埋め込み酸化物不連続(buried oxide disc
ontinuities)を今後「パイプ」または「漏れパイプ」と
呼ぶが、これは表面の粒子によって起こり、粒子はシャ
ドー効果により埋め込み酸化物層のイオンビーム合成を
変える。ＳＩＭＯＸ材料は、埋め込み酸化物を通るこれ
らのパイプすなわち導電性シリコンチャンネルのかなり
の濃度を持つことがある。パイプは埋め込み酸化物の質
を低下させ、特に表面シリコンと埋め込み酸化物との間
の誘電絶縁効率を低下させて、ＳＩＭＯＸ材料上で処理
した回路の歩留まりに影響を与える。例えば埋め込み酸
化物層の絶縁特性を実質的に変えるので、パイプはその
上に作るデバイス内の漏れ電流を大きくする。埋め込み
絶縁物の固有の漏れは非常に小さいが、パイプが一つあ
ると漏れはミリアンペア程度になる。従って、パイプを
実質的に変えまたは除去してこの漏れ電流を減らし、性
能を改善することが望ましくまた有益である。
【０００８】
【課題を解決するための手段】この発明は、ＳＩＭＯＸ
プロセス中にできるパイプに起因する、表面シリコンと
基板シリコンとの間の漏れ電流を実質的に減少させる方
法と構造を提示する。この問題の新しい解決法は、陽極
酸化法を用いてこれらのパイプ内のシリコンをエッチす
ることである。ここで「陽極酸化」とは、イオン流によ
り導電する液体または固体を使うことである。このプロ
セスの一つの利点は、パイプ内のシリコンを実質的に除
去して、パイプを通って表面シリコンと基板シリコンの
間に流れる漏れ電流をほとんどまたは全くなくすること
である。一般に漏れ電流はＳＩＭＯＸデバイスの性能を
損なうので、パイプ内のシリコンを全て除去することは
一般にＳＩＭＯＸデバイスの性能を改善し歩留まりを増
加させる。
【０００９】この発明の１実施態様は酸素の注入による
分離の構造であって、シリコン基板と、シリコン基板の
上に重なりかつシリコン漏れパイプをほとんどまたは全
く持たない埋め込み絶縁層と、埋め込み絶縁層の上に重
なる表面シリコン層と、表面層から埋め込み絶縁層を通
して基板に延びる一つまたは複数のエッチしたチャンネ
ルとを備え、基板と表面層との間の漏れ電流は、実質的
にエッチしないシリコン漏れパイプを持つＳＩＭＯＸ構
造の漏れ電流より小さい。
【００１０】この発明の１実施態様を形成する方法は、
ＳＩＭＯＸウエーハ内の一つまたは複数の漏れパイプ内
でのシリコンのエッチングに関連する。この漏れパイプ
は、埋め込み絶縁層を通して基板と表面層を接続するも
のである。この方法は表面層を電解質溶液に接触させる
段階と、基板と溶液の間に電位差を発生させて漏れパイ
プを通して電流を流す段階を含む。この溶液はウエーハ
と溶液の間に所定の電位差がなければ表面層をエッチし
ないが、ウエーハと溶液の間に前記電位差があれば表面
層をエッチする。これにより溶液は漏れパイプの上にあ
る表面シリコンの一部をエッチし、また漏れパイプ内の
シリコンをエッチして、漏れパイプからシリコンをエッ
チすることにより基板と表面層との間の漏れ電流路を減
少させる。
【００１１】これは明らかに、漏れパイプ内のシリコン
をエッチングで除去し、表面層からシリコン基板への漏
れ電流路を実質的に減少させる初めてのＳＩＭＯＸ構造
である。この新しいＳＩＭＯＸ法および構造は、低漏れ
電流の歩留まりを増やすという利点がある。また集積回
路を製作する前にエッチングを行うので、このプロセス
は埋め込み絶縁体の漏れの大きいウエーハを除去するの
に用いることができる。この改善したＳＩＭＯＸ構造
は、低漏れ電流の応用（例えば電池を電源とするシステ
ムや宇宙開発応用）に特に有益である。
【００１２】
【実施例】この発明の新規な特長は特許請求の範囲に規
定されている。しかし、この発明自身と他の特長や利点
は、以下の図に関連して詳細な説明を読めばよく理解で
きる。図１は、代表的なＳＩＭＯＸウエーハの断面を示
す。ここで４００ｎｍの埋め込みＳｉＯ2 ３２と２５０
ｎｍの表面シリコン層３４が、ＳＩＭＯＸプロセスを用
いてシリコン基板３０上に形成されている。図２は、埋
め込みＳｉＯ2 層３２を通る漏れパイプ３６を持つＳＩ
ＭＯＸウエーハの断面を示す。このような漏れパイプ３
６は、ＳＩＭＯＸイオン注入中にウエーハの表面上にあ
る粒子によって作られる。アニーリング後は、埋め込み
ＳｉＯ2 層３２の固有の漏れは一般に非常に低いが、漏
れパイプ３６のために表面シリコン層３４からシリコン
基板３０への電流漏れはミリアンペア程度になる。
【００１３】図３−図８に、漏れパイプ内のシリコンを
エッチングして除去して非導電性のエッチされたチャン
ネルを残したＳＩＭＯＸ構造を持つ、この発明の望まし
い実施態様を形成する方法を示す。陽極酸化法を用いて
漏れパイプ３６内および付近のシリコンを選択的に除去
し、表面層３４の残りの部分は実質的に影響を受けない
ようにすることができる。図３は、電気的に接地した薄
いＨＦ酸３８を表面シリコン層３４の表面に接触させた
様子を示す。酸３８の濃度は十分に低いので、この条件
では、表面層３４のエッチングは実質的に起こらない。
しかし基板３０に正（または負）の電圧をかけると、酸
３８と基板３０の間に電界が発生して、導電性の漏れパ
イプ３６を通して電流が流れる。
【００１４】図４は、正電圧を基板３０にかけた後のウ
エーハを示す。電解液３８を通って電流が流れとシリコ
ンに化学変化が起こり、エッチしてシリコンを除去し、
エッチされたチャンネル４０の始めの部分を形成する。
表面シリコン３４のこの分解エッチングは、主として漏
れパイプ３６のすぐ上の領域に集中する。その理由は、
ここが一般に電流密度が最も大きい領域だからである。
これは、表面シリコン３４の抵抗率が一般に高いために
一般に電流は漏れパイプ３６の上の狭いチャンネルに集
中するからである。
【００１５】図５と図６は、エッチされたチャンネル４
０が漏れパイプ３６に向かって成長する過程を示す。表
面シリコン３４のエッチングは自己抑制的である。漏れ
パイプ３６の上の表面シリコン３４を貫いてエッチング
が終わると、もうそこを通って電流が流れないので、残
りの表面シリコン３４の横方向のエッチングは無視でき
る。この点以後にシリコンのエッチングが行われるのは
パイプ３６内だけであり、同時にパイプ３６の縁にある
埋め込みＳｉＯ2 ３２がわずかにエッチされる。ＨＦ酸
３８は薄いので、ＳｉＯ2 ３２のエッチングは遅く、経
験的には埋め込みＳｉＯ2 ３２のエッチングの速さは通
常の熱酸化の速さの約半分である。
【００１６】図７は、酸３８がパイプを下の基板３０ま
でエッチした後のエッチされたチャンネル４０を示す。
パイプの下のシリコンのエッチングは、ウエーハに十分
な電圧がかかっている間は一般に継続する。基板３０の
エッチングは自己抑制的ではない。従ってこのプロセス
の時間は、パイプ３６を実質的に除去するがその下の基
板３０は余り除去しないように決めなければならない。
この時間は一般に実験的に決められる。一般に、漏れパ
イプを事実上非導電性にするには、漏れパイプを完全に
または部分的にエッチしてよい。
【００１７】図８はこの陽極酸化法から得られる構造
で、表面シリコン３４と埋め込みＳｉＯ2 ３２を通って
開いた非導電性チャンネル４０を示す。一般にチャンネ
ルをＳｉＯ2 またはＳｉ3 Ｎ4 で満たしても非導電性で
ある。一般に集積回路（ＩＣ）の製作過程を通して狭い
非導電性チャンネルは非導電性のままであり、一般に低
漏れ電流デバイスができる。一般に表面シリコンは電気
的に開になるが、これは漏れパイプによって短絡して多
くの問題を起こすよりも一般に望ましい。
【００１８】別の実施態様において、図９は異なるエッ
チング条件（例えばエッチング液の濃度や電流）を用い
てエッチした漏れパイプの断面を示す。パイプを通って
実質的に透明なチャンネルを形成するのではなく、エッ
チング条件を修正して、部分的にエッチされた漏れパイ
プ４４の上部に多孔性のシリコン層４２を生成する。図
１０では、この多孔性シリコン材を酸化してＳｉＯ2 ４
６の「栓」を形成し、ＳｉＯ2 ４６はエッチされたチャ
ンネルの上部を満たして、漏れパイプに起因する漏れ電
流の量を実質的に減らす。
【００１９】図１１−図１３に、ＳＩＭＯＸウエーハを
陽極酸化する各種の方法を示す。図１１は酸３８と電極
５６を備え、ウエーハ４８を保持するクランプ５２と、
酸３８がウエーハ４８の裏面に接触しないようにするた
めにウエーハ４８の前面に絶縁シール５４を設けた、槽
５０を示す。
【００２０】別の実施態様において、図１２はウエーハ
４８の表面に接する酸３８の小さなたまりと接触するよ
うに設けた平面電極５８を示す。絶縁スペーサ６０によ
り、酸３８をウエーハ上に保ち、平面電極５８を支え
る。
【００２１】更に別の実施態様において、図１３は図１
２と同様な構造を示すが、平面電極５８は底部にあって
酸３８を支え、ウエーハ４８は上部にあって酸３８とス
ペーサ６０に接触する。
【００２２】次の表は、いくつかの実施態様とその図の
概観を示す。
【表１】
【００２３】これまでいくつかの望ましい実施態様につ
いて説明した。この発明は、上に説明したものとは異な
っていても特許請求の範囲内にある実施態様を含むもの
である。ここに説明した構造に関連して、これらの構造
への電気的接続は、抵抗的、整流的、容量的、直接また
は間接、中間回路経由またはその他であってよい。製作
に用いるものは離散要素でも完全な集積回路でもよい。
一般に、前記の望ましいまたは特定の例は、他の別の例
より望ましいものである。
【００２４】この発明について例示の実施態様に関連し
て説明したが、この説明は制限的な意味に解釈してはな
らない。例示の実施態様の各種の変形や組み合わせや、
またこの発明の他の実施態様は、この説明を参照すれば
この技術に精通した人には明かである。従って特許請求
の範囲は、このような変形や実施態様を全て含むもので
ある。
【００２５】以上の説明に関して更に以下の項を開示す
る。 （１） ＳＩＭＯＸウエーハ内の一つまたは複数のシリ
コン漏れパイプからシリコンをエッチする方法であっ
て、前記ウエーハはシリコン基板と、前記基板の上に重
なる埋め込み絶縁体層と、前記埋め込み絶縁体の上に重
なる表面シリコン層とを備え、前記漏れパイプは前記埋
め込み絶縁体を通して前記基板と前記表面層とを接続
し、前記方法は、ａ． 前記表面層を電解質溶液に接触
させ、前記溶液は前記ウエーハと前記溶液の間に所定の
電位差がなければ前記表面層を実質的にエッチしない
が、前記ウエーハと前記溶液の間に前記電位差があれば
前記表面層をエッチし、ｂ． 前記ウエーハと前記溶液
の間に前記電位差を発生させて、前記漏れパイプを通し
て電流を流し、これにより前記溶液は前記漏れパイプの
上に実質的にある前記表面シリコンの一部をエッチし、
更に、前記漏れパイプ内の前記シリコンを実質的にエッ
チして、前記漏れパイプからのシリコンのエッチングに
より前記基板と前記表面層との間の漏れ電流を実質的に
減少させる、ことを含む方法。
【００２６】（２） 前記ウエーハ内の実質的に全ての
前記シリコン漏れパイプをエッチする、第１項記載の方
法。 （３） 前記方法は、前記電解質溶液への前記接触の前
に前記表面層の上にパターン化した絶縁マスクを形成し
て、前記ウエーハの前記マスクした部分は実質的に電解
エッチングを受けないことを更に含む、第１項記載の方
法。
【００２７】（４） 前記所定の電位差および前記電解
質溶液は、前記表面シリコンの前記エッチングにより前
記エッチされた漏れパイプの上および部分的な内部に多
孔性シリコンを形成し、次に前記多孔性シリコンを酸化
するように選択される、第１項記載の方法。 （５） 前記埋め込み絶縁体は二酸化珪素である、第１
項記載の方法。 （６） 前記埋め込み絶縁体は窒化珪素である、第１項
記載の方法。 （７） 前記埋め込み絶縁体の厚さは１０ｎｍから６０
０ｎｍまでの間である、第１項記載の方法。
【００２８】（８） 前記表面層の厚さは５０ｎｍから
４５０ｎｍまでの間である、第１項記載の方法。 （９） 前記電解質溶液は薄いＨＦ酸である、第１項記
載の方法。 （１０） 前記ウエーハは前記電解質溶液に対して正で
ある、第１項記載の方法。 （１１） 前記ウエーハは前記電解質溶液に対して負で
ある、第１項記載の方法。
【００２９】（１２） 酸素の注入による分離の構造で
あって、シリコン基板と、前記基板上にあり、シリコン
漏れパイプをほとんどまたは全く持たない埋め込み絶縁
体層と、前記絶縁体の上に重なる表面シリコン層と、前
記表面層から前記埋め込み絶縁体層を通して下の前記基
板に延びる一つまたは複数のエッチされたチャンネルで
あって、これにより前記基板と前記表面層との間の漏れ
電流が、実質的にエッチされていないシリコン漏れパイ
プを持つＳＩＭＯＸ構造の漏れ電流より実質的に少なく
なるように構成されたチャンネルと、を備える構造。
【００３０】（１３） 前記埋め込み絶縁体は二酸化珪
素である、第１２項記載の構造。 （１４） 前記埋め込み絶縁体は窒化珪素である、第１
２項記載の構造。 （１５） 前記埋め込み絶縁体の厚さは１０ｎｍから６
００ｎｍまでの間である、第１２項記載の構造。 （１６） 前記表面層の厚さは５０ｎｍから４５０ｎｍ
までの間である、第１２項記載の構造。 （１７） 前記エッチされたチャンネルは実質的にＳｉ
Ｏ2 で満たされている、第１２項記載の構造。 （１８） 前記エッチされたチャンネルは実質的にＳｉ
3 Ｎ4 で満たされている、第１２項記載の構造。
【００３１】（１９） 酸素の注入による分離の基板で
あって、下部のシリコン層と、前記基板上に重なってシ
リコン漏れパイプをほとんどまたは全く持たない埋め込
み絶縁体層と、前記埋め込み絶縁体の上に重なる表面シ
リコン層と、前記表面層から前記埋め込み絶縁体層を通
して下の前記下部層に延びる一つまたは複数のエッチさ
れたチャンネルとを備える基板と、前記基板上に形成さ
れる一つまたは複数の電子デバイスと、を備える集積回
路。
【００３２】（２０） この発明は、ＳＩＭＯＸプロセ
ス中に埋め込み層内に形成される埋め込みパイプに起因
する、表面層と基板シリコンとの間の漏れ電流を実質的
に減少させる方法と構造を提示する。この問題の新しい
解決法は、陽極酸化法を用いてこれらのパイプ内のシリ
コンをエッチすることである。この発明の望ましい実施
態様は、表面層（例えばシリコン３４）を電解質溶液
（例えば薄いＨＦ酸３８）に接触させる段階と、前記基
板（例えばシリコン３０）と前記溶液の間に電位差を発
生させて、漏れパイプ（例えばシリコン３６）を通して
埋め込み絶縁体層（例えばＳｉＯ2 ３２）内に電流を流
す段階を含み、これにより溶液は漏れパイプ上に実質的
にある表面シリコンの一部をエッチし、また漏れパイプ
内のシリコンをエッチして、基板と表面層の間の前記漏
れ電流路を実質的に減少させる。漏れ電流は一般にＳＩ
ＭＯＸデバイスの性能に対して有害なので、パイプ内の
シリコンをきれいに除去することは、ＳＩＭＯＸデバイ
スの性能を向上させ、歩留まりを増やす。
【図面の簡単な説明】
この発明の新規な特長は特許請求の範囲に規定されてい
る。しかし、この発明自身と他の特長や利点は、以下の
図に関連して詳細な説明を読めばよく理解できる。
【図１】代表的なＳＩＭＯＸウエーハ内の主要な３層の
断面図。
【図２】代表的なＳＩＭＯＸウエーハ内の漏れパイプの
断面図。
【図３】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図４】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図５】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図６】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図７】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図８】ＳＩＭＯＸウエーハの埋め込み酸化物層内のパ
イプから材料を除去する方法を示す断面図。
【図９】エッチング空隙を多孔性シリコン層で覆ってい
る、エッチされた漏れパイプの断面図。
【図１０】エッチング空隙をＳｉＯ2 の栓で覆ってい
る、エッチされた漏れパイプの断面図。
【図１１】電解液の槽の中でエッチされるＳＩＭＯＸウ
エーハの断面図。
【図１２】ＳＩＭＯＸウエーハをエッチングする別の方
法の断面図。
【図１３】ＳＩＭＯＸウエーハをエッチングする別の方
法の断面図。
【符号の説明】 ３０ シリコン基板 ３２ 埋め込みＳｉＯ2 ３４ 表面シリコン層 ３６ 漏れパイプ ３８ ＨＦ酸 ４０ チャンネル ４２ 多孔性シリコン層 ４４ 漏れパイプ ４６ ＳｉＯ2 の栓 ４８ ウエーハ ５０ 槽 ５２ クランプ ５４ 絶縁シール ５６ 電極 ５８ 平面電極 ６０ 絶縁スペーサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/00 ３０１ Ｓ 27/12 Ｆ Ｈ０１Ｌ 21/306 Ｌ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ＳＩＭＯＸウエーハ内の一つまたは複数
    のシリコン漏れパイプからシリコンをエッチする方法で
    あって、前記ウエーハはシリコン基板と、前記基板の上
    に重なる埋め込み絶縁体層と、前記埋め込み絶縁体の上
    に重なる表面シリコン層とを備え、前記漏れパイプは前
    記埋め込み絶縁体を通して前記基板と前記表面層とを接
    続し、前記方法は、 ａ． 前記表面層を電解質溶液に接触させ、前記溶液は
    前記ウエーハと前記溶液の間に所定の電位差がなければ
    前記表面層を実質的にエッチしないが、前記ウエーハと
    前記溶液の間に前記電位差があれば前記表面層をエッチ
    し、 ｂ． 前記ウエーハと前記溶液の間に前記電位差を発生
    させて、前記漏れパイプを通して電流を流し、これによ
    り前記溶液は前記漏れパイプの上に実質的にある前記表
    面シリコンの一部をエッチし、更に前記漏れパイプ内の
    前記シリコンを実質的にエッチして、前記漏れパイプか
    らのシリコンのエッチングにより前記基板と前記表面層
    との間の漏れ電流を実質的に減少させる、 ことを含む方法。
  2. 【請求項２】 酸素の注入による分離構造であって、 シリコン基板と、 前記基板上にあり、シリコン漏れパイプをほとんどまた
    は全く持たない埋め込み絶縁体層と、 前記絶縁体の上に重なる表面シリコン層と、 前記表面層から前記埋め込み絶縁体層を通して下の前記
    基板に延び、そのため前記基板と前記表面層との間の漏
    れ電流が、実質的にエッチされていないシリコン漏れパ
    イプを持つＳＩＭＯＸ構造の漏れ電流より実質的に少な
    い、一つまたは複数のエッチされたチャンネルと、 を備える構造。
JP6141869A 1993-06-24 1994-06-23 絶縁体上のシリコンの基板内の漏れ電流の減少 Pending JPH07169828A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/082,079 US5352341A (en) 1993-06-24 1993-06-24 Reducing leakage current in silicon-on-insulator substrates
US082079 1993-06-24

Publications (1)

Publication Number Publication Date
JPH07169828A true JPH07169828A (ja) 1995-07-04

Family

ID=22168932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6141869A Pending JPH07169828A (ja) 1993-06-24 1994-06-23 絶縁体上のシリコンの基板内の漏れ電流の減少

Country Status (2)

Country Link
US (1) US5352341A (ja)
JP (1) JPH07169828A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539803A (en) * 1994-09-09 1996-07-23 At&T Corp. Wireless test mode for a cordless telephone
KR100217006B1 (ko) * 1995-10-17 1999-09-01 미따라이 하지메 에칭 방법, 이 에칭 방법을 사용한 반도체 소자의 제조 방법 및 이 에칭 방법의 실시에 적합한 장치
US5965005A (en) * 1997-09-22 1999-10-12 National Science Council Mask for porous silicon formation
WO2004095579A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited Ｓｏｉ基板上への半導体集積回路装置の製造方法
US20040266129A1 (en) * 2003-06-27 2004-12-30 International Business Machines Corporation Method of forming silicon-on-insulator wafers having process resistant applications
CN111267254A (zh) * 2018-12-05 2020-06-12 上海新昇半导体科技有限公司 一种晶棒切片方法

Also Published As

Publication number Publication date
US5352341A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
KR100311886B1 (ko) 실리콘-온-절연체기판의 표면실리콘층의두께를변화시키기위한방법
US5244819A (en) Method to getter contamination in semiconductor devices
US6528388B2 (en) Method for manufacturing semiconductor device and ultrathin semiconductor device
US20010021588A1 (en) Nitridation for split gate multiple voltage devices
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
US6225667B1 (en) Leaky lower interface for reduction of floating body effect in SOI devices
JP5003322B2 (ja) Ｓｏｉウェーハの評価方法
CN110941046B (zh) 一种soi硅光栅的制作方法
JP3660469B2 (ja) Ｓｏｉ基板の製造方法
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
JP2736276B2 (ja) 半導体集積回路内の移動性イオン汚染を低減するための方法
JP5254549B2 (ja) 半導体複合構造体
JP2000124091A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH06302791A (ja) 半導体基板及びその製造方法
JPH09213916A (ja) Ｓｏｉ基板の製造方法
JP2002359362A (ja) 基板評価用素子、その製造方法及びｓｏｉ基板の評価方法
US20220093411A1 (en) Method for fabricating high-voltage (hv) transistor
JP2001077336A (ja) 基板評価用素子及びその製造方法
JP3671894B2 (ja) 基板評価用素子、その製造方法及びｓｏｉ基板の評価方法
JP3496600B2 (ja) シリコンウエハの作製方法
KR100351905B1 (ko) 반도체 소자의 격리막 형성방법
KR19980084714A (ko) 반도체소자의 분리영역 제조방법
JPH02218109A (ja) 珪素層を絶縁層に形成する方法
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
TW383469B (en) Manufacturing method for silicon on insulation layer in integrated circuit (SOI)