JP3496600B2 - シリコンウエハの作製方法 - Google Patents

シリコンウエハの作製方法

Info

Publication number
JP3496600B2
JP3496600B2 JP33929199A JP33929199A JP3496600B2 JP 3496600 B2 JP3496600 B2 JP 3496600B2 JP 33929199 A JP33929199 A JP 33929199A JP 33929199 A JP33929199 A JP 33929199A JP 3496600 B2 JP3496600 B2 JP 3496600B2
Authority
JP
Japan
Prior art keywords
ion implantation
silicon wafer
silicon
oxide film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33929199A
Other languages
English (en)
Other versions
JP2001156012A (ja
Inventor
克己 登木口
関  孝義
忠 佐藤
純也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33929199A priority Critical patent/JP3496600B2/ja
Publication of JP2001156012A publication Critical patent/JP2001156012A/ja
Application granted granted Critical
Publication of JP3496600B2 publication Critical patent/JP3496600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウエハの作
製方法に係り、特に、大電流酸素イオンビームをシリコ
ンウエハに所定のエネルギーで所定の量だけイオン注入
し、注入されたウエハを熱処理してシリコンウエハ内に
埋込み酸化膜を形成するものに好適なシリコンウエハの
作製方法に関する。
【0002】
【従来の技術】高集積半導体デバイスの作製では集積度
の飛躍的な増加に伴い、近年消費電力の低減やデバイス
動作の更なる高速度化が求められている。
【0003】高速で動作し、かつ、低消費電力で済む半
導体デバイスを作製するため、従来の固体シリコンウエ
ハに代わってシリコン基板内に埋込み酸化膜(Si
2 )を持つシリコンウエハの上に半導体デバイスを作
製する方法が開発されてきている。シリコンウエハ内に
埋込み酸化膜を形成させる方法には種々の方法がある。
【0004】本発明は、このうち酸素イオンをシリコン
基板に直接イオン注入し、注入エネルギーに応じた深さ
に均一な埋込み酸化膜を形成するいわゆるSIMOX
(Separation by Implanted Oxygen、注入酸素による分
離)ウエハといわれる埋込み酸化膜付きシリコンウエハ
の作製方法についてのものである。
【0005】SIMOXウエハの作製方法は、イオン注
入工程と、その後の熱処理工程の2つに大別される。
【0006】図4はSIMOXウエハのイオン注入工程
における従来方法を説明する図である。図4(A)に酸
素イオンビーム2をシリコンウエハ1に注入する様子を
示すが、通常、酸素イオンビーム2は100〜200k
eVのエネルギーでシリコンウエハ1に注入される。注
入量は2×10の17乗から2×10の18乗の範囲で
ある。シリコンウエハ1は、500〜650℃程度の高
温に加熱されながら注入が行われる(図にはウエハ加熱
機構(たとえばランプヒータ等)は省略している)。イ
オン注入された酸素イオンは、シリコンウエハ内で図4
(B)のように分布する。イオン注入されたシリコンウ
エハを熱処理すると、図4(C)に示したようにシリコ
ンウエハ内に埋込み酸化膜層3が形成され、埋込み酸化
膜付きシリコンウエハが作製される。シリコン半導体デ
バイスは埋込み酸化膜層3の上部のシリコン層1″(イ
オン注入された表面側のシリコン層)に形成される。埋
込み酸化膜層3の厚みと上部シリコン層1″の厚みは概
ね酸素イオンエネルギーにより決まり、通常50〜20
0nm程度である。
【0007】しかしながら、図4の従来の埋込み酸化膜
付きシリコンウエハ(SIMOXウエハ)のイオン注入
工程では、注入中にシリコンウエハ表面に微小異物が着
くと、その直下は酸素イオンが注入されなくなるため、
注入後の熱処理を行っても埋込み酸化膜が形成されない
穴(ピンホール)が発生する欠点があった。ピンホール
があるとその上に作られる半導体デバイス(たとえばC
MOSデバイス)は動作不良を引き起こす。
【0008】図5は埋込み酸化膜付きシリコンウエハの
作製過程によるピンホール5やシリコン島5′の発生と
形態を説明する図である。図5(A)は、シリコンウエ
ハ表面に異物4が付着したままのイオン注入状態を説明
する図である。また、図5(B)は、このウエハを熱処
理して作製される埋込み酸化膜付きシリコンウエハを説
明する図である。異物4は注入後では熱処理や洗浄等の
工程で除去される。しかし、図5(B)に示すように、
異物位置に対応した場所には酸化物が形成されず、ピン
ホール5が発生する。また、ピンホール5にはならない
ものの、酸素量が少ないことにより埋込み酸化膜3の中
にシリコンの塊が酸化されないまま残るいわゆるシリコ
ン島が発生しやすかった。
【0009】図5(C)は、ウエハ表面付近の拡大図で
あり、従来例によるシリコン島5′の形態を説明する図
である。したがって、従来の埋込み酸化膜付きシリコン
ウエハのイオン注入工程では、注入中にシリコンウエハ
表面に極力、異物がつかない改良がなされてきた。改良
の主たるものは、通常の半導体デバイス作製用のイオン
注入装置に見られる改良と同じように、イオン注入装置
そのもののクリーン化である。
【0010】例えば、注入装置ビームラインや注入処理
室内での埃の発生防止やウエハ上に埃が留まりにくい構
成(例えばウエハを下向きにしてイオン注入する)など
である。
【0011】しかしながら、ピンホールを形成する異物
の粒径は0.2μm 程度と小さく、この程度の小さな異
物になると注入処理室にシリコンウエハを移送しただけ
でも数10個レベルの異物が着くこともある。したがっ
てイオン注入中にウエハへの異物付着を完全に防止する
ことは事実上困難である。
【0012】
【発明が解決しようとする課題】本発明は、仮に異物が
シリコンウエハ上にあっても、ピンホールの発生を減ら
すためのものである。ピンホールは、所定の注入量(4
×10の17乗程度)になるまでの期間、異物が滞在す
ることにより発生する。異物の直下の領域については、
ある程度(1×10の17乗以上)の酸素イオンが注入
されれば、その後の熱処理により連続な埋込み酸化膜が
形成される。したがって、所定の注入量になるまでの間
に異物を除去する工程を入れれば、その後の注入で異物
位置の直下には酸素が全くイオン注入されない部分がな
くなるのでピンホール個数は減らせる。異物粒径が0.
2μm 程度と小さいため、異物除去後のイオン注入時
に同一の位置に再び異物が着く確率は非常に小さいと考
えられる。したがって、所定の注入量に達するまでの間
に1回以上の異物除去操作を行うことはピンホール発生
を減らす上で極めて効果的である。
【0013】
【課題を解決するための手段】シリコンウエハに酸素イ
オンを所定の量(約4×10の17乗)だけイオン注入
する途中で異物を除去するには、異物を効果的に除去可
能なシリコンウエハをあらかじめ用いる方法が有効であ
る。
【0014】例えば、シリコンウエハのイオン注入され
る面に酸化膜を着けたウエハを用いれば、シリコン基板
を削ることなくシリコン酸化膜だけを選択的に除去する
ことが可能である。このためには酸化膜のみエッチング
しシリコンはエッチングしない選択エッチング溶液やプ
ラズマエッチング用ガスを使えば良い。酸化膜の厚みが
一定以上(代表的には異物粒径の大きさと同等な厚み)
あれば、酸化膜除去とともに異物も効果的に剥がれ落
ち、異物除去が容易に行える。
【0015】一方、シリコン基板とは別の膜を表面に形
成してイオン注入する場合、イオン注入に固有な問題を
避ける工夫も必要である。即ち、ウエハが全面絶縁膜で
あるとイオン照射による絶縁物帯電が発生し、イオンビ
ーム形状が変わったり、あるいは所定のエネルギーでイ
オン注入が行えなくなり、結果的に一様な埋込み酸化膜
の形成が困難となる。このため表面に設ける膜は極力帯
電防止できる材質や構造でなければならない。
【0016】
【発明の実施の形態】以下、本発明をその実施例により
説明する。
【0017】図1(A)は本願発明に基づくシリコンウ
エハの形態を説明する図、図1(B)はその注入工程を説
明する図である。
【0018】本実施例では、直径200mmのシリコンウ
エハ表面に、0.2μm 程度の厚みの酸化膜6及びその
上に約0.2μm の厚さの非晶質もしくは多結晶シリコ
ン膜7をあらかじめ全面に設けた。そして、このウエハ
に酸素イオン注入を行った。酸化膜としては、シリコン
ウエハの上にCVD(化学気相成長)法により酸化膜を
積み上げたものと、シリコンウエハそのものを熱酸化に
より酸化させて酸化膜を付けたものの両者で実施した
が、いずれの方法による酸化膜形成でもその後に得られ
た効果に影響はなかった。
【0019】本実施例では、表面多層膜付きウエハ1を
500℃〜650℃にランプ加熱しながら180keV
の酸素イオンビームでイオン注入した。注入電流は50
〜100mAである。ウエハ最表面は導電性の非晶質も
しくは多結晶シリコンであるため、この部分を接地させ
ることにより帯電は発生せず、180keVのエネルギ
ーに対応する深さに均一に酸素イオンが注入できた。ま
た、本実施例では所定の注入量の半分の注入が終了した
段階で表面多層膜付きウエハを注入処理室(真空下にあ
る)から取り出した。この段階でウエハ(直径200m
m)の表面に着いている異物を測定したところ、ウエハ
全面で粒径0.2μm 以上の異物個数は500〜300
0個の桁であった。その後、このウエハをKOH(水酸
化カリウム)溶液に浸して非晶質シリコンもしくは多結
晶シリコンを完全に除去した。さらにHF(弗化水素)
溶液に一定時間浸して、シリコン酸化膜を除去した。こ
れらの膜除去後のウエハ上の異物個数を測定したところ
同じ粒径の異物は100個以下に低減した。その後、再
びこのウエハを注入処理室に導入し、同様にウエハ温度
を上げて酸素イオンをイオン注入した。この時、注入深
さが同じになるように注入エネルギーは180keVよ
り低い値に設定して注入を行った。酸素が注入される深
さ位置が同じになるように2回目の注入エネルギーは除
去した膜厚に応じて低い値に調整した。所定の注入量
(約4×1017個/cm2 )が得られたのち、打込みウエ
ハを従来の熱処理工程に通して埋込み酸化膜付きシリコ
ンウエハを作製した。
【0020】このウエハのピンホール密度(単位面積当
りのピンホール個数)を測定したところ、従来方法では
数個〜数10個/cm2であったものが本発明により0.1
個/cm2 以下に低減できることが分かった。図1(B)
の処理工程の実施例では、注入を2回に分け、その間で
表面多層膜の除去を行ったが、表面除去を複数回に分
け、これに応じて注入を複数回に分けて実施しても良い
ことは発明の本質からして明らかである。
【0021】図2は、本発明に基づく別の実施例を説明
する図である。本実施例では、表面多層膜としてシリコ
ン酸化膜(SiO2 )のみとした。この場合、シリコン
酸化膜は絶縁物であるためシリコン基板全面に設けると
イオン注入に際し、帯電が発生した。このため実施例で
はシリコン基板表面中の酸化膜部分の占める割合(アン
テナ比)を変えて実験した。その結果、適当な間隔でシ
リコン部分が露出するようにすれば90%以下の酸化膜
占有率にすることにより問題なくイオン注入が行えるこ
とがわかった。シリコン酸化膜のないところでは異物付
着は防止できないものの、シリコン酸化膜を全く設けな
い従来方法に比べればウエハ全体としての平均ピンホー
ル密度は1桁以上少ない0.1個/cm2 以下にできた。
【0022】以上述べた本実施例では非晶質もしくは多
結晶シリコンとシリコン酸化膜の組合わせによる多層膜
を使ってイオン注入する例を示した。シリコン酸化膜や
非晶質、多結晶シリコン膜の代わりに基板シリコンと選
択的エッチングが行える膜で、かつ、500〜650℃
に耐える膜であれば他の膜(例えば窒化シリコン,炭化
シリコン(SiC)など)を多層膜の一部もしくは全部
に使って良いことは発明の本質からして明らかである。
【0023】図1、及び図2に示した実施例では、表面
多層膜を除去するために、ウエハを注入装置処理室から
一旦大気中に取り出し、別の膜除去装置により多層膜を
除去していた。この場合、ウエハを大気に取り出し、除
去後に再び真空下の注入室に戻すと取り出しと再装着の
ための操作時間は長くなり、注入処理枚数が減る嫌いが
ある。また大気中から真空下の注入処理室にウエハを搬
送するとこの間で再び異物が表面に付着しやすくなる。
【0024】図3は処理枚数の減少を極力抑え、かつ2
回目以降の注入のための搬送時異物量を減らすための別
の実施例を説明する図である。
【0025】図3では、真空下に置かれた注入処理室9
に直結してプラズマエッチング装置11を設けた。プラ
ズマエッチング装置11はエッチングガスの放電プラズ
マ12により多層膜を除去する装置である。エッチング
装置は真空下で動作する装置であり、ゲートバルブ10
を介して注入処理室9と結合している。直径200mmの
多層膜付きウエハ1への注入の途中で、このウエハをエ
ッチング装置11に移設し、ここで多層膜のエッチング
除去を行った。その後、再び注入処理室9にウエハを戻
した。多層膜を除去するエッチングガスとしてはエッチ
ング選択性(特定の材料はエッチングするが他の材料に
はエッチング性能をもたない性質)を持つものが種々知
られている。本実施例ではプラズマエッチング装置11
としてマイクロ波の磁場中の放電で発生するプラズマを
使ったマイクロ波プラズマエッチング装置を利用した。
【0026】酸素イオン注入は、通常、複数枚のシリコ
ンウエハへの同時注入処理(バッチ処理)で行われる。
一方、プラズエッチング装置では、ウエハを一枚ずつ処
理する枚葉式が一般的である。今回用いた枚葉式マイク
ロ波プラズマエッチング装置では、低ガス圧力下で高密
度プラズマを発生できるため膜除去速度は高くできる。
このため、1枚当りの膜除去処理時間は数分以内で済ん
だ。全ウエハ(13枚)に対して0.2μm 厚の膜の除去
に要する処理時間は移設操作時間を含め30分以下であ
った。一方、注入時間は正味3〜4時間である。したが
って、膜除去操作時間の処理枚数への影響は小さくでき
た。これに対し、大気中にウエハを取り出し、多層膜を
溶液で除去し、再び注入処理室に戻す場合の処理時間は
膜除去に加え、洗浄,乾燥等の処理も必要になること、
また真空排気などの余分な時間も加わるため1時間程度
であった。
【0027】本発明による埋込み酸化膜付きシリコンウ
エハを使って半導体デバイスを作製したところ、ピンホ
ールが原因となるデバイス不良率は著しく減少し、デバ
イス作製の歩留りは量産に適合できる99%以上の値に
なった。また埋込み酸化膜中のシリコン島の発生量も減
ったため約100nm厚みの埋込み酸化膜の電気的絶縁
破壊電圧も通常の熱酸化膜並みの高い絶縁耐圧(60〜
80V)が得られた。
【0028】
【発明の効果】以上説明した本発明によれば、埋込み酸
化膜付きシリコンウエハのピンホール発生密度を0.1
個/cm2以下に下げることができ、埋込み酸化膜付きシ
リコンウエハの品質が著しく向上する。また、本発明の
製法により作製された埋込み酸化膜付きシリコンウエハ
から作られる半導体デバイスの歩留りが向上し、実用に
供しその効果は著しく大である。
【図面の簡単な説明】
【図1】本発明による埋込み酸化膜付きシリコンウエハ
の作製を説明する図で、(A)は多層膜付きシリコンウ
エハへの酸素イオン注入状態を説明する図、(B)は本
発明による埋込み酸化膜付きシリコンウエハの作製工程
を説明する図である。
【図2】本発明に基づく別の実施例を説明する図であ
る。
【図3】本発明に基づく別の実施例を説明する図であ
る。
【図4】従来技術による埋込み酸化膜付きシリコンウエ
ハを説明する図で、(A)はシリコンウエハへの酸素イ
オン注入を説明する図、(B)はシリコンウエハ内での
注入酸素濃度の深さ方向分布を説明する図、(C)は注
入ウエハを熱処理して得られる埋込み酸化膜付きシリコ
ンウエハの形態を説明する図である。
【図5】従来技術による埋込み酸化膜付きシリコンウエ
ハで見られるピンホールの発生を説明する図で、(A)
は異物が着いた状態での酸素イオン注入状態を説明する
図、(B)はピンホール発生形態を説明する図である。
【符号の説明】
1…シリコンウエハ、2…酸素イオンビーム、3…埋込
み酸化膜、4…異物、5…ピンホール、5′…シリコン
島、6…シリコン酸化膜(SiO2 )、7…非晶質シリ
コン膜もしくは多結晶シリコン膜、8…酸素イオン注入
装置、9…イオン注入処理室、10…真空用ゲートバル
ブ、11…プラズマエッチング装置、12…エッチング
ガスのプラズマ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 忠 茨城県日立市大みか町七丁目2番1号 株式会社 日立製作所 電力・電機開発 研究所内 (72)発明者 伊藤 純也 茨城県日立市大みか町七丁目2番1号 株式会社 日立製作所 電力・電機開発 研究所内 (56)参考文献 特開 平8−78647(JP,A) 特開 平7−335848(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/265 H01L 27/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコンウエハに酸素イオンをイオン注入
    し、イオン注入後にウエハを熱処理することによって埋
    込み酸化膜付きシリコンウエハを作製する際に、 前記シリコンウエハのイオン注入される側の表面に、あ
    らかじめ最表面が導電性層であり、且つ当該導電性層と
    前記シリコンウエハ間にシリコン酸化膜層を有する表面
    を形成してから、前記導電性層を接地させつつ酸素イ
    オン打込みを行うと共に、イオン注入工程の途中で前記
    表面層を除去する工程を少なくとも1回実施することを
    特徴とするシリコンウエハの作製方法。
  2. 【請求項2】前記表面層が非結晶シリコン、若しくは多
    結晶シリコン膜とシリコン酸化膜の2層の膜で構成され
    たシリコンウエハに対して酸素イオン打込みを行うこと
    を特徴とする請求項1記載のシリコンウエハの作製方
    法。
  3. 【請求項3】前記シリコン酸化膜を含む表面層を除去し
    た後の酸素イオン注入エネルギーが表面層除去前のエネ
    ルギーより小さくなっていることを特徴とする請求項
    1、又は2記載のシリコンウエハの作製方法。
  4. 【請求項4】注入の途中で前記シリコンウエハが納めら
    れた真空下のイオン注入処理室から該シリコンウエハを
    大気中に取り出し、表面層付きウエハを溶液等に含浸さ
    せることによってこれらの膜を除去し、その後再びイオ
    ン注入処理室に戻し、所定のイオン注入量になるまでイ
    オン注入を追加実施することを特徴とする請求項1、又
    は2記載のシリコンウエハの作製方法。
  5. 【請求項5】注入の途中で前記シリコンウエハの酸化
    膜、若しくは表面層を除去するために、イオン注入処理
    装置室に減圧下で動作するプラズマエッチング装置を併
    設せしめ、注入の途中でプラズマエッチング装置を使い
    酸化膜を含む表面層を除去し、その後再びイオン注入処
    理室に戻し、しかる後に所定の注入量になるまで酸素イ
    オン注入を追加実施することを特徴とする請求項1、又
    は2記載のシリコンウエハ作製方法。
JP33929199A 1999-11-30 1999-11-30 シリコンウエハの作製方法 Expired - Fee Related JP3496600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33929199A JP3496600B2 (ja) 1999-11-30 1999-11-30 シリコンウエハの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33929199A JP3496600B2 (ja) 1999-11-30 1999-11-30 シリコンウエハの作製方法

Publications (2)

Publication Number Publication Date
JP2001156012A JP2001156012A (ja) 2001-06-08
JP3496600B2 true JP3496600B2 (ja) 2004-02-16

Family

ID=18326076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33929199A Expired - Fee Related JP3496600B2 (ja) 1999-11-30 1999-11-30 シリコンウエハの作製方法

Country Status (1)

Country Link
JP (1) JP3496600B2 (ja)

Also Published As

Publication number Publication date
JP2001156012A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
JP2687966B2 (ja) 半導体装置の製造方法
JPH07142567A (ja) Soi膜厚制御法
US4479831A (en) Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment
US5244819A (en) Method to getter contamination in semiconductor devices
US5387541A (en) Method of making silicon-on-porous-silicon by ion implantation
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US3966501A (en) Process of producing semiconductor devices
JP3900741B2 (ja) Soiウェーハの製造方法
EP0044426B1 (en) Method for forming an integrated injection logic circuit
JPH11233449A (ja) 半導体基板の製造方法
US5543336A (en) Removing damage caused by plasma etching and high energy implantation using hydrogen
WO2002080276A1 (fr) Procede de production de substrat simox et substrat simox correspondant
GB2109162A (en) Forming dielectrically isolated silicon regions
JP3838397B2 (ja) 半導体製造方法
JP2002016013A (ja) 炭化珪素半導体装置の製造方法
KR100878732B1 (ko) Simox 웨이퍼 제조 방법
JP3496600B2 (ja) シリコンウエハの作製方法
JP3956499B2 (ja) 半導体装置の製造方法
JPH07193072A (ja) 半導体基板の製造方法
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
JPH08293589A (ja) 半導体基板および半導体装置
US5021358A (en) Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition
WO2001003191A1 (fr) Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JPH07193204A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees