JPH08293589A - 半導体基板および半導体装置 - Google Patents
半導体基板および半導体装置Info
- Publication number
- JPH08293589A JPH08293589A JP9649295A JP9649295A JPH08293589A JP H08293589 A JPH08293589 A JP H08293589A JP 9649295 A JP9649295 A JP 9649295A JP 9649295 A JP9649295 A JP 9649295A JP H08293589 A JPH08293589 A JP H08293589A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- oxide film
- silicon oxide
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Abstract
(57)【要約】
【構成】 CZ-Siウェーハに２段階熱処理を施して酸素
析出物２を形成後、冷却時の熱応力により表面近傍に転
位群５を形成する。このウェーハを基板１とし、酸化シ
リコン膜３をつけたもう一つのウェーハを貼り合わせ、
貼り合わせウェーハを研削、研磨してSOI層４を形成す
る。 【効果】 基板に酸素析出物と転位を導入しているた
め、重金属不純物を効率よくゲッタリングできる。ま
た、貼り合わせSOIウェーハの内部に欠陥が埋め込まれ
ているため、その後のプロセスにおいて欠陥が除去され
ることがなく、ゲッタリング効果が持続する。
析出物２を形成後、冷却時の熱応力により表面近傍に転
位群５を形成する。このウェーハを基板１とし、酸化シ
リコン膜３をつけたもう一つのウェーハを貼り合わせ、
貼り合わせウェーハを研削、研磨してSOI層４を形成す
る。 【効果】 基板に酸素析出物と転位を導入しているた
め、重金属不純物を効率よくゲッタリングできる。ま
た、貼り合わせSOIウェーハの内部に欠陥が埋め込まれ
ているため、その後のプロセスにおいて欠陥が除去され
ることがなく、ゲッタリング効果が持続する。
Description
【０００１】
【産業上の利用分野】本発明はLSI(Large-Scale Integr
ation)等の電子デバイスに使用されるSOI基板に関する
ものである。
ation)等の電子デバイスに使用されるSOI基板に関する
ものである。
【０００２】
【従来の技術】LSIは通常、シリコン単結晶から切り出
したウェーハを基板に用いている。しかし、近年、デバ
イスの高集積化に伴い、ラッチアップ、アルファ線によ
るソフトエラー、寄生容量による誤動作が大きな問題と
なってきた。
したウェーハを基板に用いている。しかし、近年、デバ
イスの高集積化に伴い、ラッチアップ、アルファ線によ
るソフトエラー、寄生容量による誤動作が大きな問題と
なってきた。
【０００３】このような問題を解決するものとして、絶
縁膜(酸化シリコン膜)上に素子領域を形成したSOIウェ
ーハが注目を集めている。SOI構造を作るには、大きく
分けてSIMOX(Separated by IMplanted OXygen)と貼り合
わせの２つの方法がある。
縁膜(酸化シリコン膜)上に素子領域を形成したSOIウェ
ーハが注目を集めている。SOI構造を作るには、大きく
分けてSIMOX(Separated by IMplanted OXygen)と貼り合
わせの２つの方法がある。
【０００４】SIMOXはシリコン結晶に酸素イオンを高濃
度で打ち込み、熱処理することにより基板内部に酸化シ
リコン膜を形成するものである。この方法はイオン打ち
込みによって形成される欠陥を除去するために、1350℃
以上の温度での熱処理を必要とする。しかし、それによ
っても、SOI層の転位を完全に除去することは不可能で
あるという問題がある。
度で打ち込み、熱処理することにより基板内部に酸化シ
リコン膜を形成するものである。この方法はイオン打ち
込みによって形成される欠陥を除去するために、1350℃
以上の温度での熱処理を必要とする。しかし、それによ
っても、SOI層の転位を完全に除去することは不可能で
あるという問題がある。
【０００５】一方、貼り合わせSOIウェーハは酸化シリ
コン膜を形成したウェーハを何も形成していないウェー
ハと接着した後、片方の基板を薄膜化してSOI構造基板
とするものであり、近年、貼り合わせ技術が実用段階ま
で急進展してきた。しかし、従来のSOIウェーハの作成
技術では重金属汚染の対策がなされていないため、ウェ
ーハの重金属汚染が生ずると、pn接合のリーク電流の増
大やゲート酸化膜の絶縁性の劣化など、LSIデバイスの
歩留り低下を招く。従って、素子領域の金属汚染は極力
防止する必要がある。
コン膜を形成したウェーハを何も形成していないウェー
ハと接着した後、片方の基板を薄膜化してSOI構造基板
とするものであり、近年、貼り合わせ技術が実用段階ま
で急進展してきた。しかし、従来のSOIウェーハの作成
技術では重金属汚染の対策がなされていないため、ウェ
ーハの重金属汚染が生ずると、pn接合のリーク電流の増
大やゲート酸化膜の絶縁性の劣化など、LSIデバイスの
歩留り低下を招く。従って、素子領域の金属汚染は極力
防止する必要がある。
【０００６】しかし、基板の中に金属不純物に対するシ
ンク(sink)があれば、基板が金属不純物で汚染されても
ウェーハの熱処理の際に金属がそこに捕獲、固定され
る。このようにして素子領域の金属不純物の濃度を低く
する手法はゲッタリングと呼ばれる。
ンク(sink)があれば、基板が金属不純物で汚染されても
ウェーハの熱処理の際に金属がそこに捕獲、固定され
る。このようにして素子領域の金属不純物の濃度を低く
する手法はゲッタリングと呼ばれる。
【０００７】バルクウェーハでは従来より種々のゲッタ
リング技術が用いられている。ゲッタリング技術はイン
トリンシックゲッタリング(IG)とエクストリンシックゲ
ッタリング(EG)に大別される。IGはCZ-Si結晶を熱処理
することによって、ウェーハ表面近傍の酸素を外方拡散
させ素子領域内を無欠陥にする一方、ウェーハ内部では
酸素析出物を形成し、そこに金属不純物をゲッターさせ
るものである。
リング技術が用いられている。ゲッタリング技術はイン
トリンシックゲッタリング(IG)とエクストリンシックゲ
ッタリング(EG)に大別される。IGはCZ-Si結晶を熱処理
することによって、ウェーハ表面近傍の酸素を外方拡散
させ素子領域内を無欠陥にする一方、ウェーハ内部では
酸素析出物を形成し、そこに金属不純物をゲッターさせ
るものである。
【０００８】IGは汚染の可能性も少なく、製造プロセス
自体にIG処理的な要素があるという利点がある。しか
し、酸素の析出が不十分だと金属不純物のゲッタリング
効果が落ちる。一方、析出が過剰になると素子領域に酸
素析出物が形成され、ゲート耐圧不良等の原因となる。
このようにIGは素子領域を完全に無欠陥に保ちながら、
ウェーハ内部に多数の欠陥を作成することは困難であ
る。
自体にIG処理的な要素があるという利点がある。しか
し、酸素の析出が不十分だと金属不純物のゲッタリング
効果が落ちる。一方、析出が過剰になると素子領域に酸
素析出物が形成され、ゲート耐圧不良等の原因となる。
このようにIGは素子領域を完全に無欠陥に保ちながら、
ウェーハ内部に多数の欠陥を作成することは困難であ
る。
【０００９】他方、EGはサンドブラスト、イオン注入、
高濃度リン拡散により基板の裏面に欠陥を導入して、金
属不純物をゲッターさせるものである。このうち、イオ
ン注入や高濃度リン拡散はプロセス条件との兼ねあいが
難しく、実用には至っていない。サンドブラスト法が処
理の容易さ、コストの安さのため多く使用されている。
しかし、サンドブラスト法は尖った角のある研磨剤を基
板に吹き付けるため、基板の表面でクラックを生じ、そ
の後の工程でそこから微粒子が発生し、ウェーハ汚染に
よる素子の歩留り悪化を引き起こす。これを防止するた
め、吹き付け強度を低減させているが、その結果、基板
の損傷の発生が少なくなるため、優れたゲッタリング効
果が得られないという欠点もある。さらに、EGはデバイ
ス製造プロセスで酸化シリコン膜の形成、除去をくりか
えすことによって、ウェーハ裏面に入れたダメージが同
時に除去されてしまい、ゲッタリング効果が薄れていく
という欠点がある。
高濃度リン拡散により基板の裏面に欠陥を導入して、金
属不純物をゲッターさせるものである。このうち、イオ
ン注入や高濃度リン拡散はプロセス条件との兼ねあいが
難しく、実用には至っていない。サンドブラスト法が処
理の容易さ、コストの安さのため多く使用されている。
しかし、サンドブラスト法は尖った角のある研磨剤を基
板に吹き付けるため、基板の表面でクラックを生じ、そ
の後の工程でそこから微粒子が発生し、ウェーハ汚染に
よる素子の歩留り悪化を引き起こす。これを防止するた
め、吹き付け強度を低減させているが、その結果、基板
の損傷の発生が少なくなるため、優れたゲッタリング効
果が得られないという欠点もある。さらに、EGはデバイ
ス製造プロセスで酸化シリコン膜の形成、除去をくりか
えすことによって、ウェーハ裏面に入れたダメージが同
時に除去されてしまい、ゲッタリング効果が薄れていく
という欠点がある。
【００１０】
【発明が解決しようとする課題】上述したように、従来
のSOI基板には重金属不純物に対するゲッタリング能力
はほとんどない。一方、バルクウェーハで用いられてい
るゲッタリング技術では素子領域内の無欠陥性と、高い
ゲッタリング能力を両立させることは困難である。
のSOI基板には重金属不純物に対するゲッタリング能力
はほとんどない。一方、バルクウェーハで用いられてい
るゲッタリング技術では素子領域内の無欠陥性と、高い
ゲッタリング能力を両立させることは困難である。
【００１１】本発明はSOI基板の素子領域の無欠陥性と
ゲッタリング能力の両立を目指すものである。
ゲッタリング能力の両立を目指すものである。
【００１２】
【課題を解決するための手段】本発明の基板は、CZ-Si
ウェーハに熱処理を施し、酸素析出物を形成するととも
に表面近傍に転位を導入することによって重金属不純物
のシンクとなる欠陥を形成し、このウェーハと、表面に
酸化シリコン膜を形成したもう１枚のウェーハを対向さ
せ密着させて貼り合わせた後、酸化シリコン膜を形成し
たウェーハを研削、研磨によって薄くし、SOIウェーハ
に仕上げる。
ウェーハに熱処理を施し、酸素析出物を形成するととも
に表面近傍に転位を導入することによって重金属不純物
のシンクとなる欠陥を形成し、このウェーハと、表面に
酸化シリコン膜を形成したもう１枚のウェーハを対向さ
せ密着させて貼り合わせた後、酸化シリコン膜を形成し
たウェーハを研削、研磨によって薄くし、SOIウェーハ
に仕上げる。
【００１３】
【作用】本発明によれば、基板に酸素析出物と転位が導
入されているため、重金属不純物をゲッタリングするこ
とができる。また、酸化シリコン膜の下側、すなわち、
素子領域に近いところに転位があるため、ゲッタリング
効果が高い。基板とSOI層は酸化シリコン膜によってさ
えぎられているため、基板の転位がSOI層に伝播するこ
とがなく、素子領域を無欠陥にすることができる。
入されているため、重金属不純物をゲッタリングするこ
とができる。また、酸化シリコン膜の下側、すなわち、
素子領域に近いところに転位があるため、ゲッタリング
効果が高い。基板とSOI層は酸化シリコン膜によってさ
えぎられているため、基板の転位がSOI層に伝播するこ
とがなく、素子領域を無欠陥にすることができる。
【００１４】
＜実施例１＞以下のような方法で図１、図２に示すよう
な２種類のSOIウェーハを作成した。
な２種類のSOIウェーハを作成した。
【００１５】まず、図１を用いて第１のSOIウェーハに
ついて説明する。CZシリコン単結晶インゴットから、(1
00)面から４°傾いた面を主面とするウェーハ(直径６イ
ンチ、厚さ550μm)を切り出し、鏡面研磨した。ウェー
ハの格子間酸素濃度は１立方センチメートルあたり、８
〜９かける10の17乗(これを８〜９×10＾17と記す、以
下同様)個である。該ウェーハを10mm間隔で石英ボート
に並べ、窒素雰囲気中にて700℃の温度で４時間、さら
に乾燥酸素雰囲気中にて1000℃の温度で16時間の２段階
熱処理を行なった。熱処理後、ボートを10cm/minの速度
で引き出した。この熱処理によって１立方センチメート
ルあたり、３〜５×10^17個の酸素が析出した。このよ
うにして酸素析出物２を形成したウェーハを基板１と
し、水蒸気雰囲気中にて1100℃の温度で２時間の酸化処
理を行なって約１μm厚の酸化シリコン膜３をつけたも
う１枚のウェーハとを貼り合わせ、酸化シリコン膜３を
つけた方のウェーハを研磨してSOI層４を形成し、図１
に示すような貼り合わせSOIウェーハ(試料Ａ)を作成し
た。
ついて説明する。CZシリコン単結晶インゴットから、(1
00)面から４°傾いた面を主面とするウェーハ(直径６イ
ンチ、厚さ550μm)を切り出し、鏡面研磨した。ウェー
ハの格子間酸素濃度は１立方センチメートルあたり、８
〜９かける10の17乗(これを８〜９×10＾17と記す、以
下同様)個である。該ウェーハを10mm間隔で石英ボート
に並べ、窒素雰囲気中にて700℃の温度で４時間、さら
に乾燥酸素雰囲気中にて1000℃の温度で16時間の２段階
熱処理を行なった。熱処理後、ボートを10cm/minの速度
で引き出した。この熱処理によって１立方センチメート
ルあたり、３〜５×10^17個の酸素が析出した。このよ
うにして酸素析出物２を形成したウェーハを基板１と
し、水蒸気雰囲気中にて1100℃の温度で２時間の酸化処
理を行なって約１μm厚の酸化シリコン膜３をつけたも
う１枚のウェーハとを貼り合わせ、酸化シリコン膜３を
つけた方のウェーハを研磨してSOI層４を形成し、図１
に示すような貼り合わせSOIウェーハ(試料Ａ)を作成し
た。
【００１６】次に、図２を用いて第２のSOIウェーハに
ついて説明する。上記の２段階熱処理において、シリコ
ンウェーハを５mm間隔にし、熱処理後の石英ボートの引
出し速度を15cm/minとした。以上の操作を行なっても熱
処理後の析出酸素量は試料Ａと変わらないが、ウェーハ
表面に約10^3個の転位群５が形成された。転位群の大き
さは最大１mmに達し、その内部の転位密度は１平方セン
チメートルあたり、10^5である。転位群の数が10^4個程
度になると、ウェーハの反りが大きく、使用に適さな
い。該ウェーハを基板に用いて試料Ａと同じ方法で貼り
合わせSOIウェーハ(試料Ｂ)を作成した。
ついて説明する。上記の２段階熱処理において、シリコ
ンウェーハを５mm間隔にし、熱処理後の石英ボートの引
出し速度を15cm/minとした。以上の操作を行なっても熱
処理後の析出酸素量は試料Ａと変わらないが、ウェーハ
表面に約10^3個の転位群５が形成された。転位群の大き
さは最大１mmに達し、その内部の転位密度は１平方セン
チメートルあたり、10^5である。転位群の数が10^4個程
度になると、ウェーハの反りが大きく、使用に適さな
い。該ウェーハを基板に用いて試料Ａと同じ方法で貼り
合わせSOIウェーハ(試料Ｂ)を作成した。
【００１７】比較のために熱処理を行なっていないウェ
ーハを基板とし、試料Ａと同じ方法で貼り合わせSOIウ
ェーハ(試料Ｃ)を作成した。
ーハを基板とし、試料Ａと同じ方法で貼り合わせSOIウ
ェーハ(試料Ｃ)を作成した。
【００１８】これら３種類の貼り合わせSOIウェーハに
ついて、Cu溶液で汚染し、窒素雰囲気中にて、900℃の
温度で１時間の熱処理を行なった。その後、Wright液で
選択エッチングを行なった。各試料の重金属に起因した
S-pit(Saucer-pit)と積層欠陥の密度を表１に示す。
ついて、Cu溶液で汚染し、窒素雰囲気中にて、900℃の
温度で１時間の熱処理を行なった。その後、Wright液で
選択エッチングを行なった。各試料の重金属に起因した
S-pit(Saucer-pit)と積層欠陥の密度を表１に示す。
【００１９】
【表１】
【００２０】表１から明らかなように、本発明による貼
り合わせSOIウェーハ(試料ＡとＢ)は従来のもの(試料
Ｃ)と比べてS-pitおよび積層欠陥の密度が小さく、ゲッ
タリング能力が優れていることがわかる。酸素析出物の
みを入れたベースウェーハ(試料Ａ)でもゲッタリング能
力は高いが、酸素析出物に加えて転位を入れる(試料Ｂ)
と、さらにゲッタリング能力が高くなることが示され
た。
り合わせSOIウェーハ(試料ＡとＢ)は従来のもの(試料
Ｃ)と比べてS-pitおよび積層欠陥の密度が小さく、ゲッ
タリング能力が優れていることがわかる。酸素析出物の
みを入れたベースウェーハ(試料Ａ)でもゲッタリング能
力は高いが、酸素析出物に加えて転位を入れる(試料Ｂ)
と、さらにゲッタリング能力が高くなることが示され
た。
【００２１】また、酸素濃度の低いFZシリコン(Floatin
g Zone法によって育成されたシリコン)ウェーハを熱処
理後急冷し、熱応力によって転位のみを導入した基板を
用いて作成したSOIウェーハにおいても、試料Ａと同等
のゲッタリング効果があることが示された。
g Zone法によって育成されたシリコン)ウェーハを熱処
理後急冷し、熱応力によって転位のみを導入した基板を
用いて作成したSOIウェーハにおいても、試料Ａと同等
のゲッタリング効果があることが示された。
【００２２】本実施例で示されたゲッタリング効果はベ
ースウェーハの厚さや面方位、酸化シリコン膜厚にはあ
まり依存しない。さらに、SOI層として、FZシリコンウ
ェーハを用いることも可能である。
ースウェーハの厚さや面方位、酸化シリコン膜厚にはあ
まり依存しない。さらに、SOI層として、FZシリコンウ
ェーハを用いることも可能である。
【００２３】＜実施例２＞上記実施例１において作成し
たSOIウェーハ(試料Ａ)を用いて図３に示すようなDRAM
(Dynamic Random Access Memory)を作成したところ、従
来のSOIウェーハ（試料Ｃ）を用いた場合に比べて、良
品の歩留りが５％高かった。
たSOIウェーハ(試料Ａ)を用いて図３に示すようなDRAM
(Dynamic Random Access Memory)を作成したところ、従
来のSOIウェーハ（試料Ｃ）を用いた場合に比べて、良
品の歩留りが５％高かった。
【００２４】
【発明の効果】本発明においては、基板に酸素析出物と
転位を導入しているため、重金属不純物を効率よくゲッ
タリングできる。これらの欠陥はウェーハの熱処理およ
び加熱、冷却時の熱応力によって導入されるので、欠陥
導入に伴うウェーハ汚染の可能性が低い。酸素の析出量
は２段階熱処理の温度や熱処理時間を変えることによっ
てコントロールできる。転位の発生量は熱処理の際のウ
ェーハ間隔、石英ボートの引出し速度を変えることによ
って、コントロールすることができる。このため、転位
の成長による基板の反りを防止できる。
転位を導入しているため、重金属不純物を効率よくゲッ
タリングできる。これらの欠陥はウェーハの熱処理およ
び加熱、冷却時の熱応力によって導入されるので、欠陥
導入に伴うウェーハ汚染の可能性が低い。酸素の析出量
は２段階熱処理の温度や熱処理時間を変えることによっ
てコントロールできる。転位の発生量は熱処理の際のウ
ェーハ間隔、石英ボートの引出し速度を変えることによ
って、コントロールすることができる。このため、転位
の成長による基板の反りを防止できる。
【００２５】また、本発明では貼り合わせSOIウェーハ
の内部に欠陥が埋め込まれているため、その後のプロセ
スにおいて欠陥が除去されることがなく、ゲッタリング
効果が持続する。従って、本発明は重金属汚染に対して
高いゲッタリング効果を有し、高密度集積回路のデバイ
ス用の歩留りの高い材料として期待される。
の内部に欠陥が埋め込まれているため、その後のプロセ
スにおいて欠陥が除去されることがなく、ゲッタリング
効果が持続する。従って、本発明は重金属汚染に対して
高いゲッタリング効果を有し、高密度集積回路のデバイ
ス用の歩留りの高い材料として期待される。
【図１】本発明の一実施例の半導体装置用基板の断面
図。
図。
【図２】本発明の一実施例の半導体装置用基板の断面
図。
図。
【図３】本発明の実施例の半導体装置用基板を用いた半
導体装置の断面図。
導体装置の断面図。
１…基板、２…酸素析出物、３…酸化シリコン膜、４…
SOI層、５…転位群、６…トランスファーゲート、７…
キャパシタ、８…ビット線、９…ワード線。
SOI層、５…転位群、６…トランスファーゲート、７…
キャパシタ、８…ビット線、９…ワード線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北野 学 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (4)
- 【請求項１】酸素析出物を有する基板を用いた貼り合わ
せSOI(Silicon On Insulator)基板。 - 【請求項２】絶縁層の下に転位が導入されていることを
特徴とするSOI基板。 - 【請求項３】絶縁層の下に転位が導入されていることを
特徴とする請求項１記載のSOI基板。 - 【請求項４】請求項１、２、３記載のSOI基板を用いた
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9649295A JPH08293589A (ja) | 1995-04-21 | 1995-04-21 | 半導体基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9649295A JPH08293589A (ja) | 1995-04-21 | 1995-04-21 | 半導体基板および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293589A true JPH08293589A (ja) | 1996-11-05 |
Family
ID=14166589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9649295A Pending JPH08293589A (ja) | 1995-04-21 | 1995-04-21 | 半導体基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293589A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917193A1 (en) * | 1997-11-10 | 1999-05-19 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| WO2000013211A2 (en) * | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| FR2838865A1 (fr) * | 2002-04-23 | 2003-10-24 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| US6639327B2 (en) | 2000-07-10 | 2003-10-28 | Canon Kabushiki Kaisha | Semiconductor member, semiconductor device and manufacturing methods thereof |
| US7442992B2 (en) | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
| US8531000B2 (en) | 2009-04-22 | 2013-09-10 | Panasonic Corporation | SOI wafer, method for producing same, and method for manufacturing semiconductor device |
| CN115799162A (zh) * | 2023-01-29 | 2023-03-14 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制备方法 |
-
1995
- 1995-04-21 JP JP9649295A patent/JPH08293589A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323109B1 (en) | 1997-11-10 | 2001-11-27 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| EP0917193A1 (en) * | 1997-11-10 | 1999-05-19 | Nec Corporation | Laminated SOI substrate and producing method thereof |
| JP2009147357A (ja) * | 1998-09-02 | 2009-07-02 | Memc Electron Materials Inc | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 |
| WO2000013211A2 (en) * | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| WO2000013211A3 (en) * | 1998-09-02 | 2000-09-08 | Memc Electronic Materials | Silicon on insulator structure from low defect density single crystal silicon |
| US6342725B2 (en) | 1998-09-02 | 2002-01-29 | Memc Electronic Materials, Inc. | Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof |
| US6236104B1 (en) | 1998-09-02 | 2001-05-22 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6849901B2 (en) | 1998-09-02 | 2005-02-01 | Memc Electronic Materials, Inc. | Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects |
| US6639327B2 (en) | 2000-07-10 | 2003-10-28 | Canon Kabushiki Kaisha | Semiconductor member, semiconductor device and manufacturing methods thereof |
| WO2003092041A3 (en) * | 2002-04-23 | 2003-12-24 | Soitec Silicon On Insulator | Method for fabricating a soi substrate a high resistivity support substrate |
| US7268060B2 (en) | 2002-04-23 | 2007-09-11 | S.O.I.Tec Silicon On Insulator Technologies | Method for fabricating a substrate with useful layer on high resistivity support |
| FR2838865A1 (fr) * | 2002-04-23 | 2003-10-24 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| US7586154B2 (en) | 2002-04-23 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Method for fabricating a substrate with useful layer on high resistivity support |
| US7442992B2 (en) | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
| US8531000B2 (en) | 2009-04-22 | 2013-09-10 | Panasonic Corporation | SOI wafer, method for producing same, and method for manufacturing semiconductor device |
| CN115799162A (zh) * | 2023-01-29 | 2023-03-14 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
| JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
| KR101871534B1 (ko) | Soi 구조체의 디바이스 층 내의 금속의 양을 감소시키기 위한 방법과 그 방법에 의해 제조된 soi 구조체 | |
| KR100296365B1 (ko) | 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법 | |
| KR100733111B1 (ko) | 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 | |
| US20030170990A1 (en) | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure | |
| US7582540B2 (en) | Method for manufacturing SOI wafer | |
| JP2002305292A (ja) | Ｓｏｉウエーハおよびその製造方法 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH08293589A (ja) | 半導体基板および半導体装置 | |
| JP2005340348A (ja) | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 | |
| US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
| KR101356685B1 (ko) | Ｓｏｉ 기판의 제조방법 및 ｓｏｉ 기판 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| Rai‐Choudhury | Substrate Surface Preparation and Its Effect on Epitaxial Silicon | |
| US20040018363A1 (en) | Soi substrate | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000124091A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JP4655557B2 (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040330 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |