JP2002305292A - Ｓｏｉウエーハおよびその製造方法 - Google Patents
Ｓｏｉウエーハおよびその製造方法Info
- Publication number
- JP2002305292A JP2002305292A JP2001108643A JP2001108643A JP2002305292A JP 2002305292 A JP2002305292 A JP 2002305292A JP 2001108643 A JP2001108643 A JP 2001108643A JP 2001108643 A JP2001108643 A JP 2001108643A JP 2002305292 A JP2002305292 A JP 2002305292A
- Authority
- JP
- Japan
- Prior art keywords
- soi
- wafer
- soi wafer
- ions
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000007547 defect Effects 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000007689 inspection Methods 0.000 claims abstract description 11
- 239000001257 hydrogen Substances 0.000 claims description 42
- 229910052739 hydrogen Inorganic materials 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 40
- -1 hydrogen ions Chemical class 0.000 claims description 25
- 238000000926 separation method Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 15
- 230000032798 delamination Effects 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000004299 exfoliation Methods 0.000 abstract 3
- 235000012431 wafers Nutrition 0.000 description 120
- 238000010438 heat treatment Methods 0.000 description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000009834 vaporization Methods 0.000 description 5
- 230000008016 vaporization Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 イオン注入剥離法によって作製されるＳＯＩ
ウエーハにおいて、剥離時に生ずるＳＯＩ島の発生を抑
制するとともに、ＳＯＩウエーハ表面に存在するＬＰＤ
欠陥密度を低減したＳＯＩウエーハとその製造方法を提
供し、デバイス不良を低減する。 【解決手段】 イオン注入剥離法によって作製されたＳ
ＯＩウエーハであって、ＳＯＩウエーハエッジ部に発生
するベースウエーハ表面が露出したテラス部のＳＯＩ島
領域幅が１ｍｍより狭いことおよびＬＰＤ検査で検出さ
れるＳＯＩ層表面に存在するサイズが０．１９μｍ以上
のピット状欠陥の密度が１ｃｏｕｎｔｓ／ｃｍ2 以下で
あるＳＯＩウエーハならびにその製造方法。
ウエーハにおいて、剥離時に生ずるＳＯＩ島の発生を抑
制するとともに、ＳＯＩウエーハ表面に存在するＬＰＤ
欠陥密度を低減したＳＯＩウエーハとその製造方法を提
供し、デバイス不良を低減する。 【解決手段】 イオン注入剥離法によって作製されたＳ
ＯＩウエーハであって、ＳＯＩウエーハエッジ部に発生
するベースウエーハ表面が露出したテラス部のＳＯＩ島
領域幅が１ｍｍより狭いことおよびＬＰＤ検査で検出さ
れるＳＯＩ層表面に存在するサイズが０．１９μｍ以上
のピット状欠陥の密度が１ｃｏｕｎｔｓ／ｃｍ2 以下で
あるＳＯＩウエーハならびにその製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、イオン注入したウ
エーハを結合後に剥離してＳＯＩウエーハを製造する、
いわゆるイオン注入剥離法（水素イオン剥離法またはス
マートカット法とも呼ばれている）において、テラス部
に生ずるＳＯＩ島の発生およびＳＯＩウエーハ表面のＬ
ＰＤ欠陥の発生を抑制してデバイス不良を低減する方法
に関する。
エーハを結合後に剥離してＳＯＩウエーハを製造する、
いわゆるイオン注入剥離法（水素イオン剥離法またはス
マートカット法とも呼ばれている）において、テラス部
に生ずるＳＯＩ島の発生およびＳＯＩウエーハ表面のＬ
ＰＤ欠陥の発生を抑制してデバイス不良を低減する方法
に関する。
【０００２】
【従来の技術】イオン注入剥離法は、水素イオンまたは
希ガスイオンを注入したウエーハを結合後に剥離してＳ
ＯＩウエーハを製造する方法であるが、剥離後のＳＯＩ
ウエーハエッヂ部にＳＯＩ層が転写されず、ベースウエ
ーハ（支持基板）表面が露出したテラス部が生じること
がある。これはウエーハエッジ部では貼り合せたウエー
ハ間の結合力が弱く、ＳＯＩ層がベースウエーハ側に転
写されにくいことが主な原因である。このＳＯＩテラス
部を光学顕微鏡で観察すると、ＳＯＩ層のエッジ部に、
ＳＯＩ層が島状に孤立したＳＯＩ島が発生していること
が判った。このようなＳＯＩ島は、デバイス作製プロセ
スでのＨＦを含有する水溶液（フッ酸）での洗浄中に埋
め込み酸化膜（ＢＯＸ酸化膜ということがある）がエッ
チングで消失することでウエーハから剥がれ、シリコン
パーティクルとなってデバイス作製領域に再付着してデ
バイスの不良の原因となってしまうことが予想される。
希ガスイオンを注入したウエーハを結合後に剥離してＳ
ＯＩウエーハを製造する方法であるが、剥離後のＳＯＩ
ウエーハエッヂ部にＳＯＩ層が転写されず、ベースウエ
ーハ（支持基板）表面が露出したテラス部が生じること
がある。これはウエーハエッジ部では貼り合せたウエー
ハ間の結合力が弱く、ＳＯＩ層がベースウエーハ側に転
写されにくいことが主な原因である。このＳＯＩテラス
部を光学顕微鏡で観察すると、ＳＯＩ層のエッジ部に、
ＳＯＩ層が島状に孤立したＳＯＩ島が発生していること
が判った。このようなＳＯＩ島は、デバイス作製プロセ
スでのＨＦを含有する水溶液（フッ酸）での洗浄中に埋
め込み酸化膜（ＢＯＸ酸化膜ということがある）がエッ
チングで消失することでウエーハから剥がれ、シリコン
パーティクルとなってデバイス作製領域に再付着してデ
バイスの不良の原因となってしまうことが予想される。
【０００３】図１にイオン注入剥離法によって作製され
たＳＯＩウエーハエッジ部の断面図を示す。図１（ａ）
はＳＯＩウエーハ１０であり、そのエッジ部の詳細を
（ｂ）に示した。（ｂ）において、ＳＯＩウエーハ１０
は、ＳＯＩ層２５、埋込み酸化膜２６、ベースウエーハ
２７から構成され、そのエッジ部にベースウエーハ表面
が露出したテラス部４３とＳＯＩ層が島状に孤立したＳ
ＯＩ島４２が発生している状態を模式的に表している。
たＳＯＩウエーハエッジ部の断面図を示す。図１（ａ）
はＳＯＩウエーハ１０であり、そのエッジ部の詳細を
（ｂ）に示した。（ｂ）において、ＳＯＩウエーハ１０
は、ＳＯＩ層２５、埋込み酸化膜２６、ベースウエーハ
２７から構成され、そのエッジ部にベースウエーハ表面
が露出したテラス部４３とＳＯＩ層が島状に孤立したＳ
ＯＩ島４２が発生している状態を模式的に表している。
【０００４】一方、イオン注入剥離法により製造された
ＳＯＩウエーハを光学的な表面検査装置により観察する
と、ＬＰＤとして検出される欠陥が存在することが判っ
てきた。ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃ
ｔ）とは、集光ランプでウエーハ表面を観察した時に輝
点状に見える欠陥の総称である。この欠陥の正体は明ら
かにはなっていないが、大半は浅いピットであり、ＳＯ
Ｉ層を酸化して薄くするとＳＯＩ層を貫通した穴になる
ため、デバイス歩留りに影響すると考えられる。
ＳＯＩウエーハを光学的な表面検査装置により観察する
と、ＬＰＤとして検出される欠陥が存在することが判っ
てきた。ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃ
ｔ）とは、集光ランプでウエーハ表面を観察した時に輝
点状に見える欠陥の総称である。この欠陥の正体は明ら
かにはなっていないが、大半は浅いピットであり、ＳＯ
Ｉ層を酸化して薄くするとＳＯＩ層を貫通した穴になる
ため、デバイス歩留りに影響すると考えられる。
【０００５】
【発明が解決しようとする課題】そこで、本発明はこの
ような問題点に鑑みなされたもので、イオン注入剥離法
によって作製されるＳＯＩウエーハにおいて、剥離時に
生ずるＳＯＩ島の発生を抑制するとともにＳＯＩウエー
ハ表面に存在するＬＰＤ欠陥密度を低減したＳＯＩウエ
ーハとその製造方法を提供し、デバイス不良を低減する
ことを主たる目的とする。
ような問題点に鑑みなされたもので、イオン注入剥離法
によって作製されるＳＯＩウエーハにおいて、剥離時に
生ずるＳＯＩ島の発生を抑制するとともにＳＯＩウエー
ハ表面に存在するＬＰＤ欠陥密度を低減したＳＯＩウエ
ーハとその製造方法を提供し、デバイス不良を低減する
ことを主たる目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るＳＯＩウエーハは、イオン注入剥離法
によって作製されたＳＯＩウエーハであって、ＳＯＩウ
エーハエッジ部に発生するベースウエーハ表面が露出し
たテラス部のＳＯＩ島領域幅が１ｍｍより狭いことを特
徴としている（請求項１）。
め、本発明に係るＳＯＩウエーハは、イオン注入剥離法
によって作製されたＳＯＩウエーハであって、ＳＯＩウ
エーハエッジ部に発生するベースウエーハ表面が露出し
たテラス部のＳＯＩ島領域幅が１ｍｍより狭いことを特
徴としている（請求項１）。
【０００７】このように、本発明ではＳＯＩウエーハの
エッジ部に発生するベースウエーハ表面が露出したテラ
ス部のＳＯＩ島の領域幅が１ｍｍ未満のものを得ること
ができる。そして、このようなＳＯＩ島領域幅が１ｍｍ
より狭いものであれば、デバイス作製プロセスにおける
ＨＦ洗浄中に埋め込み酸化膜がエッチングで消失するこ
とでウエーハから剥がれ、シリコンパーティクルとなっ
てデバイス作製領域に再付着してデバイス不良を起こす
ようなことが少なくなり、デバイスの歩留りを向上させ
ることができる。
エッジ部に発生するベースウエーハ表面が露出したテラ
ス部のＳＯＩ島の領域幅が１ｍｍ未満のものを得ること
ができる。そして、このようなＳＯＩ島領域幅が１ｍｍ
より狭いものであれば、デバイス作製プロセスにおける
ＨＦ洗浄中に埋め込み酸化膜がエッチングで消失するこ
とでウエーハから剥がれ、シリコンパーティクルとなっ
てデバイス作製領域に再付着してデバイス不良を起こす
ようなことが少なくなり、デバイスの歩留りを向上させ
ることができる。
【０００８】また、本発明に係るＳＯＩウエーハは、イ
オン注入剥離法によって作製されたＳＯＩウエーハであ
って、ＬＰＤ検査で検出されるＳＯＩ層表面に存在する
サイズが０．１９μｍ以上のピット状欠陥の密度が１ｃ
ｏｕｎｔｓ／ｃｍ2 以下であることを特徴としている
（請求項２）。
オン注入剥離法によって作製されたＳＯＩウエーハであ
って、ＬＰＤ検査で検出されるＳＯＩ層表面に存在する
サイズが０．１９μｍ以上のピット状欠陥の密度が１ｃ
ｏｕｎｔｓ／ｃｍ2 以下であることを特徴としている
（請求項２）。
【０００９】このように、本発明では極めてピット状欠
陥の少ないＳＯＩウエーハを得ることができる。そし
て、ＳＯＩ層表面にＬＰＤとして検出されるサイズが
０．１９μｍ以上のピット状欠陥の密度を１ｃｏｕｎｔ
ｓ／ｃｍ2 以下とすれば、デバイス不良を低減し、デバ
イス歩留りの向上を図ることができる。
陥の少ないＳＯＩウエーハを得ることができる。そし
て、ＳＯＩ層表面にＬＰＤとして検出されるサイズが
０．１９μｍ以上のピット状欠陥の密度を１ｃｏｕｎｔ
ｓ／ｃｍ2 以下とすれば、デバイス不良を低減し、デバ
イス歩留りの向上を図ることができる。
【００１０】次に、本発明に係るＳＯＩウエーハの製造
方法は、イオン注入剥離法によってＳＯＩウエーハを製
造する方法において、水素イオンまたは希ガスイオンの
注入量の下限を剥離現象の有無により決定し、水素イオ
ンまたは希ガスイオンの注入量の上限を、テラス部のＳ
ＯＩ島領域幅またはＳＯＩウエーハのＬＰＤ検査で検出
されるピット状欠陥の密度により決めることを特徴とし
ている（請求項３）。
方法は、イオン注入剥離法によってＳＯＩウエーハを製
造する方法において、水素イオンまたは希ガスイオンの
注入量の下限を剥離現象の有無により決定し、水素イオ
ンまたは希ガスイオンの注入量の上限を、テラス部のＳ
ＯＩ島領域幅またはＳＯＩウエーハのＬＰＤ検査で検出
されるピット状欠陥の密度により決めることを特徴とし
ている（請求項３）。
【００１１】このようにして水素イオンまたは希ガスの
イオン注入量を決めて注入すれば、剥離時に生じ易いＳ
ＯＩ島の発生を抑制し、あるいはＳＯＩウエーハ表面に
存在するＬＰＤ欠陥密度を低減したＳＯＩウエーハを作
製することができる。
イオン注入量を決めて注入すれば、剥離時に生じ易いＳ
ＯＩ島の発生を抑制し、あるいはＳＯＩウエーハ表面に
存在するＬＰＤ欠陥密度を低減したＳＯＩウエーハを作
製することができる。
【００１２】具体的には、水素イオンの注入量を５×１
０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏｎｓ／
ｃｍ2 未満とする（請求項４）。このようにすれば、剥
離時に生じ易いＳＯＩウエーハエッジ部のＳＯＩ島領域
幅を１ｍｍ以下に低減させることができるので、ＳＯＩ
層を確実にべースウエーハに転写することができるとと
もに、ＳＯＩウエーハ表面に存在するＬＰＤ欠陥密度を
極度に低減したＳＯＩウエーハを作製することができ
る。また、上記範囲の注入量とすることによってウエー
ハを安定して剥離させることができる。
０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏｎｓ／
ｃｍ2 未満とする（請求項４）。このようにすれば、剥
離時に生じ易いＳＯＩウエーハエッジ部のＳＯＩ島領域
幅を１ｍｍ以下に低減させることができるので、ＳＯＩ
層を確実にべースウエーハに転写することができるとと
もに、ＳＯＩウエーハ表面に存在するＬＰＤ欠陥密度を
極度に低減したＳＯＩウエーハを作製することができ
る。また、上記範囲の注入量とすることによってウエー
ハを安定して剥離させることができる。
【００１３】以下、本発明について詳細に説明する。本
発明者等は、イオン注入剥離法によって作製されるＳＯ
Ｉウエーハにおいて、剥離時に生ずるＳＯＩ島の発生を
抑制し、あるいはＳＯＩウエーハ表面に存在するＬＰＤ
欠陥密度を低減したＳＯＩウエーハを作製するには、水
素イオンまたは希ガスイオンの注入量を所定範囲内に制
御すればよいことを見出し、諸条件を精査して本発明を
完成させたものである。
発明者等は、イオン注入剥離法によって作製されるＳＯ
Ｉウエーハにおいて、剥離時に生ずるＳＯＩ島の発生を
抑制し、あるいはＳＯＩウエーハ表面に存在するＬＰＤ
欠陥密度を低減したＳＯＩウエーハを作製するには、水
素イオンまたは希ガスイオンの注入量を所定範囲内に制
御すればよいことを見出し、諸条件を精査して本発明を
完成させたものである。
【００１４】ＳＯＩウエーハのエッジ部に発生するベー
スウエーハ表面が露出したテラス部に、ある幅で残るい
わゆるＳＯＩ島は、剥離熱処理後に観察される。そし
て、イオン注入剥離法における剥離は、剥離熱処理中に
発生する水素または希ガスにより誘起された欠陥の成長
と、注入された水素または希ガスの気化による急激な体
積膨張の力によって起こるものと考えられており、テラ
ス部のあるウエーハエッジ部では貼り合せるウエーハ表
面のエッジ部における研磨ダレの影響により貼り合せた
ウエーハ間の結合力が弱く、ＳＯＩ層がベースウエーハ
側に転写されにくいことが主原因で発生するものと考え
られている。
スウエーハ表面が露出したテラス部に、ある幅で残るい
わゆるＳＯＩ島は、剥離熱処理後に観察される。そし
て、イオン注入剥離法における剥離は、剥離熱処理中に
発生する水素または希ガスにより誘起された欠陥の成長
と、注入された水素または希ガスの気化による急激な体
積膨張の力によって起こるものと考えられており、テラ
ス部のあるウエーハエッジ部では貼り合せるウエーハ表
面のエッジ部における研磨ダレの影響により貼り合せた
ウエーハ間の結合力が弱く、ＳＯＩ層がベースウエーハ
側に転写されにくいことが主原因で発生するものと考え
られている。
【００１５】本発明者等は、このような剥離現象の特徴
に鑑み、注入する水素イオンの量を従来の８×１０16ｉ
ｏｎｓ／ｃｍ2 より少なくすれば、ＳＯＩ島領域幅を低
減できることを見出した。すなわち、水素イオンの注入
量を５×１０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16
／ｃｍ2 未満とすれば、ＳＯＩ島領域幅を１ｍｍ以下に
することができ、またＬＰＤ検査で検出されるＳＯＩ層
表面に存在するサイズが０．１９μｍ以上のピット状欠
陥の密度を１ｃｏｕｎｔｓ／ｃｍ2 以下とすることがで
きる。
に鑑み、注入する水素イオンの量を従来の８×１０16ｉ
ｏｎｓ／ｃｍ2 より少なくすれば、ＳＯＩ島領域幅を低
減できることを見出した。すなわち、水素イオンの注入
量を５×１０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16
／ｃｍ2 未満とすれば、ＳＯＩ島領域幅を１ｍｍ以下に
することができ、またＬＰＤ検査で検出されるＳＯＩ層
表面に存在するサイズが０．１９μｍ以上のピット状欠
陥の密度を１ｃｏｕｎｔｓ／ｃｍ2 以下とすることがで
きる。
【００１６】水素イオン注入量が７．５×１０16ｉｏｎ
ｓ／ｃｍ2 以上になると、ＳＯＩ島領域幅が広くなる理
由は今のところ明確ではないが、水素イオンの注入量が
必要以上に多いと、水素の気化膨張に伴う力が強過ぎて
水素誘起欠陥が未成長のまま剥離してしまう。その結
果、ＳＯＩ島のように横方向の繋がりが無い状態で剥離
する領域が生じてしまうと考えられる。
ｓ／ｃｍ2 以上になると、ＳＯＩ島領域幅が広くなる理
由は今のところ明確ではないが、水素イオンの注入量が
必要以上に多いと、水素の気化膨張に伴う力が強過ぎて
水素誘起欠陥が未成長のまま剥離してしまう。その結
果、ＳＯＩ島のように横方向の繋がりが無い状態で剥離
する領域が生じてしまうと考えられる。
【００１７】また、水素のドーズ量を５×１０16ｉｏｎ
ｓ／ｃｍ2 未満にすると水素の注入量が少な過ぎて、欠
陥の形成や水素の気化膨張による力が不足し、部分的に
しかＳＯＩ層がベースウエーハに転写されず、ウエーハ
全面を剥離すること自体が不能となり、ＳＯＩウエーハ
を作製することができないことが判った。このため、イ
オン注入剥離法における水素のドーズ量は５×１０16ｉ
ｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏｎｓ／ｃｍ2
未満とする必要があり、安定して剥離を行うには、５．
５×１０16ｉｏｎｓ／ｃｍ2 以上、好ましくは６×１０
16ｉｏｎｓ／ｃｍ2 を超える注入量でＳＯＩウエーハを
製造するのが好ましい。このように水素イオンの注入に
関しては、ドーズ量に最適値が存在することが明らかと
なったが、この現象は上記メカニズムを考慮すれば、水
素イオンだけでなく希ガスイオンを注入する場合にも当
てはまることが推測される。
ｓ／ｃｍ2 未満にすると水素の注入量が少な過ぎて、欠
陥の形成や水素の気化膨張による力が不足し、部分的に
しかＳＯＩ層がベースウエーハに転写されず、ウエーハ
全面を剥離すること自体が不能となり、ＳＯＩウエーハ
を作製することができないことが判った。このため、イ
オン注入剥離法における水素のドーズ量は５×１０16ｉ
ｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏｎｓ／ｃｍ2
未満とする必要があり、安定して剥離を行うには、５．
５×１０16ｉｏｎｓ／ｃｍ2 以上、好ましくは６×１０
16ｉｏｎｓ／ｃｍ2 を超える注入量でＳＯＩウエーハを
製造するのが好ましい。このように水素イオンの注入に
関しては、ドーズ量に最適値が存在することが明らかと
なったが、この現象は上記メカニズムを考慮すれば、水
素イオンだけでなく希ガスイオンを注入する場合にも当
てはまることが推測される。
【００１８】また、ＳＯＩ層表面を光学的な表面検査装
置により観察すると、ＬＰＤとして検出される欠陥の密
度が水素イオン注入量に依存し、注入量を７．５×１０
16ｉｏｎｓ／ｃｍ2 以上にすると極端にＬＰＤが増加す
ることが判った。従来の注入量である８×１０16ｉｏｎ
ｓ／ｃｍ2 では約２ｃｏｕｎｔｓ／ｃｍ2 以上もあった
ものが１ｃｏｕｎｔｓ／ｃｍ2 以下に激減させることが
できた。
置により観察すると、ＬＰＤとして検出される欠陥の密
度が水素イオン注入量に依存し、注入量を７．５×１０
16ｉｏｎｓ／ｃｍ2 以上にすると極端にＬＰＤが増加す
ることが判った。従来の注入量である８×１０16ｉｏｎ
ｓ／ｃｍ2 では約２ｃｏｕｎｔｓ／ｃｍ2 以上もあった
ものが１ｃｏｕｎｔｓ／ｃｍ2 以下に激減させることが
できた。
【００１９】このように本発明では、イオン注入剥離法
において、水素イオンまたは希ガスイオンの注入量の下
限を剥離現象の有無により決定し、水素イオンまたは希
ガスイオンの注入量の上限を、テラス部のＳＯＩ島領域
幅またはＳＯＩウエーハのＬＰＤ検査で検出されるピッ
ト状欠陥の密度により決めるようにする。
において、水素イオンまたは希ガスイオンの注入量の下
限を剥離現象の有無により決定し、水素イオンまたは希
ガスイオンの注入量の上限を、テラス部のＳＯＩ島領域
幅またはＳＯＩウエーハのＬＰＤ検査で検出されるピッ
ト状欠陥の密度により決めるようにする。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図４はイオン注入剥離法によ
り、水素イオン注入したウエーハを結合及び剥離してＳ
ＯＩウエーハを作製する製造工程の一例を示すフロー図
である。
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図４はイオン注入剥離法によ
り、水素イオン注入したウエーハを結合及び剥離してＳ
ＯＩウエーハを作製する製造工程の一例を示すフロー図
である。
【００２１】以下、２枚のシリコンウエーハを結合する
場合を中心に説明する。このイオン注入したウエーハを
結合及び剥離してＳＯＩウエーハを製造するイオン注入
剥離法には、例えば処理工程順序の違いからＡ法とＢ法
とがあり、先ずＡ法から説明する。
場合を中心に説明する。このイオン注入したウエーハを
結合及び剥離してＳＯＩウエーハを製造するイオン注入
剥離法には、例えば処理工程順序の違いからＡ法とＢ法
とがあり、先ずＡ法から説明する。
【００２２】Ａ法の工程１では、２枚のシリコン鏡面ウ
エーハを準備するものであり、デバイスの仕様に合った
ウエーハ２０、２１を準備する。工程２では、そのうち
の少なくとも一方のウエーハ、ここではウエーハ２０を
熱酸化し、その表面に約０．１μｍ〜２．０μｍ厚の酸
化膜３０を形成する。工程３では、もう一方のウエーハ
２１の片面に対して水素イオンまたは希ガス（ここでは
水素イオン）を注入し、イオンの平均進入深さにおいて
表面に平行な微小気泡層（封入層）４０を形成させるも
ので、この注入温度は２５〜４５０℃が好ましい。工程
４は、水素イオン注入したウエーハ２１の水素イオン注
入面にウエーハ２０の酸化膜３０の面を重ね合せて密着
させる工程であり、常温の清浄な雰囲気下で２枚のウエ
ーハの表面同士を接触させることにより、接着剤等を用
いることなくウエーハ同士が接着する。
エーハを準備するものであり、デバイスの仕様に合った
ウエーハ２０、２１を準備する。工程２では、そのうち
の少なくとも一方のウエーハ、ここではウエーハ２０を
熱酸化し、その表面に約０．１μｍ〜２．０μｍ厚の酸
化膜３０を形成する。工程３では、もう一方のウエーハ
２１の片面に対して水素イオンまたは希ガス（ここでは
水素イオン）を注入し、イオンの平均進入深さにおいて
表面に平行な微小気泡層（封入層）４０を形成させるも
ので、この注入温度は２５〜４５０℃が好ましい。工程
４は、水素イオン注入したウエーハ２１の水素イオン注
入面にウエーハ２０の酸化膜３０の面を重ね合せて密着
させる工程であり、常温の清浄な雰囲気下で２枚のウエ
ーハの表面同士を接触させることにより、接着剤等を用
いることなくウエーハ同士が接着する。
【００２３】次に、工程５では、封入層４０を境界とし
て上部シリコン２８（剥離ウエーハ）と下部ＳＯＩウエ
ーハ１０（ＳＯＩ層２５＋埋込み酸化膜２６＋ベースウ
エーハ２７）に分離する剥離熱処理工程で、不活性ガス
雰囲気下４００〜６００℃あるいはそれ以上の温度で熱
処理を加えれば、剥離熱処理中に発生する水素誘起欠陥
の成長と、注入された水素の気化による急激な体積膨張
の力によって上部シリコンと下部ＳＯＩウエーハに分離
される。剥離された上部シリコン２８は取り除いてお
く。なお、最近ではイオン注入剥離法の一種ではある
が、注入されるイオンをプラズマ状態で注入することに
より、剥離工程を室温で行う技術も開発されている。そ
の場合には、上記剥離熱処理は不要となる。
て上部シリコン２８（剥離ウエーハ）と下部ＳＯＩウエ
ーハ１０（ＳＯＩ層２５＋埋込み酸化膜２６＋ベースウ
エーハ２７）に分離する剥離熱処理工程で、不活性ガス
雰囲気下４００〜６００℃あるいはそれ以上の温度で熱
処理を加えれば、剥離熱処理中に発生する水素誘起欠陥
の成長と、注入された水素の気化による急激な体積膨張
の力によって上部シリコンと下部ＳＯＩウエーハに分離
される。剥離された上部シリコン２８は取り除いてお
く。なお、最近ではイオン注入剥離法の一種ではある
が、注入されるイオンをプラズマ状態で注入することに
より、剥離工程を室温で行う技術も開発されている。そ
の場合には、上記剥離熱処理は不要となる。
【００２４】そして、工程６では、前記工程４の密着工
程で密着させたウエーハ同士の結合力では、そのままデ
バイス工程で使用するには弱いので、下部ＳＯＩウエー
ハ１０に熱処理を施し結合強度を十分なものとする必要
があるが、この熱処理は不活性ガス雰囲気下、１０５０
℃〜１２００℃で３０分から２時間の範囲で行うことが
好ましい。なお、この工程５の剥離熱処理と工程６の結
合熱処理を連続的に行い、工程５で剥離した上部シリコ
ンを下部ＳＯＩウエーハから取り除くことなく工程６の
結合熱処理を連続して実施しても構わないし、また、工
程５の熱処理と工程６の熱処理を同時に兼ねるものとし
て行ってもよい。
程で密着させたウエーハ同士の結合力では、そのままデ
バイス工程で使用するには弱いので、下部ＳＯＩウエー
ハ１０に熱処理を施し結合強度を十分なものとする必要
があるが、この熱処理は不活性ガス雰囲気下、１０５０
℃〜１２００℃で３０分から２時間の範囲で行うことが
好ましい。なお、この工程５の剥離熱処理と工程６の結
合熱処理を連続的に行い、工程５で剥離した上部シリコ
ンを下部ＳＯＩウエーハから取り除くことなく工程６の
結合熱処理を連続して実施しても構わないし、また、工
程５の熱処理と工程６の熱処理を同時に兼ねるものとし
て行ってもよい。
【００２５】次に、工程７は、タッチポリッシュの工程
であり、研磨の取り代が７０ｎｍ〜１３０ｎｍ、好まし
くは１００ｎｍ程度となるよう鏡面研磨する。以上の工
程を経て結晶欠陥層がなく、膜厚均一性の高いＳＯＩ層
２５を有する高品質のＳＯＩウエーハ１０を製造するこ
とができる。
であり、研磨の取り代が７０ｎｍ〜１３０ｎｍ、好まし
くは１００ｎｍ程度となるよう鏡面研磨する。以上の工
程を経て結晶欠陥層がなく、膜厚均一性の高いＳＯＩ層
２５を有する高品質のＳＯＩウエーハ１０を製造するこ
とができる。
【００２６】続いてＢ法によるＳＯＩウエーハの製造方
法は、工程１でデバイスの仕様に合った２枚のシリコン
鏡面ウエーハ２２、２３を準備する。工程２では、その
うちの少なくとも一方のウエーハ２３を熱酸化し、その
表面に約０．１μｍ〜２．０μｍ厚の酸化膜３１を形成
する。工程３では、ウエーハ２３の酸化膜３１面に対し
て水素イオンまたは希ガス（ここでは水素イオン）を注
入し、イオンの平均進入深さにおいて表面に平行な微小
気泡層（封入層）４１を形成させる。この注入温度は２
５〜４５０℃が好ましい。工程４は、水素イオン注入し
たウエーハ２３の水素イオン注入面である酸化膜３１の
面にシリコンウエーハ２２を重ね合せる工程であり、常
温の清浄な雰囲気下で２枚のウエーハの表面同士を接触
させることにより、接着剤等を用いることなくウエーハ
同士が接着する。次に、工程５から工程７までは、Ａ法
と同様の処理工程を経て、結晶欠陥がなく膜厚が均一な
ＳＯＩ層を有するＳＯＩウエーハが得られる。
法は、工程１でデバイスの仕様に合った２枚のシリコン
鏡面ウエーハ２２、２３を準備する。工程２では、その
うちの少なくとも一方のウエーハ２３を熱酸化し、その
表面に約０．１μｍ〜２．０μｍ厚の酸化膜３１を形成
する。工程３では、ウエーハ２３の酸化膜３１面に対し
て水素イオンまたは希ガス（ここでは水素イオン）を注
入し、イオンの平均進入深さにおいて表面に平行な微小
気泡層（封入層）４１を形成させる。この注入温度は２
５〜４５０℃が好ましい。工程４は、水素イオン注入し
たウエーハ２３の水素イオン注入面である酸化膜３１の
面にシリコンウエーハ２２を重ね合せる工程であり、常
温の清浄な雰囲気下で２枚のウエーハの表面同士を接触
させることにより、接着剤等を用いることなくウエーハ
同士が接着する。次に、工程５から工程７までは、Ａ法
と同様の処理工程を経て、結晶欠陥がなく膜厚が均一な
ＳＯＩ層を有するＳＯＩウエーハが得られる。
【００２７】本発明は、上記イオン注入剥離法における
工程３で、一方のウエーハに水素イオンを注入する時の
イオン注入量を５×１０16ｉｏｎｓ／ｃｍ2 以上、７．
５×１０16／ｃｍ2 未満とする。こうすることによっ
て、剥離時に生じ易いＳＯＩウエーハエッジ部のＳＯＩ
島領域幅を１ｍｍ以下に低減させることができるととも
に、ＳＯＩウエーハ表面に存在するＬＰＤ欠陥密度を極
度に低減したＳＯＩウエーハを作製することができる。
また、上記範囲の注入量とすることによってウエーハを
安定して剥離させることができる。
工程３で、一方のウエーハに水素イオンを注入する時の
イオン注入量を５×１０16ｉｏｎｓ／ｃｍ2 以上、７．
５×１０16／ｃｍ2 未満とする。こうすることによっ
て、剥離時に生じ易いＳＯＩウエーハエッジ部のＳＯＩ
島領域幅を１ｍｍ以下に低減させることができるととも
に、ＳＯＩウエーハ表面に存在するＬＰＤ欠陥密度を極
度に低減したＳＯＩウエーハを作製することができる。
また、上記範囲の注入量とすることによってウエーハを
安定して剥離させることができる。
【００２８】以下、本発明の実施例を挙げて具体的に説
明するが、本発明はこれらに限定されるものではない。 （実施例）磁場を印加して引上げるＭＣＺ法（Ｍａｇｎ
ｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒ
ａｌｓｋｉ ｍｅｔｈｏｄ）を用い、引上げ条件を制御
していわゆるグローイン欠陥を低減したシリコン単結晶
を引上げ、このインゴットを通常の方法により加工し、
結晶全体のＣＯＰを低減したシリコン鏡面ウエーハ（直
径２００ｍｍ、結晶方位＜１００＞、導電型ｐ型、抵抗
率１０Ω・ｃｍ）を作製した。このウエーハ表面のＣＯ
Ｐを表面検査装置（ＫＬＡテンコール社製、ＳＰ−１）
により測定したところ、直径０．１９μｍ以上のＣＯＰ
は全く存在しなかった。ここでＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）とは、グ
ローンイン欠陥の１つで、０．１〜０．２μｍ程度の大
きさの空洞型の欠陥をいう。
明するが、本発明はこれらに限定されるものではない。 （実施例）磁場を印加して引上げるＭＣＺ法（Ｍａｇｎ
ｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒ
ａｌｓｋｉ ｍｅｔｈｏｄ）を用い、引上げ条件を制御
していわゆるグローイン欠陥を低減したシリコン単結晶
を引上げ、このインゴットを通常の方法により加工し、
結晶全体のＣＯＰを低減したシリコン鏡面ウエーハ（直
径２００ｍｍ、結晶方位＜１００＞、導電型ｐ型、抵抗
率１０Ω・ｃｍ）を作製した。このウエーハ表面のＣＯ
Ｐを表面検査装置（ＫＬＡテンコール社製、ＳＰ−１）
により測定したところ、直径０．１９μｍ以上のＣＯＰ
は全く存在しなかった。ここでＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）とは、グ
ローンイン欠陥の１つで、０．１〜０．２μｍ程度の大
きさの空洞型の欠陥をいう。
【００２９】次にこのウエーハを用い、下記のプロセス
条件にてイオン注入剥離法によるＳＯＩウエーハを各条
件につき３枚づつ作製した。 １）埋め込み酸化膜厚：１４５ｎｍ、 ＳＯＩ膜厚：１
６０ｎｍ、 ２）水素イオン注入条件 注入エネルギー：５６ｋｅ
Ｖ、 ドーズ量：４．５×１０16ｉｏｎｓ／ｃｍ2 、
５．５×１０16、６．５×１０16、７．０×１０16、
７．５×１０16、８．５×１０16ｉｏｎｓ／ｃｍ2 の６
水準、 ３）剥離熱処理 温度：５００℃、 時間：３０分、雰
囲気：不活性ガス（Ａｒ）、 ４）結合熱処理 温度：１１００℃、 時間：２時間、 ５）タッチポリッシュ 研磨代：１００ｎｍ、
条件にてイオン注入剥離法によるＳＯＩウエーハを各条
件につき３枚づつ作製した。 １）埋め込み酸化膜厚：１４５ｎｍ、 ＳＯＩ膜厚：１
６０ｎｍ、 ２）水素イオン注入条件 注入エネルギー：５６ｋｅ
Ｖ、 ドーズ量：４．５×１０16ｉｏｎｓ／ｃｍ2 、
５．５×１０16、６．５×１０16、７．０×１０16、
７．５×１０16、８．５×１０16ｉｏｎｓ／ｃｍ2 の６
水準、 ３）剥離熱処理 温度：５００℃、 時間：３０分、雰
囲気：不活性ガス（Ａｒ）、 ４）結合熱処理 温度：１１００℃、 時間：２時間、 ５）タッチポリッシュ 研磨代：１００ｎｍ、
【００３０】上記各ドーズ量でＳＯＩウエーハを製造し
た後、ＳＯＩ島領域幅及びテラス幅を光学顕微鏡で測定
した。測定結果を表１、図２に示す。これらの結果か
ら、ＳＯＩ島４２の領域幅は水素注入量が７．５×１０
16ｉｏｎｓ／ｃｍ2 以上となると急激に幅が広くなるこ
とが解った。また、ＳＯＩ島領域幅が広くなると、テラ
ス４３幅も同じ傾向で広くなることが解った。また、水
素のドーズ量を５×１０16ｉｏｎｓ／ｃｍ2 未満にする
と水素の注入量が少な過ぎて、欠陥の形成や水素の気化
膨張による力が不足し、部分的にしかＳＯＩ層がベース
ウエーハに転写されず全面剥離が困難となり、ＳＯＩウ
エーハを作製することができないことが判った。
た後、ＳＯＩ島領域幅及びテラス幅を光学顕微鏡で測定
した。測定結果を表１、図２に示す。これらの結果か
ら、ＳＯＩ島４２の領域幅は水素注入量が７．５×１０
16ｉｏｎｓ／ｃｍ2 以上となると急激に幅が広くなるこ
とが解った。また、ＳＯＩ島領域幅が広くなると、テラ
ス４３幅も同じ傾向で広くなることが解った。また、水
素のドーズ量を５×１０16ｉｏｎｓ／ｃｍ2 未満にする
と水素の注入量が少な過ぎて、欠陥の形成や水素の気化
膨張による力が不足し、部分的にしかＳＯＩ層がベース
ウエーハに転写されず全面剥離が困難となり、ＳＯＩウ
エーハを作製することができないことが判った。
【００３１】上記結果より、水素イオン注入剥離法にお
いてＳＯＩテラス幅を狭くし、かつＳＯＩ島の発生を低
減するには水素注入量を７．５×１０16ｉｏｎｓ／ｃｍ
2 未満とすればよい。また、７．５×１０16ｉｏｎｓ／
ｃｍ2 未満で５×１０16ｉｏｎｓ／ｃｍ2 以上の注入量
であれば、テラス幅やＳＯＩ島の発生はほぼ同程度であ
った。
いてＳＯＩテラス幅を狭くし、かつＳＯＩ島の発生を低
減するには水素注入量を７．５×１０16ｉｏｎｓ／ｃｍ
2 未満とすればよい。また、７．５×１０16ｉｏｎｓ／
ｃｍ2 未満で５×１０16ｉｏｎｓ／ｃｍ2 以上の注入量
であれば、テラス幅やＳＯＩ島の発生はほぼ同程度であ
った。
【００３２】
【表１】
【００３３】一方、各ドーズ量の条件下で作製したＳＯ
Ｉウエーハの表面のＬＰＤ密度を、光学的表面検査装置
（ＫＬＡテンコール社製ＳＰ−１）で測定した。ＬＰＤ
のサイズは０．１９μｍ以上、エッヂ部の除外領域は５
ｍｍとした。３水準のドーズ量でのウエーハ面内の平均
ＬＰＤ密度を図３に示す。注入量を７．５×１０16ｉｏ
ｎｓ／ｃｍ2 以上にすると極端にＬＰＤが増加し、７．
５×１０16ｉｏｎｓ／ｃｍ2 未満の注入量でであれば、
ほぼ同程度に抑えられることを示している。
Ｉウエーハの表面のＬＰＤ密度を、光学的表面検査装置
（ＫＬＡテンコール社製ＳＰ−１）で測定した。ＬＰＤ
のサイズは０．１９μｍ以上、エッヂ部の除外領域は５
ｍｍとした。３水準のドーズ量でのウエーハ面内の平均
ＬＰＤ密度を図３に示す。注入量を７．５×１０16ｉｏ
ｎｓ／ｃｍ2 以上にすると極端にＬＰＤが増加し、７．
５×１０16ｉｏｎｓ／ｃｍ2 未満の注入量でであれば、
ほぼ同程度に抑えられることを示している。
【００３４】従って、イオン注入剥離法によってＳＯＩ
ウエーハを製造する方法において、注入する水素の量を
５×１０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏ
ｎｓ／ｃｍ2 未満とするのがよく、さらに好ましくは、
５．５×１０16ｉｏｎｓ／ｃｍ2 以上、７×１０16ｉｏ
ｎｓ／ｃｍ2 以下とするのがよい。
ウエーハを製造する方法において、注入する水素の量を
５×１０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16ｉｏ
ｎｓ／ｃｍ2 未満とするのがよく、さらに好ましくは、
５．５×１０16ｉｏｎｓ／ｃｍ2 以上、７×１０16ｉｏ
ｎｓ／ｃｍ2 以下とするのがよい。
【００３５】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００３６】例えば、上記実施形態においては、直径８
インチのシリコン単結晶ウエーハを使用する場合につき
例を挙げて説明したが、本発明はこれには限定されず、
直径４〜１６インチあるいはそれ以上のシリコン単結晶
ウエーハにも適用できる。また、シリコン単結晶ウエー
ハ同士の貼り合わせだけでなく、シリコン単結晶ウエー
ハと絶縁基板（石英、アルミナ、サファイア、炭化けい
素等）との貼り合わせにも適用できる。
インチのシリコン単結晶ウエーハを使用する場合につき
例を挙げて説明したが、本発明はこれには限定されず、
直径４〜１６インチあるいはそれ以上のシリコン単結晶
ウエーハにも適用できる。また、シリコン単結晶ウエー
ハ同士の貼り合わせだけでなく、シリコン単結晶ウエー
ハと絶縁基板（石英、アルミナ、サファイア、炭化けい
素等）との貼り合わせにも適用できる。
【００３７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、イオン注入剥離法によって作製されるＳＯＩウ
エーハにおいて、剥離時に生ずるＳＯＩ島の発生を抑制
するとともに、ＳＯＩウエーハ表面に存在するＬＰＤ欠
陥密度を低減したＳＯＩウエーハとその製造方法を提供
することができ、デバイス不良を低減することができ
る。
よれば、イオン注入剥離法によって作製されるＳＯＩウ
エーハにおいて、剥離時に生ずるＳＯＩ島の発生を抑制
するとともに、ＳＯＩウエーハ表面に存在するＬＰＤ欠
陥密度を低減したＳＯＩウエーハとその製造方法を提供
することができ、デバイス不良を低減することができ
る。
【図１】ＳＯＩウエーハのエッジ部に発生するテラスと
ＳＯＩ島を示す模式図である。 （ａ）ＳＯＩウエーハ、 （ｂ） ＳＯＩウエーハのエ
ッジ部。
ＳＯＩ島を示す模式図である。 （ａ）ＳＯＩウエーハ、 （ｂ） ＳＯＩウエーハのエ
ッジ部。
【図２】イオン注入量（ｉｏｎｓ／ｃｍ2 ）の違いによ
ＳＯＩ島領域幅及びテラス幅の変化を示す光学顕微鏡写
真である。 （ａ）５．５×１０16、 （ｂ）６．５×１０16、
（ｃ）７．５×１０16。
ＳＯＩ島領域幅及びテラス幅の変化を示す光学顕微鏡写
真である。 （ａ）５．５×１０16、 （ｂ）６．５×１０16、
（ｃ）７．５×１０16。
【図３】イオン注入量に対するウエーハ面内のＬＰＤ密
度（ｃｏｕｎｔｓ／ｃｍ2 ）の変化を示す図である。
度（ｃｏｕｎｔｓ／ｃｍ2 ）の変化を示す図である。
【図４】本発明に係るＳＯＩウエーハ製造工程の一実施
形態を示すフロー図である。
形態を示すフロー図である。
１…２枚の鏡面研磨ウエーハを準備する工程、２…一方
のウエーハを酸化する工程、 ３…水素イオンを注入す
る工程、４…イオン注入面に他のウエーハを重ね合せる
密着工程、５…剥離熱処理する工程、 ６…ウエーハを
結合熱処理する工程、７…タッチポリッシュ工程、 １
０…ＳＯＩウエーハ、２０、２１、２２、２３…鏡面研
磨シリコンウエーハ、 ２５…ＳＯＩ層、２６…埋込み
酸化膜、 ２７…ベースウエーハ、 ２８…上部シリ
コン、３０、３１…酸化膜、 ４０、４１…イオン注入
微小気泡層（封入層）、４２…ＳＯＩ島、 ４３…テラ
ス部、 ５０…劈開面。
のウエーハを酸化する工程、 ３…水素イオンを注入す
る工程、４…イオン注入面に他のウエーハを重ね合せる
密着工程、５…剥離熱処理する工程、 ６…ウエーハを
結合熱処理する工程、７…タッチポリッシュ工程、 １
０…ＳＯＩウエーハ、２０、２１、２２、２３…鏡面研
磨シリコンウエーハ、 ２５…ＳＯＩ層、２６…埋込み
酸化膜、 ２７…ベースウエーハ、 ２８…上部シリ
コン、３０、３１…酸化膜、 ４０、４１…イオン注入
微小気泡層（封入層）、４２…ＳＯＩ島、 ４３…テラ
ス部、 ５０…劈開面。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 KB05
Claims (4)
- 【請求項１】 イオン注入剥離法によって作製されたＳ
ＯＩウエーハであって、ＳＯＩウエーハエッジ部に発生
するベースウエーハ表面が露出したテラス部のＳＯＩ島
領域幅が１ｍｍより狭いことを特徴とするＳＯＩウエー
ハ。 - 【請求項２】 イオン注入剥離法によって作製されたＳ
ＯＩウエーハであって、ＬＰＤ検査で検出されるＳＯＩ
層表面に存在するサイズが０．１９μｍ以上のピット状
欠陥の密度が１ｃｏｕｎｔｓ／ｃｍ2 以下であることを
特徴とするＳＯＩウエーハ。 - 【請求項３】 イオン注入剥離法によってＳＯＩウエー
ハを製造する方法において、水素イオンまたは希ガスイ
オンの注入量の下限を剥離現象の有無により決定し、水
素イオンまたは希ガスイオンの注入量の上限を、テラス
部のＳＯＩ島領域幅またはＳＯＩウエーハのＬＰＤ検査
で検出されるピット状欠陥の密度により決めることを特
徴とするＳＯＩウエーハの製造方法。 - 【請求項４】 イオン注入剥離法によってＳＯＩウエー
ハを製造する方法において、水素イオンの注入量を５×
１０16ｉｏｎｓ／ｃｍ2 以上、７．５×１０16／ｃｍ2
未満とすることを特徴とするＳＯＩウエーハの製造方
法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108643A JP4304879B2 (ja) | 2001-04-06 | 2001-04-06 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| KR10-2003-7013109A KR20030089712A (ko) | 2001-04-06 | 2002-03-29 | Ｓｏｉ 웨이퍼 및 그 제조방법 |
| CNB028078896A CN100517724C (zh) | 2001-04-06 | 2002-03-29 | Soi晶片及其制造方法 |
| EP02707249A EP1376700A4 (en) | 2001-04-06 | 2002-03-29 | INSULATING SILICON PLATE AND METHOD OF MANUFACTURING THE SAME |
| US10/473,352 US7560313B2 (en) | 2001-04-06 | 2002-03-29 | SOI wafer and method for producing the same |
| EP05026312A EP1635389A1 (en) | 2001-04-06 | 2002-03-29 | SOI wafer and its manufacturing method |
| PCT/JP2002/003162 WO2002084738A1 (fr) | 2001-04-06 | 2002-03-29 | Plaquette de silicium sur isolant et procede de fabrication associe |
| TW091106885A TW552622B (en) | 2001-04-06 | 2002-04-04 | SOI wafer and its manufacturing method |
| US11/593,009 US20070054459A1 (en) | 2001-04-06 | 2006-11-06 | SOI wafer and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108643A JP4304879B2 (ja) | 2001-04-06 | 2001-04-06 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305292A true JP2002305292A (ja) | 2002-10-18 |
| JP4304879B2 JP4304879B2 (ja) | 2009-07-29 |
Family
ID=18960740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108643A Expired - Lifetime JP4304879B2 (ja) | 2001-04-06 | 2001-04-06 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7560313B2 (ja) |
| EP (2) | EP1376700A4 (ja) |
| JP (1) | JP4304879B2 (ja) |
| KR (1) | KR20030089712A (ja) |
| CN (1) | CN100517724C (ja) |
| TW (1) | TW552622B (ja) |
| WO (1) | WO2002084738A1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080339A (ja) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| JP2006527479A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法 |
| JP2007287879A (ja) * | 2006-04-14 | 2007-11-01 | Sumco Corp | 貼り合わせウェーハ及びその製造方法 |
| JP2008294268A (ja) * | 2007-05-25 | 2008-12-04 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法 |
| WO2009116227A1 (ja) * | 2008-03-19 | 2009-09-24 | 信越半導体株式会社 | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| JP2010109353A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| WO2010098007A1 (ja) | 2009-02-26 | 2010-09-02 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US8258043B2 (en) | 2010-09-24 | 2012-09-04 | National University Corporation Tokyo University Of Agriculture And Technology | Manufacturing method of thin film semiconductor substrate |
| WO2013105634A1 (ja) | 2012-01-12 | 2013-07-18 | 信越化学工業株式会社 | 熱酸化異種複合基板及びその製造方法 |
| WO2013175705A1 (ja) | 2012-05-24 | 2013-11-28 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2014034019A1 (ja) | 2012-09-03 | 2014-03-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2014118851A1 (ja) | 2013-02-01 | 2014-08-07 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP2019511112A (ja) * | 2016-03-02 | 2019-04-18 | ソワテク | ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 |
| KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| JP2008526010A (ja) * | 2004-12-28 | 2008-07-17 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 低いホール密度を有する薄層を得るための方法 |
| US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
| EP1798764A1 (en) * | 2005-12-14 | 2007-06-20 | STMicroelectronics S.r.l. | Process for manufacturing wafers usable in the semiconductor industry |
| JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| EP1993126B1 (en) * | 2007-05-18 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods of semiconductor substrate |
| JP2009054837A (ja) * | 2007-08-28 | 2009-03-12 | Sumco Corp | Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ |
| JP5674304B2 (ja) * | 2009-11-13 | 2015-02-25 | ラピスセミコンダクタ株式会社 | Ｓｏｉウェハの製造方法 |
| JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP7218710B2 (ja) * | 2019-11-07 | 2023-02-07 | 株式会社Sumco | レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104090A (en) * | 1977-02-24 | 1978-08-01 | International Business Machines Corporation | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation |
| US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
| US4760036A (en) * | 1987-06-15 | 1988-07-26 | Delco Electronics Corporation | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation |
| US4849370A (en) * | 1987-12-21 | 1989-07-18 | Texas Instruments Incorporated | Anodizable strain layer for SOI semiconductor structures |
| JP2604488B2 (ja) | 1989-06-21 | 1997-04-30 | 富士通株式会社 | 接合ウエハおよびその製造方法 |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| JPH11145438A (ja) | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3496508B2 (ja) | 1998-03-02 | 2004-02-16 | 三菱住友シリコン株式会社 | 張り合わせシリコンウェーハおよびその製造方法 |
| JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
| JPH11329997A (ja) | 1998-05-15 | 1999-11-30 | Canon Inc | 貼り合わせ基材とその作製方法 |
| JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JP4228419B2 (ja) | 1998-07-29 | 2009-02-25 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US6346458B1 (en) * | 1998-12-31 | 2002-02-12 | Robert W. Bower | Transposed split of ion cut materials |
| US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
-
2001
- 2001-04-06 JP JP2001108643A patent/JP4304879B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-29 EP EP02707249A patent/EP1376700A4/en not_active Withdrawn
- 2002-03-29 KR KR10-2003-7013109A patent/KR20030089712A/ko not_active Application Discontinuation
- 2002-03-29 US US10/473,352 patent/US7560313B2/en not_active Expired - Lifetime
- 2002-03-29 WO PCT/JP2002/003162 patent/WO2002084738A1/ja not_active Application Discontinuation
- 2002-03-29 CN CNB028078896A patent/CN100517724C/zh not_active Expired - Lifetime
- 2002-03-29 EP EP05026312A patent/EP1635389A1/en not_active Ceased
- 2002-04-04 TW TW091106885A patent/TW552622B/zh not_active IP Right Cessation
-
2006
- 2006-11-06 US US11/593,009 patent/US20070054459A1/en not_active Abandoned
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006527479A (ja) * | 2003-06-06 | 2006-11-30 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法 |
| JP4617788B2 (ja) * | 2004-09-10 | 2011-01-26 | 信越半導体株式会社 | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| JP2006080339A (ja) * | 2004-09-10 | 2006-03-23 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 |
| JP2007287879A (ja) * | 2006-04-14 | 2007-11-01 | Sumco Corp | 貼り合わせウェーハ及びその製造方法 |
| JP2008294268A (ja) * | 2007-05-25 | 2008-12-04 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法 |
| WO2009116227A1 (ja) * | 2008-03-19 | 2009-09-24 | 信越半導体株式会社 | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| JP2009231376A (ja) * | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| US8466538B2 (en) | 2008-03-19 | 2013-06-18 | Shin-Etsu Handotai Co., Ltd. | SOI wafer, semiconductor device, and method for manufacturing SOI wafer |
| JP2010109353A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8741740B2 (en) | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| WO2010098007A1 (ja) | 2009-02-26 | 2010-09-02 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US8258043B2 (en) | 2010-09-24 | 2012-09-04 | National University Corporation Tokyo University Of Agriculture And Technology | Manufacturing method of thin film semiconductor substrate |
| WO2013105634A1 (ja) | 2012-01-12 | 2013-07-18 | 信越化学工業株式会社 | 熱酸化異種複合基板及びその製造方法 |
| WO2013175705A1 (ja) | 2012-05-24 | 2013-11-28 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US9029240B2 (en) | 2012-05-24 | 2015-05-12 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| JP2014049699A (ja) * | 2012-09-03 | 2014-03-17 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| WO2014034019A1 (ja) | 2012-09-03 | 2014-03-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| KR20150052041A (ko) | 2012-09-03 | 2015-05-13 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 |
| US9673085B2 (en) | 2012-09-03 | 2017-06-06 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| WO2014118851A1 (ja) | 2013-02-01 | 2014-08-07 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| KR20150112968A (ko) | 2013-02-01 | 2015-10-07 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 |
| JP2019511112A (ja) * | 2016-03-02 | 2019-04-18 | ソワテク | ドナー基板への注入のための適切なエネルギーの決定方法、およびセミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造体の組立方法 |
| KR20190117573A (ko) * | 2017-02-17 | 2019-10-16 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
| KR102537290B1 (ko) | 2017-02-17 | 2023-05-30 | 소이텍 | 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002084738A1 (fr) | 2002-10-24 |
| US20040219370A1 (en) | 2004-11-04 |
| US20070054459A1 (en) | 2007-03-08 |
| US7560313B2 (en) | 2009-07-14 |
| EP1376700A4 (en) | 2005-06-22 |
| EP1376700A1 (en) | 2004-01-02 |
| CN1502135A (zh) | 2004-06-02 |
| EP1635389A1 (en) | 2006-03-15 |
| CN100517724C (zh) | 2009-07-22 |
| KR20030089712A (ko) | 2003-11-22 |
| TW552622B (en) | 2003-09-11 |
| JP4304879B2 (ja) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4304879B2 (ja) | 水素イオンまたは希ガスイオンの注入量の決定方法 | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| JP3762144B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP4526818B2 (ja) | 貼り合わせウエーハの製造方法 | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2009032972A (ja) | 貼り合わせウエーハの製造方法 | |
| US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
| JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2004087768A (ja) | Ｓｏｉウエーハの製造方法 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| KR100898534B1 (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조 방법 | |
| WO2024130781A1 (zh) | 一种绝缘体上硅衬底及其制备方法 | |
| JP5119742B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2007287965A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2004087767A (ja) | Ｓｏｉウエーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4304879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |