KR102537290B1 - 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 - Google Patents

이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 Download PDF

Info

Publication number
KR102537290B1
KR102537290B1 KR1020197025477A KR20197025477A KR102537290B1 KR 102537290 B1 KR102537290 B1 KR 102537290B1 KR 1020197025477 A KR1020197025477 A KR 1020197025477A KR 20197025477 A KR20197025477 A KR 20197025477A KR 102537290 B1 KR102537290 B1 KR 102537290B1
Authority
KR
South Korea
Prior art keywords
donor substrate
implantation
substrate
zone
edge
Prior art date
Application number
KR1020197025477A
Other languages
English (en)
Other versions
KR20190117573A (ko
Inventor
세브랑 로우치어
프레데릭 마젠
Original Assignee
소이텍
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍, 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 소이텍
Publication of KR20190117573A publication Critical patent/KR20190117573A/ko
Application granted granted Critical
Publication of KR102537290B1 publication Critical patent/KR102537290B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 특히 캐리어 기판 상에 층을 옮기는 프로세스에서 사용되는 도너 기판(1) 내부에 미리 정해진 분리 구역(19)을 형성하기 위한 프로세스에 관한 것이다. 이러한 프로세스는, 열 어닐링 동안 입자의 형성을 제한하기 위해 도너 기판(1)의 에지 구역(5)에서의 주입 도즈(25)가 도너 기판(1)의 중심 구역(9)에서의 주입 도즈(27)보다 낮도록 수행되는 주입 단계(17)를 포함한다. 본 발명은 또한 상술한 프로세스에 의해 생성된, 캐리어 기판 상에 얇은 층을 옮기기 위한 프로세스를 위한 도너 기판(1)에 관한 것이다. 본 발명은 또한 주입 영역을 도너 기판(1)의 에지 구역(5)으로 한정하기 위한 디바이스에 관한 것이다.

Description

이온 주입 단계 동안 도너 기판의 에지 구역 마스킹
본 발명은 반도체-온-절연체(semiconductor-on-insulator; SeOI) 기판을 제조하는 분야에 관한 것으로, 더욱 구체적으로, 도너 기판 내부에서 미리 정해진 분리 구역을 생성하기 위해 도너 기판 상에서 수행되는 이온 주입 단계에 관한 것이다.
반도체-온-절연체(SeOI) 기판은 스마트컷(SmartCut) 프로세스에 의해 얻어질 수 있다. 이러한 유형의 프로세스에서, 열 어닐링 동안 이온 주입에 의해 사전에 계면이 약화되는 도너 기판 내의 계면을 따라 균열파를 전파시킴으로써, 도너 기판으로부터 캐리어 기판 상으로 층이 옮겨진다. 균열 동안, 특히 SeOI 기판의 에지에서, 마이크로미터 크기의 입자가 생성된다.
따라서, RCA 세정 프로세스를 이용하여 SeOI 기판 및/또는 도너 기판의 나머지 부분을 세정하는 것이 후속적으로 필요하게 된다. 따라서, 이것은 시간과 자원의 손실을 나타낸다.
따라서, 본 발명의 목적은 도너 기판으로부터 캐리어 기판 상으로 층을 옮기기 위한 미리 정해진 분리 구역을 갖는 도너 기판을 제조하는 것을 가능하게 하고, 캐리어 기판 및 옮겨진 층을 도너 기판의 나머지 부분으로부터 분리하는 단계 동안 생성되는 입자의 레벨을 감소시키는 것을 가능하게 하는 프로세스를 제공함으로써 상술한 단점을 극복하는 것이다.
본 발명의 목적은 특히 캐리어 기판 상에 층을 옮기는 프로세스(a process of transferring a layer onto a carrier substrate)에서 사용되는 도너 기판 내부에 미리 정해진 분리 구역을 형성하기 위한 프로세스에 의해 달성되며, 프로세스는, 도너 기판의 에지에서의 주입 도즈(dose)가 도너 기판의 중심 구역에서의 주입 도즈보다 낮도록 수행되는 이온 주입 단계를 포함하는 것을 특징으로 한다. 따라서, 캐리어 기판과의 결합이 없을 수 있는 도너 기판의 에지에서의 구역이 도너 기판의 중심 구역보다 주입 단계에 의해 덜 손상된다.
따라서, 이 구역에서, 캐리어 기판의 존재로 인해 어떠한 보강 효과도 있을 수 없고, 보다 낮은 도즈에서의 주입은 열적 결합 해제 처리 동안 블리스터(blister) 및 박리(peeling)의 형성을 감소시키며 궁극적으로는 입자의 생성을 감소시킨다.
본 발명의 일 변형에 따르면, 주입 단계는, 주입이 도너 기판의 중심 구역으로 한정되도록 수행될 수 있다. 따라서, 기판의 에지 구역으로 이온이 주입되지 않으므로, 이 구역에는 주입된 이온이 없으므로 어닐링 동안 입자 생성을 더욱 감소시킨다.
본 발명의 다른 변형에 따르면, 도너 기판의 에지 구역은 도너 기판의 에지 상의 면취된 구역(chamfered zone)을 포함할 수 있거나 이에 한정될 수 있다. 기판의 면취된 구역은 기판의 에지 상의 구역에 대응하며, 여기서 에지의 예리한 각도가 깨어지도록 에지가 경사져 있다. 기판의 면취된 구역의 폭은 통상적으로 0.5 mm 내지 3 mm 정도이다. 도너 기판을 캐리어 기판에 결합할 때, 면취된 구역은 결합되지 않은 채로 유지되고, 열 어닐링 동안의 블리스터 형성은 그에 따라 이 구역에서 한정되거나 없을 수 있다.
본 발명의 일 변형에 따르면, 기판의 에지 구역의 폭은 1 mm와 5 mm 사이, 특히 1 mm와 2 mm 사이일 수 있다. 따라서, 기판의 에지 구역은 면취된 구역보다 약간 더 크도록 선택될 수 있다.
본 발명의 일 변형에 따르면, 이온의 주입은 기판의 에지 구역 상의 또는 그 위의 마스크를 사용하여 수행될 수 있다. 본 발명의 하나의 대안에 따르면, 이온의 주입은, 도너 기판의 에지 구역에서의 주입 도즈가 도너 기판의 중심 구역에서의 주입 도즈보다 낮도록, 특히 주입이 도너 기판의 중심 구역으로 한정되도록 이온 빔으로 기판을 주사함으로써 수행될 수 있다. 이러한 2개의 프로세스 변형은 간단한 방식으로 수행될 수 있다.
본 발명의 일 변형에 따르면, 이온의 주입은 수소 이온(H)의 주입 또는 헬륨 및 수소 이온(He-H)의 공동-주입을 포함할 수 있다.
본 발명의 다른 변형에 따르면, 프로세스는 특히 제1 주입 단계에서보다 낮은 주입 도즈로 기판의 전체 표면 위에서 수행되는 제2 이온 주입 단계를 포함할 수 있다. 더 낮은 공동-주입의 농도로 인해, 열 어닐링 동안의 입자 생성이 회피되거나 적어도 감소될 수 있다.
본 발명의 일 변형에 따르면, 제1 주입 단계는 헬륨 이온 주입일 수 있고, 제2 주입 단계는 수소 이온 주입일 수 있다.
본 발명의 일 변형에 따르면, 도너 기판의 에지 구역의 주입 도즈는 1e16 at/cm2보다 낮을 수 있으며, 특히 0.5e16 at/cm2와 7e16 at/cm2 사이에서 이루어질 수 있다. 도너 기판의 에지 구역에서의 이러한 주입 도즈의 경우, 열 어닐링 동안의 입자 생성이 회피되거나 적어도 감소될 수 있다.
본 발명의 목적은 또한 캐리어 기판 상에 얇은 층을 옮기는 프로세스를 위한, 미리 정해진 분리 구역을 포함하는 도너 기판에 의해 달성되며, 여기서 도너 기판의 에지 구역에서의 주입 도즈는 특히 상술한 프로세스에 의해 생성된 도너 기판의 중심 구역에서의 주입 도즈보다 낮다. 이러한 기판의 장점은 층을 옮기는 프로세스의 분리 단계에서 생성된 입자의 레벨의 감소가 얻어진다는 것이다.
본 발명의 목적은 또한 도너 기판으로부터 얇은 층을 캐리어 기판 상으로 옮기는 프로세스에 의해 달성될 수 있으며, 이러한 프로세스는 a) 상술한 도너 기판을 캐리어 기판에 부착하는 단계 및 b) 도너 기판의 나머지 부분을 캐리어 기판에 옮겨지는 층으로부터 분리하기 위해 미리 정해진 분리 구역의 사이트에서 분리를 수행하는 단계를 포함한다. 본 발명의 도너 기판을 사용하는 이러한 프로세스로, 보다 적은 입자를 생성하면서 층이 옮겨질 수 있다.
프로세스의 일 변형에 따라, 단계 b)는 열 어닐링을 포함할 수 있다.
본 발명의 목적은 또한 도너 기판, 특히 상술한 바와 같은 도너 기판의 에지 구역으로 주입 영역을 한정하기 위한 디바이스에 의해 달성될 수 있으며, 디바이스는, 도너 기판의 에지 구역을 향한 주입 도즈가 도너 기판의 중심 구역에서의 주입 도즈보다 낮도록 주입을 수행하기에 적합한 수단을 포함하는 것을 특징으로 한다. 따라서, 기판 상의 주입 구역의 위치를 제어할 수 있으며, 특히 기판의 중심 구역에 주입 구역을 한정하여 상술한 바와 같은 층을 옮기는 프로세스에서 입자의 생성을 감소시킬 수 있다.
본 발명의 일 변형에 따르면, 주입 영역을 도너 기판의 중심 구역으로 한정하기 위한 수단은 마스크를 포함할 수 있다. 본 발명의 다른 대안에 따르면, 마스크는 도너 기판 상에 또는 그 위에 위치된 링일 수 있다. 본 발명의 일 대안에 따르면, 마스크는 1 mm와 5 mm 사이, 특히 1 mm와 2 mm 사이인 폭에 걸쳐 도너 기판의 에지 구역을 마스킹하도록 구성될 수 있다. 따라서, 기판의 주입 프로파일은 하나의 동일한 기판에서 변화된 도즈를 갖는 주입 구역을 얻도록 단순한 방식으로 수정되고 미리 결정될 수 있다.
일 대안에 따르면, 본 발명의 목적은 또한 상술된 바와 같은 디바이스를 포함하는 도너 기판에 이온을 주입하기 위한 이온 임플란터(ion impianter)에 의해 달성될 수 있다. 따라서, 이온 임플란터는 기판 상의 주입 구역의 위치 제어, 특히 주입 구역을 기판의 중심 구역으로 한정하는 것과 관련하여 더 큰 가능성을 제공할 수 있다.
본 발명은 첨부 도면과 함께 후술하는 설명을 참조함으로써 이해될 수 있으며, 여기서 참조 번호는 본 발명의 요소를 식별한다.
도 1의 a 내지 도 1의 f는 본 발명에 따른 도너 기판으로부터 캐리어 기판 상으로 얇은 층을 옮기는 프로세스의 다양한 단계를 개략적으로 나타낸다.
도 2a는 본 발명의 일 변형에 따른 주입 단계에서 기판의 에지를 마스킹하기 위한 도면을 나타낸다.
도 2b는 본 발명의 일 변형에 따른 주입 동안 기판의 에지 구역을 마스킹하기 위해 사용되는 마스크의 위에서 본 개략도를 나타낸다.
도 2c는 본 발명의 일 변형에 따른 주입 단계 동안 주입 이온 빔으로 주사하는 동작을 개략적으로 나타낸다.
도 3a 및 도 3b는 도너 기판이 2개의 연속적인 주입 단계를 거치는 본 발명의 다른 실시예를 개략적으로 나타낸다.
도 4a 및 도 4b는 각각 본 발명의 일 변형에 따라 제조된 미리 정해진 분리 구역을 포함하는 도너 기판의 상면도 및 프로파일도이다. 도 4c는 본 발명에 따른 예에 따른 도너 기판의 주입 프로파일을 나타낸다.
본 발명에 따라 도너 기판으로부터 캐리어 기판 상으로 얇은 층을 옮기는 프로세스가 도 1의 a 내지 도 1의 f에 의해 상세히 설명된다. 이는 도너 기판에 미리 정해진 분리 구역을 형성하는 단계(도 1의 a 내지 도 1의 c), 도너 기판을 캐리어 기판에 부착하는 단계(도 1의 d) 및 도너 기판으로부터 캐리어 기판 상으로 얇은 층을 분리 및 옮기는 단계 (도 1의 e 및 도 1의 f)를 포함한다.
도 1의 a는 표면 산화물과 같은 다른 층을 갖거나 갖지 않는, 도너 기판(1), 예를 들어, 실리콘 기판 또는 임의의 다른 반도체 기판을 나타낸다. 도너 기판(1)은 주 표면(3) 상에 면취된 부분(chamfered portion)(7)을 포함하는 기판의 에지(5) 구역을 갖는다. 통상적으로, 면취된 구역의 폭은 0.5 mm 내지 3 mm의 범위에 있다. 도너 기판(1)은 또한 에지(5)의 구역 내에 한정된 중심 구역(9)을 포함한다.
도 1의 b는 주 표면(13)을 갖는 캐리어 기판(11)을 나타낸다. 캐리어 기판(11)은 예를 들어, 표면 산화물과 같은 다른 층을 갖거나 갖지 않는 실리콘 기판 또는 임의의 다른 기판이다. 도너 기판(1)과 같이, 캐리어 기판(11)은 그 경계 상에 면취된 구역(15)을 가질 수 있다.
다음으로, 도 1의 c에 나타낸 바와 같이, 도너 기판(1)은 이온 또는 원자 종(17)의 주입 단계를 거친다. 이러한 주입 프로세스는 충돌 표면(3)에 대해 도너 기판(1)의 미리 정해진 깊이 d에서 최대 농도로 도너 기판(1)으로 종(17)을 도입하여, 내부에 약화된 구역(19)을 생성한다.
이온 또는 원자 종(17)의 주입은 단일 주입, 즉, 예를 들어, 수소, 헬륨 또는 임의의 다른 희가스의 주입과 같은 단일 원자 종의 주입일 수 있다. 주입은 또한 이온 또는 원자 종(17)의 공동-주입, 즉, 예를 들어, 헬륨(95 keV 및 25e16 at/cm2) 및 수소(65 keV 및 1.5e16 at/cm2)의 공동-주입과 같은 적어도 2개의 상이한 종의 주입일 수 있다.
약화된 구역(19)은 도너 기판(1)의 나머지 부분(23)과 층(21) 사이의 경계를 형성한다. 약화된 구역(19)은 또한 이하에서 미리 정해진 분리 구역으로 지칭된다.
본 발명에 따르면, 주입(17)은, 도너 기판(1)의 에지(5)의 구역의 사이트에서의 주입 도즈(25)가 도너 기판(1)의 중심 구역(9)에서의 주입 도즈(27)보다 낮도록 수행되며, 이는 도 1의 c의 개략적인 확대도에 나타내어져 있다.
본 발명의 일 변형에 따르면, 도너 기판(1)의 에지(5)의 구역의 주입된 이온의 도즈는 1e16 at/cm2보다 작거나 아니면 심지어 주입된 이온이 없다.
도 1의 d는, 2개의 기판을 함께 연결시키기 위해 캐리어 기판(11)이 주 표면들(13) 중 하나를 통해 도너 기판(1)의 주 표면(3)과 접촉하게 되는 단계를 나타낸다. 2개의 기판(1 및 11) 사이의 결합은 결합 계면(29)에서 분자 접착에 의해 형성되어 스택(31)을 형성한다. 도너 기판(1) 및 캐리어 기판(11)의 면취된 구역(7 및 15)의 사이트에서, 각각 결합이 없는 구역(33)이 관찰될 수 있다.
도 1의 e는 반도체 기판(35)을 생성하기 위해 층(21)을 캐리어 기판(11) 상으로 옮기도록 약화된 구역(19)을 따라 도너 기판(1)의 나머지 부분(23)으로부터 분리하는 단계를 나타낸다.
예를 들어, 분리는 도 1의 d에 나타낸 다층 스택(31)을 열 어닐링(thermal annealing)하는 것에 의한 열처리에 의해 수행될 수 있으며, 그 동안 도너 기판(1)의 나머지 부분(23)으로부터의 자연 분리가 미리 정해진 분리 구역(19)을 따라 발생한다. 이러한 열 분리는 통상적으로 100℃와 700℃ 사이, 바람직하게는 약 500℃의 온도에서 오븐에서 수행된다. 대안으로서, 열 분리는 예를 들어, 미리 정해진 분리 구역(19) 상에 블레이드를 사용함으로써 기계적 처리를 수반할 수 있다.
도 1의 f는 캐리어 기판(11) 상에 옮겨진 층(21)을 갖는 최종 반도체 기판(35)을 나타낸다. 종래 기술의 층을 옮기는 프로세스와 비교하여, 도너 기판(1)에서 중심 구역(9)에 대해 에지(5)의 구역으로 더 적은 이온을 주입하는 것은, 분리 동안, 반도체 기판(35)의 표면(37)뿐만 아니라 도너 기판(1)의 나머지 부분(23)의 표면 위 모두에 더 적은 입자가 생성된다는 효과를 갖는다.
구체적으로, 도 1의 d에 나타낸 다층 스택(31)에서 결합이 없는 구역(29)으로 인해, 이 구역에서 보강 효과가 없으며, 에지(5)의 구역으로의 많은 이온 주입은 종래 기술에서 알려진 프로세스에 따른 층을 옮기는 프로세스에서의 분리 단계의 열처리 동안 블리스터(blister) 및 박리로 이어진다.
입자의 생성을 감소시키는 효과는 특히 표면 산화물이 없는 반도체 층을 옮기는 것에 대해 가시적이다.
도 2a는 도 1의 c에 나타낸 주입 단계에서 마스크가 사용될 때 본 발명에 따른 도너 기판(1)의 에지 구역(5)을 마스킹하는 동작의 일 실시예를 나타낸다. 도 2b는 본 발명의 이러한 변형에 따른 주입 동안 도너 기판(1)의 에지 구역(5)을 마스킹하기 위해 사용되는 마스크를 나타낸다.
상술한 바와 같은 도너 기판(1)은 임플란터(implanter; 41) 내에 위치되고, 상술한 바와 같은 원자 또는 이온 종의 주입(17)을 받는다. 따라서, 이 주입 프로세스는 미리 정해진 깊이 d에서 최대 농도로 도너 기판(1)으로 주입된 종(17)을 도입하여 내부에 약화된 구역(19)을 생성한다.
마스크(43)가 도너 기판(1) 상에 배치되어, 이 구역(5) 내로 이온의 주입을 피하도록 주입(17)으로부터 에지 구역(5)을 마스킹한다. 본 발명의 변형에 따르면, 마스크(43)는 도너 기판(1)의 적어도 면취된 구역(7)을 마스킹한다. 특히, 마스크(43)는 도너 기판(1)의 에지 구역(5)을 1 mm와 5 mm 사이, 특히 1 mm와 2mm 사이인 폭 I에 걸쳐 마스킹한다.
본 발명의 다른 변형에 따르면, 마스크(43)는 또한 직접 접촉 없이도 여전히 이온 빔(17)의 경로 내에 도너 기판(1) 위에 배치될 수 있다.
도 2b는 위에서 본 마스크(43)를 개략적으로 나타낸다. 비한정적인 방식으로, 마스크(43)는 링의 형상을 취한다. 따라서, 도 2a에 나타낸 바와 같이, 도너 기판(1)의 에지 구역(5)은 이온에 의해 도달될 수 없다. 구체적으로, 이온은 마스크(43)에서 정지된다.
마스크(43)는 테플론(Teflon), 알루미늄 또는 임의의 다른 적절한 재료로 이루어질 수 있다. 일 변형에 따르면, 마스크(43)는 또한 도너 기판을 캐리어 기판에 부착하는 단계 이전에 제거될 도너 기판(1) 상의 레지스트, 하드 산화물 또는 질화물로 이루어진 희생 마스크일 수 있다.
도너 기판(1)의 반경 R에 대하여, 마스크(43)는 도너 기판(1)의 적어도 면취된 부분(7)을 덮을 수 있도록 R 마이너스 1 mm 내지 5 mm의 내경 rmin 및 적어도 R의 외경 rmax를 갖는다.
마스크(43)를 사용하는 대신, 도너 기판(1)은 도 2c에 화살표로 나타낸 바와 같이, 도너 기판(1)의 표면(3) 위에 이온 빔(45)을 주사함으로써 또한 주입될 수 있다. 이온 빔(45)의 모션은, 도너 기판(1)의 에지에서의 구역(5)이 이온 주입으로부터 배제되거나 도너 기판(1)의 중심 구역(9)보다 낮은 주입 도즈를 포함하도록 제어된다.
도 3a 및 도 3b는 본 발명의 다른 실시예를 나타낸다. 여기서, 도너 기판(1)은, 도너 기판의 에지에서의 구역을 향한 주입 도즈가 도너 기판의 중심 구역에서의 주입 도즈보다 낮도록 2개의 연속적인 주입 단계를 거친다. 위의 도면들과 참조 부호를 공유하는 요소 또는 피처는 다시 상세히 설명되지 않지만, 그에 대한 참조가 이루어질 것이다.
도 3a는 내부에 분리 구역(53)을 생성하기 위해 마스크(43)를 사용하여 도너 기판(1)의 중심 구역(9)에 He 이온(95 keV 및 2.5e16 at/cm2)의 이온 주입(51)을 나타낸다.
도 3b는 마스크를 사용하지 않고 H 이온을 사용하는 제2 이온 주입 단계(55)를 나타낸다. 수소 주입 도즈는 2e16 at/cm2 미만이어야 하며, 바람직하게는 0.5e16 at/cm2와 1.5e16 at/cm2 사이이다. 결과적으로, 주입된 H 이온(57)은 He 이온(53)과 실질적으로 동일한 도너 기판(1) 내부의 깊이에서 중심 구역(9)뿐만 아니라 도너 기판(1)의 에지 구역(5) 모두에 존재한다.
도 4a 및 도 4b는 각각 상술한 바와 같은 본 발명에 따라 제조된 도너 기판의 프로파일도 및 상면도를 나타낸다. 도 4c는 본 발명에 따른 도너 기판의 다양한 예의 이온 주입 프로파일을 나타낸다. 위의 도면들과 참조 번호를 공유하는 요소 또는 피처는 다시 상세히 설명되지 않으나, 그에 대한 참조가 이루어질 것이다.
도너 기판(1), 예를 들어, 실리콘 웨이퍼는 도너 기판(1)의 주 표면(3)으로부터 거리 d에 있는 미리 정해진 분리 구역(19)을 포함한다. 도너 기판(1)의 에지 구역(5)은, 그 폭이 통상적으로 0.5 mm와 3 mm 사이인 면취된 구역(7)을 포함한다.
도 4a 및 도 4b는 또한 원점 O로서 주 표면(3)의 중심으로부터 도너 기판(1)의 반경 R을 나타낸다. 도 4a 및 도 4b의 참조 부호 r1은 중심 O로부터, 면취된 구역(7)의 시작이 도너 기판(1)의 에지로부터 위치되는 거리를 나타낸다. 도 4a 및 도 4b의 참조 부호 r2는 도너 기판(1)의 에지 구역(5)을 한정하고, 그에 따라 도너 기판(1)의 중심 구역(9)에 대해 주입 도즈가 낮아지기 시작하는 영역을 한정하는 반경을 나타낸다.
미리 정해진 분리 구역(19)의 한정은 도 4c의 예에 따른 도너 기판의 주입 프로파일과 상관될 수 있다.
도 4c에서, 도너 기판의 주입 도즈 c는 (대수) Y-축 상에 나타내어지고, 도너 기판(1)의 중심에서 원점 O을 갖는 반경 방향 r이 X-축 상에 나타내어진다.
제1 예
라인(81)은 본 발명의 제1 예에 따른 도너 기판(1)의 주입 프로파일을 나타낸다. He 이온은 도 2d에 나타낸 바와 같은 마스크(43)를 사용하여 주입 도즈 c1(95 keV 및 2.5e16 at/cm2)로 주입되어 도너 기판(1)의 면취된 구역(7)에 대응하는 도너 기판(1)의 에지 구역(5)을 마스킹한다.
이 경우, r1 = r2이고 주입 도즈 c1로 주입된 도너 기판(1)의 중심 구역(9)은 중심 O로부터 r1까지 연장된다. 거리 r1로부터, 마스크(43)가 이 거리 r1로부터 에지 구역(5)을 마스킹한 경우 주입 도즈는 신속하게 제로가 된다.
제2 예
본 발명에 따른 제2 예에 따르면, 마스크(43)는, He 이온의 주입 도즈가 중심 구역(9)의 주입 도즈보다 낮은 도너 기판(1)의 에지 구역(5)이 도너 기판(1)의 면취된 구역(7)보다 넓도록 선택될 수 있다. 따라서 r2 < r1이다.
따라서, 제2 예에 사용되는 마스크(43)는 r1보다 작고 따라서 제1 예의 것보다 작은 내경 rmin을 갖는다. 도 4c는 점선(83)으로 이 예의 주입 프로파일을 나타낸다. r < r2까지, 주입 도즈는 제1 예에서와 같이 c1이다. r > r2의 경우, 주입된 이온의 도즈는 제로가 된다.
주입으로부터 마스킹된 도너 기판(1)의 에지 구역(5)의 폭, 즉, R - r2는 1 mm와 5 mm 사이, 특히 (제1 예에서와 같이) 적어도 면취된 구역(7)을 덮도록 1 mm와 2 mm 사이이며, 따라서 도너 기판(1)에 존재하는 미리 정해진 분리 구역(19)은 에지 구역(5)으로 주입된 이온이 없다.
도너 기판(1)이 양쪽 예 모두에서 주입된 이온이 없는 구역을 갖는 경우, 도 1의 a) 내지 도 1의 f)에서 설명된 바와 같은 층을 옮기는 프로세스에서 입자의 감소를 관찰하는 것이 가능하다. 구체적으로, 도 1의 d)에 나타낸 결합이 없는 부분(29)에서의 열처리 동안 박리 블리스터가 형성되지 않고, 이는 분리 단계의 열처리 중에 입자를 생성할 수 있다.
제3 예
도 3a 및 도 3b를 참조하여 설명된 바와 같은 본 발명의 다른 예에 따르면, 제1 주입 후에 도너 기판 상에서 제2 주입 단계가 수행되고, 대응하는 주입 프로파일은 도 3c에서 일점 쇄선(85)으로 나타내어진다.
제1 주입 단계는 제2 예에 대응하는 기판의 에지 구역(5)을 마스킹하기 위해 마스크(43)를 사용하여 수행되고, 제2 주입 단계는 제1 주입 단계에서보다 낮은 수소 이온의 주입 도즈 c3으로 도너 기판의 전체 표면(3)을 통해 수행된다. 예를 들어, 수소 이온 주입의 경우, 주입 도즈 c3은 1e16 at/cm2보다 낮고, 통상적으로는 0.5e16 at/cm2와 1e16 at/cm2 사이에서 이루어진다. 이 예에서, 기판의 에지까지의 미리 정해진 분리 구역(19) 전체에 걸쳐 이온이 주입된다.
제2 주입이 기판의 면취된 구역(7)에 대응하는 도너 기판(1)의 에지 구역(5)에서 낮은 도즈로 수행되었다면, 도 1의 a) 내지 도 1의 f)에 나타낸 바와 같은 층을 옮기는 프로세스에서 열 분리 처리 동안 박리 블리스터를 형성할 위험을 또한 감소시킨다.
본 발명의 특정 개수의 실시예가 설명되었다. 그러나, 본 발명의 범위를 벗어나지 않고도 다양한 수정 및 개선이 이루어질 수 있음을 이해할 것이다.

Claims (18)

  1. 캐리어 기판(11) 상에 층을 옮기는 프로세스에서 사용되는 도너 기판(1) 내부에 미리 정해진 분리 구역(19)을 형성하기 위한 프로세스로서,
    상기 도너 기판(1)의 에지 구역(5)에서의 주입 도즈(dose)가 상기 도너 기판(1)의 중심 구역(9)에서의 주입 도즈보다 낮도록 헬륨 이온을 주입하는 제1 주입 단계; 및
    상기 에지 구역(5)과 상기 중심 구역(9)에서의 주입 도즈에 차이 없이 상기 도너 기판(1)의 전체 표면에 걸쳐 수소 이온을 주입하는 제2 주입 단계;를 포함하는 것을 특징으로 하는, 프로세스.
  2. 제1항에 있어서,
    상기 제1 주입 단계는, 주입이 상기 도너 기판(1)의 상기 중심 구역(9)에 한정되도록 수행되는, 프로세스.
  3. 제1항 또는 제2항에 있어서,
    상기 도너 기판(1)의 상기 에지 구역(5)은 상기 도너 기판(1)의 상기 에지 상의 면취된 구역(chamfered zone)(7)을 포함하거나 이에 한정되는, 프로세스.
  4. 제1항 또는 제2항에 있어서,
    상기 도너 기판(1)의 상기 에지 구역(5)의 폭은 1 mm와 5 mm 사이이거나, 또는 1 mm와 2 mm 사이인, 프로세스.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 주입 단계는,
    상기 도너 기판(1)의 상기 에지 구역(5) 상에 또는 그 위에 마스크(43)를 사용하여 수행되는, 프로세스.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 주입 단계는,
    상기 도너 기판(1)의 상기 에지 구역(5)을 향한 상기 주입 도즈가 상기 도너 기판(1)의 상기 중심 구역(9)에서의 상기 주입 도즈보다 낮도록 이온 빔으로 상기 도너 기판을 주사함으로써 수행되는, 프로세스.
  7. 삭제
  8. 제1항 또는 제2항에 있어서,
    상기 제2 주입 단계는,
    상기 제1 주입 단계에서보다 낮은 주입 도즈로 상기 도너 기판(1)의 전체 표면에 걸쳐 수행되는, 프로세스.
  9. 삭제
  10. 제1항 또는 제2항에 있어서,
    상기 제1 주입 단계에서 상기 도너 기판의 상기 에지 구역(5)에서의 주입 도즈는 1e16 at/cm2보다 낮거나, 또는 0.5e16 at/cm2와 1e16 at/cm2 사이인, 프로세스.
  11. 삭제
  12. 캐리어 기판 상에 도너 기판의 층을 옮기는 프로세스로서,
    a) 제1항 또는 제2항의 프로세스에 따라 상기 미리 정해진 분리 구역(19)을 형성한 도너 기판(1)을 캐리어 기판(11)에 부착하는 단계;
    b) 상기 도너 기판의 나머지 부분(23)을 상기 캐리어 기판(11)에 옮겨지는 층(21)으로부터 분리하기 위해 상기 미리 정해진 분리 구역(19)의 사이트에서 분리동작을 수행하는 단계;를 포함하는, 프로세스.
  13. 제12항에 있어서,
    상기 b) 단계는 열 어닐링(thermal annealing)을 포함하는, 프로세스.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020197025477A 2017-02-17 2018-02-15 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹 KR102537290B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1751296 2017-02-17
FR1751296A FR3063176A1 (fr) 2017-02-17 2017-02-17 Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
PCT/EP2018/053755 WO2018149906A1 (en) 2017-02-17 2018-02-15 Masking a zone at the edge of a donor substrate during an ion implantation step

Publications (2)

Publication Number Publication Date
KR20190117573A KR20190117573A (ko) 2019-10-16
KR102537290B1 true KR102537290B1 (ko) 2023-05-30

Family

ID=59296931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025477A KR102537290B1 (ko) 2017-02-17 2018-02-15 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹

Country Status (8)

Country Link
US (1) US11189519B2 (ko)
EP (1) EP3583620B1 (ko)
JP (1) JP7206465B2 (ko)
KR (1) KR102537290B1 (ko)
CN (1) CN110291626B (ko)
FR (1) FR3063176A1 (ko)
TW (1) TWI748057B (ko)
WO (1) WO2018149906A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
JP7315726B2 (ja) 2019-09-24 2023-07-26 エルジー エナジー ソリューション リミテッド パターンが形成されたリチウム‐硫黄二次電池用正極、この製造方法及びこれを含むリチウム‐硫黄二次電池
FR3108440A1 (fr) 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince
FR3121281B1 (fr) * 2021-03-23 2023-11-24 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2005079393A (ja) * 2003-09-01 2005-03-24 Sumitomo Mitsubishi Silicon Corp スマートカット法におけるイオン注入方法およびスマートカット法によるｓｏｉウェーハ
JP2009500839A (ja) 2005-07-08 2009-01-08 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
JP2010114456A (ja) * 2001-04-13 2010-05-20 Commiss Energ Atom 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2010532928A (ja) 2007-07-11 2010-10-14 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板
US20120199956A1 (en) 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260378A (ja) * 1993-03-03 1994-09-16 Toshiba Corp 半導体基板の製造方法
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
KR20070083580A (ko) * 2007-03-20 2007-08-24 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
DE112010000688B4 (de) * 2009-01-29 2018-08-02 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5802436B2 (ja) * 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
FR2988516B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
FR3073082B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
SG11202011553SA (en) * 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305292A (ja) 2001-04-06 2002-10-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2010114456A (ja) * 2001-04-13 2010-05-20 Commiss Energ Atom 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2005079393A (ja) * 2003-09-01 2005-03-24 Sumitomo Mitsubishi Silicon Corp スマートカット法におけるイオン注入方法およびスマートカット法によるｓｏｉウェーハ
JP2009500839A (ja) 2005-07-08 2009-01-08 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
JP2010532928A (ja) 2007-07-11 2010-10-14 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 基板の再利用方法、積層化ウェーハの作製方法、及び適切な再利用を施したドナー基板
US20120199956A1 (en) 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate

Also Published As

Publication number Publication date
CN110291626B (zh) 2023-05-05
JP2020507916A (ja) 2020-03-12
TWI748057B (zh) 2021-12-01
KR20190117573A (ko) 2019-10-16
CN110291626A (zh) 2019-09-27
EP3583620A1 (en) 2019-12-25
JP7206465B2 (ja) 2023-01-18
EP3583620B1 (en) 2024-05-29
FR3063176A1 (fr) 2018-08-24
WO2018149906A1 (en) 2018-08-23
TW201841302A (zh) 2018-11-16
US11189519B2 (en) 2021-11-30
US20210143052A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
KR102537290B1 (ko) 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP5926527B2 (ja) 透明ｓｏｉウェーハの製造方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
JP2001508943A (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JPH09181011A (ja) 半導体材料薄膜の製造方法
KR20200135411A (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
JP2007201429A (ja) 複合基板の作製方法
US7190029B2 (en) Preventive treatment method for a multilayer semiconductor wafer
JP2006013511A (ja) 半導体基板および該半導体基板の製造方法
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP2006005127A (ja) 貼り合わせウェーハの製造方法
JP5417399B2 (ja) 複合ウェーハの製造方法
CN108701627B (zh) 用于确定供体基板中的合适注入能量的方法和用于制造绝缘体上半导体结构的工艺
JP5082299B2 (ja) 半導体基板の製造方法
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP3864495B2 (ja) 半導体基板の製造方法
JPH11186187A (ja) Ｓｏｉ基板の製造方法
JPH11297703A (ja) 半導体装置の製造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
JP2005086041A (ja) 半導体ウェーハのイオン注入方法
US20090221133A1 (en) Methods of Fabricating Silicon on Insulator (SOI) Wafers
JP2005217191A (ja) 貼り合わせ基板の製造方法
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant