JPH09181011A - 半導体材料薄膜の製造方法 - Google Patents

半導体材料薄膜の製造方法

Info

Publication number
JPH09181011A
JPH09181011A JP8233428A JP23342896A JPH09181011A JP H09181011 A JPH09181011 A JP H09181011A JP 8233428 A JP8233428 A JP 8233428A JP 23342896 A JP23342896 A JP 23342896A JP H09181011 A JPH09181011 A JP H09181011A
Authority
JP
Japan
Prior art keywords
wafer
layer
thin film
hardened layer
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8233428A
Other languages
English (en)
Other versions
JP4049834B2 (ja
Inventor
Michel Bruel
ミシェル・ブリュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH09181011A publication Critical patent/JPH09181011A/ja
Application granted granted Critical
Publication of JP4049834B2 publication Critical patent/JP4049834B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 従来の半導体材料薄膜の製造方法において
は、自立可能な強度を有する薄膜を得ることが困難であ
った。 【解決手段】 半導体材料から形成される薄膜の製造方
法であって、−半導体材料から形成されているウェハ１
０内において表面層１８の範囲を規定するようウェハ１
０内にガス状微小ブリスターからなる分裂層１６を形成
するために、ウェハの表面１４を通してイオン１２を打
ち込むステップと、−微小ブリスター層１６に沿った表
面層１８の分離を引き起こすに十分な高温でウェハ１０
を熱処理するステップとを具備してなり、十分に剛直な
薄膜を得るために、イオンの侵入深さが最小所定深さを
超えるようなエネルギーで、打込が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体材料から形
成される薄膜、特に単結晶フィルムから形成される薄膜
の製造方法に関するものである。
【０００２】このタイプのフィルムは、マイクロエレク
トロニクスの分野において多数の応用に使用されてい
る。例えば、これらは、絶縁体上のシリコン基板のよう
な基板の製造に際して、メンブレンの作製に際して、例
えばＸ線リソグラフィー法のような手法に使用されるよ
うなマスクの製作に際して、また、いくつかの活性層を
備える集積回路の製造に際して、使用される。
【０００３】
【従来の技術】単結晶半導体薄膜を作製するための方法
およびプロセスとしては、いくつかのものが公知であ
る。そして、これらの方法は、複雑なものであって、実
現するには高価であることが多い。多結晶材料あるいは
アモルファス材料からなるフィルムを作ることは比較的
容易であるけれども、単結晶フィルムを作ることは、ず
っと困難である。
【０００４】単結晶フィルムの作製方法は、いわゆる”
絶縁体上のシリコン（Silicon onInsulator）” 基板の
製造に使用される方法のいくつかを含んでいる。この場
合、”絶縁体上のシリコン”基板の作製は、単結晶シリ
コンフィルムをこのフィルムからは電気的に絶縁された
基板上に支持させて作ることを目的とするものである。
ヘテロエピタキシャル法は、結晶を成長させるのに使用
することができる。例えば、シリコンの格子定数と同じ
くらいの格子定数を有する他の元素からなる単結晶基板
上に、シリコンの結晶薄膜を成長させることができる。
このような基板としては、サファイア（Ａｌ2Ｏ3）基
板、あるいは、フッ化カルシウム（ＣａＦ2 ）基板、等
が利用可能である。これに関しては、下記文献（１）を
参照することができる。
【０００５】いわゆる”ＳＩＭＯＸ”（Separation by
IMplantation of Oxgen） プロセスにおいては、基板の
大部分から単結晶シリコン薄膜を隔離するよう、シリコ
ン体積中に酸化シリコン層を形成するために、シリコン
基板中に高濃度で酸素がイオン打込される。さらに詳細
な情報に関しては、この方法について詳細な説明がなさ
れている下記文献（２）を参照することができる。
【０００６】他のプロセスにおいては、機械的−化学的
侵食あるいは化学的侵食によるウェハの薄肉化の原理が
使用される。このカテゴリーにおいて最も有効なプロセ
スは、また、エッチング−停止原理を使用している。エ
ッチング−停止原理においては、所望の厚さになった時
点でウェハの薄肉化を停止することにより、一様な厚さ
を保証する。この手法においては、例えば、所望の厚さ
のフィルムとすべきｎ型基板に対して、まずｐ型ドーピ
ングがなされる。そして、化学浴中において、ｎ型シリ
コンに対しては活性的でありかつｐ型シリコンに対して
は非活性的であるような化学的エッチングが基板に対し
て施される。これに関しては、下記文献（３）および
（４）を参照することができる。
【０００７】〔参考文献〕 （１）1986, IEEE SOS/SOI Technology Workshop, Sep
t. 30 - Oct. 2, 1986,South seas plantation resort
and yatch Harbour Captiva Island, Florida.(2)SIMOX
SOI for Integrated Circuit Fabrication by Hon Wai
Lam, IEEECircuits and Devices Magazine, July 198
7. （３）Silicon on Insulator Wafer Bonding Wafer Thi
nning TechnologicalEvaluations by Haisma, Spiering
s, Biermann and Pals, Japanese Journal ofApplied P
hysics, vol. 28, No. 8, August 1989. （４）Bonding of silicon wafers for silicon on ins
ulator, by Maszra,Goetz, Caviglia and McKitterick,
Journal of Applied Physics 64 (10),November 15 19
88.
【０００８】
【発明が解決しようとする課題】単結晶薄膜の様々な作
製プロセスは、作製方法に関して、以下において説明す
るように欠点を有している。
【０００９】ヘテロエピタキシャルプロセスは、基板の
性質により制限される。すなわち、基板の格子定数が、
厳密には半導体の格子定数とは一致していないことによ
り、薄膜が多数の結晶欠陥を有することになる。さら
に、これら基板は、高価なものであり、また、脆いもの
である。そして、制限されたサイズでしか存在し得な
い。
【００１０】ＳＩＭＯＸプロセスは、非常に大量の打込
量を伴うイオン打込を必要とし、それには、非常に重く
また複雑な打込機を必要とする。すなわち、このような
機械においては、スループットが低いものであり、スル
ープットを急激に向上させることは考え難い。
【００１１】薄肉化プロセスは、エッチング−停止原理
を使用しなければ、一様性および質の観点から比較にな
るものではない。うまくないことに、このエッチング−
停止原理は、プロセスを複雑なものとし、場合によって
は、フィルムの使用を制限することになる。エッチング
−停止原理が、ｎ型基板中へのｐ型ドーピングによりな
されているときには、その後のフィルム内における電子
デバイスの製造は、ｐ型フィルムの性質に応じて適用さ
れなければならない。
【００１２】
【従来の技術】また、半導体材料の薄膜を作製するため
の、次のようなプロセスが公知である。すなわち、薄膜
をガス状微小ブリスター層の導入により画成された平面
に沿って基板から分離することにより、薄膜が形成され
るようなプロセスである。このプロセスは、３つの主要
なステップから構成される。
【００１３】第１ステップは、ウェハの体積中における
薄膜の範囲を規定するガス状微小ブリスター層を形成す
るためのもので、適切なイオンを半導体ウェハに衝突さ
せる。
【００１４】第２ステップにおいては、厚いスティフナ
ーを使用することにより、基板表面が硬化される。この
場合、硬化される基板表面は、先にこの基板表面自身を
挿通して衝撃がなされたものである。スティフナーは、
剛直な材料からなるもので、プロセスの第３ステップの
実行時、および、それの形成後における薄膜の凝集力お
よび形状を維持し得るよう構成されている。
【００１５】第３ステップにおいては、熱処理を行う。
この熱処理は、ウェハ内における結晶再配列効果によ
り、また、微小ブリスターにおける圧力効果により、薄
膜と基板残部との間の分離を引き起こす。しかしなが
ら、薄膜は、スティフナーに対して堅固に取り付けられ
たままである。
【００１６】このプロセスに関しては、下記文献（５）
を参照することができる。このプロセスは、多くの利点
を有している。そして、選択された半導体の性質とは同
一ではない性質の初期基板を使用する必要がある、非常
に大きな打込量が必要である、エッチング−停止を行う
必要がある、などといった上記他のプロセスの制約を克
服することができる。
【００１７】〔参考文献〕 （５）フランス特許Ａ−２ ６８１ ４７２。
【００１８】
【発明が解決しようとする課題】しかしながら、このプ
ロセスにおける重大な限界は、薄膜は、薄膜を十分に剛
直にすることになるスティフナーを使用することによっ
てしか得られないということにある。
【００１９】したがって、本発明の１つの目的は、ステ
ィフナーを使用しなくても良い程度に十分に剛直な薄膜
を作製し得るプロセスを提供することである。
【００２０】他の目的は、一様であり、かつ、制御され
た厚さを有するフィルムを得るために使用することがで
きるプロセスを提供することである。
【００２１】他の目的は、比較的小さなエネルギー消費
で実現することができる単純なプロセスを提供すること
である。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の対象は、半導体材料から形成される薄膜の
製造方法であって、 −半導体材料から形成されているウェハ内において表面
層の範囲を規定するようウェハ内にガス状微小ブリスタ
ーからなる分裂層を形成するために、半導体の結晶面に
対して実質的に平行なウェハの表面を通してイオンを打
ち込むステップと、 −結晶再配列効果およびガス状微小ブリスターにおける
圧力効果に基づいて、微小ブリスター層に沿った表面層
のウェハの残部からの分離を引き起こし得る高温におい
てウェハを熱処理するステップとを具備してなり、この
場合において、熱処理により分離され得るよう十分に剛
直でありかつ表面層を含む薄膜を得るために、イオンの
侵入深さが最小所定深さに等しいか、あるいは、最小所
定深さを超えるようなエネルギーで、打込が行われるこ
とを特徴としている。
【００２３】本発明の目的に対して、”ガス状微小ブリ
スター”とは、材料中への水素ガスイオンまたは希ガス
イオンの打込により生成された任意のキャビティまたは
微小キャビティのことである。キャビティは、非常に平
坦な形態、言い換えれば、高さが非常に低い形態、例え
ば、数個の内部原子距離くらいの高さとすることができ
る。あるいは、キャビティは、実質的に球形とすること
もでき、また、これら２つの形態とは異なる他の任意の
形態とすることができる。これらキャビティは、キャビ
ティ壁を形成する材料の原子に固定された打込イオンか
ら遊離したガスの自由ガス相および／または原子を含有
することができる。これらキャビティは、通常、”プレ
ートレット（platelets）”、”微小ブリスター（micro
blisters）”と称され、”バブル”と称されることさえ
ある。
【００２４】さらに、薄膜は、その機械的性質が第２ス
テップにおいてブリスターの膨張、膨らみ、破裂の出現
を避けるに十分なものであり、よって、第２ステップに
おいて表面全体の分離が起こらないようにするに十分な
ものであるようなフィルムである。したがって、薄膜の
解放は、フィルムの完全な分離を意味する。本発明のプ
ロセスにより得られたこのフィルムは、自立可能なもの
であり、言い換えれば、機械的に独立なものであり、直
接的に使用することができる。
【００２５】半導体材料のウェハは、単結晶、あるい
は、多結晶とすることができる。
【００２６】さらに、ガス状ブリスター層は、熱処理時
に引き起こされる分離が薄膜の表面全体にわたる全体的
な分離をもたらすような打込量で打込が行われたときに
は、分離層をなすことが意図されている。最小深さは、
薄膜を作るために使用されている材料の性質に依存する
ものであって、薄膜の最小厚さにも対応するものであ
る。
【００２７】本発明の格別に有利な方法においては、ウ
ェハをなす材料よりも硬い材料から形成された少なくと
も１つのいわゆる”硬化”層が、イオン打込ステップに
先立って、ウェハの自由表面上に形成され、硬化層の厚
さは十分なものであり、打込は、イオンが硬化層を挿通
し得るようなエネルギーで行われる。よって、表面層お
よび硬化層は、薄膜を形成する。
【００２８】そのとき、薄膜は、表面層および１つある
いは複数の硬化フィルム層を備えた多層フィルムであ
る。打込の最小侵入深さは、常に、薄膜の厚さ、言い換
えれば、これら複数の層の全体が要求された硬度特性を
有するようなものである。
【００２９】硬化層の作製に際しては、軽い原子、言い
換えれば、小さな原子番号を有する原子、例えば、１４
以下の原子番号を有する原子から形成される材料を使用
することが好ましい。このような軽い原子は、打込イオ
ンに対して小さな減速能力しか有していない。
【００３０】本発明の方法は、驚くほどに低いエネルギ
ーで実現することができる。材料の適切な選択により、
打込エネルギーが２００ｋｅＶよりも小さいようなプロ
セスを実施することが可能とされる。
【００３１】本発明の他の特徴点および利点は、添付図
面を参照した以下の説明により明らかとなるであろう。
ただし、添付図面は、例示の目的のためだけのものであ
って、本発明を何ら制限するものではない。
【００３２】
【発明の実施の形態】図１は、本発明のプロセスの第１
実施形態における第１ステップを示すもので、半導体材
料からなるウェハ中へのイオン打込が概略的に示されて
いる。図２は、本発明の第１実施形態における第２ステ
ップを示すもので、ウェハの上側層の分離による薄膜の
形成が概略的に示されている。図３は、本発明の改良さ
れた第２実施形態を示すもので、ウェハ中へのイオン打
込ステップが示されている。図４は、本発明の改良され
た第２実施形態を示すもので、ウェハの多層薄膜の分離
が示されている。
【００３３】図１は、本発明の第１実施形態に対応する
ものであって、図１に示すように、プロセスは、第１ス
テップとして、単結晶半導体材料あるいは多結晶半導体
材料からなるウェハまたはインゴット１０中へのイオン
打込を有している。
【００３４】打込は、符号１２が付された矢印により示
されている。打込は、例えば（１、０、０）面のような
基板の主結晶面に対して平行なウェハ１０の上表面１４
を通して行われる。打ち込まれるイオンは、希ガスイオ
ン、あるいは、水素ガスイオンである。
【００３５】打込により、ウェハの体積内においてイオ
ン侵入深さの平均にほぼ等しい深さのところに、ガス状
微小ブリスター層１６が形成される。この微小ブリスタ
ー層１６は、ウェハ１０内における表面層１８の範囲を
規定する。この場合、表面層１８は、後に薄膜をなすこ
とになる。
【００３６】上記文献（５）におけるプロセスの開示
は、情報の目的のために、この説明中に含めて良いと考
えられることに注意が必要である。
【００３７】特に、イオン打込時においては、ウェハ
は、打ち込まれたガスの原子が半導体から拡散により出
ていってしまうことができる温度よりも低い温度に維持
されていることが好ましいことに注意が必要である。
【００３８】本発明においては、打込は、フィルムを剛
直とするように、侵入深さが最小深さに等しいかあるい
はそれよりも大きいようなエネルギーにおいて行われ
る。したがって、少なくともこの最小深さに到達するた
めに、打込エネルギーは、最小深さまでのイオンの侵入
に対応するしきい値エネルギーを超えなければならな
い。
【００３９】深さ、および、打込エネルギーは、関連性
がある。与えられた打込イオンのタイプに対しては、そ
れらは、主に、使用される半導体材料の性質により決定
される。
【００４０】例として、表１には、シリコン中への水素
イオンの打込の場合について、作製されるべきフィルム
厚さと、その場合に要求される打込エネルギーとの関係
を示す。
【表１】
【００４１】表２には、本発明が好適に適用される２つ
の半導体材料（ＳｉおよびＳｉＣ）に関しての、フィル
ムを剛直とするために要求される最小打込深さ、水素イ
オンに対する最小打込量、および、最小打込エネルギー
の値の例を示す。
【表２】
【００４２】図２には、分裂操作を示す。基板１０は、
イオン衝突が起こりかつウェハ１０内の結晶再配列によ
りまた微小ブリスター１６（図１）内の圧力により基板
の残部２０から表面層１８の分離が起こるのに十分な温
度を超える温度で熱処理される。
【００４３】そして、表面層１８は、薄膜層を形成す
る。
【００４４】熱処理温度は、使用されている半導体がシ
リコンの場合には、５００℃の程度である。
【００４５】第１実施形態に改良を加えた本発明の第２
実施形態を、図３および図４に示す。図３および図４に
示す部材において、図１および図２に示す部材と同一ま
たは同様のものについては、同一符号を付し、その説明
を省略する。
【００４６】図３に示すように、基板１０の表面１４
は、硬化層２２で覆われている。この層は、好ましく
は、基板中の半導体材料よりも硬い材料から形成されて
いる。さらに、硬化層２２は、イオン１２の打込に先立
って設けられる。
【００４７】基板１０上には、このような硬化層を１つ
あるいは複数設けることができる。例えば、そのような
１つあるいは複数の層は、プラズマにより励起された化
学気相蒸着（ＰＥＣＶＤ）法、あるいは、減圧化学気相
蒸着（ＬＰＣＶＤ）法により形成することができる。あ
るいは、真空中における噴射または蒸着により形成する
ことができる。あるいは、接触後に内部原子結合を形成
するよう適切な表面処理がなされた表面１４上に、単に
接着することができる。
【００４８】図３の例においては、ただ１つだけの硬化
層が形成されている。
【００４９】硬化層は、打込イオンの減速に対して小さ
な能力しか有していない軽い原子から構成される材料か
らなる層であることが好ましい。ダイヤモンド（原子番
号Ｚ＝６）およびシリコンカーバイド（Ｚ（Ｃ）＝６、
Ｚ（Ｓｉ）＝１４）は、水素イオンのようなイオンが容
易に挿通し得るとともに優れた機械特性を有する層とし
て成膜され得る材料である。したがって、これらの材料
は、本発明の実施に際して、特に好適である。これら
は、公知の方法、例えば、ＰＥＣＶＤ（PlasmaEnhanced
Chemical Vapor Deposition）またはＬＰＣＶＤ（Low
Pressure Che-mical Vapor Deposition）により成膜さ
れる。
【００５０】硬化層が基板１０に付与された後、基板
は、ガス状微小ブリスター層１６を形成するために、例
えば水素イオンのようなイオン１２により衝撃される。
この微小ブリスター層１６は、基板１０内において、表
面層１８の範囲を規定する。打込エネルギーは、イオン
が硬化層２２を挿通して半導体材料内に侵入し得るよう
に選択される。したがって、打込深さは、１つまたは複
数の硬化層の厚さを超えなければならない。また、打込
深さは、常に、薄膜が、言い換えれば上側層１８および
硬化層２２により構成されるアセンブリが十分に剛直で
あるように、選択される。
【００５１】硬化層自身が薄膜を十分に硬くしたときに
は、基板１０に形成された上側層１８の厚さは、厚さを
考慮することなく選択することができる。
【００５２】表３には、図示のような構成例の場合に、
剛直薄膜を得るために表面１４上に形成されるべき硬化
層の厚さを示す。表３は、ダイヤモンドおよびシリコン
カーバイド（ＳｉＣ）からなる硬化層について示されて
いる。表３には、また、硬化層を挿通し得るために水素
イオンに対して要求される打込エネルギーを示してい
る。
【表３】
【００５３】打込後においては、基板に対して熱処理が
行われ、図４に示すように、表面層１８および硬化層２
２を含んでいる薄膜が、基板１０から解放される。
【図面の簡単な説明】
【図１】 本発明のプロセスの第１実施形態における第
１ステップを示すもので、半導体材料からなるウェハ中
へのイオン打込が概略的に示されている。
【図２】 本発明の第１実施形態における第２ステップ
を示すもので、ウェハの上側層の分離による薄膜の形成
が概略的に示されている。
【図３】 本発明の改良された第２実施形態を示すもの
で、ウェハ中へのイオン打込ステップが示されている。
【図４】 本発明の改良された第２実施形態を示すもの
で、ウェハの多層薄膜の分離が示されている。
【符号の説明】
１０ ウェハ １２ イオン １４ 表面 １６ 分裂層、ガス状微小ブリスター層 １８ 表面層 ２２ 硬化層

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体材料から形成される薄膜の製造方
    法であって、 −半導体材料から形成されているウェハ（１０）内にお
    いて表面層（１８）の範囲を規定するよう前記ウェハ内
    にガス状微小ブリスターからなる分裂層（１６）を形成
    するために、前記半導体の結晶面に対して実質的に平行
    な前記ウェハの表面（１４）を通してイオン（１２）を
    打ち込むステップと、 −結晶再配列効果および前記ガス状微小ブリスター（１
    ６）における圧力効果に基づいて、前記微小ブリスター
    層に沿った前記表面層（１８）の前記ウェハの残部から
    の分離を引き起こすに十分な高温で前記ウェハを熱処理
    するステップとを具備してなり、この場合において、 前記熱処理により分離され得るよう十分に剛直でありか
    つ前記表面層を含む薄膜を得るために、イオンの侵入深
    さが最小所定深さを超えるようなエネルギーで、打込が
    行われることを特徴とする半導体材料薄膜の製造方法。
  2. 【請求項２】 前記ウェハ（１０）をなす材料の硬さを
    超える硬さを有する材料から形成された少なくとも１つ
    のいわゆる硬化層（２２）が、前記イオン打込ステップ
    に先立って、前記ウェハの前記表面（１４）上に形成さ
    れ、 硬化層の厚さおよび打込エネルギーは、イオンが前記硬
    化層を挿通し得るようなものとされ、 前記表面層および前記硬化層は、その後、前記薄膜を形
    成することを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記硬化層（２２）を形成するために使
    用される材料の原子番号Ｚは、Ｚ≦１４であるように選
    択されることを特徴とする請求項２記載の方法。
  4. 【請求項４】 前記硬化層（２２）は、励起された化学
    気相蒸着法を使用して形成されることを特徴とする請求
    項２記載の方法。
  5. 【請求項５】 前記硬化層（２２）は、前記ウェハ（１
    ０）の前記表面（１４）に対して接着により取り付けら
    れることを特徴とする請求項２記載の方法。
  6. 【請求項６】 １μｍの程度の厚さのダイヤモンド製の
    硬化層が形成され、イオン打込は、Ｅ≧２００ｋｅＶで
    あるようなエネルギーＥで行われることを特徴とする請
    求項２記載の方法。
  7. 【請求項７】 １．２５μｍの程度の厚さのシリコンカ
    ーバイド製の硬化層が形成され、イオン打込は、Ｅ≧２
    ００ｋｅＶであるようなエネルギーＥで行われることを
    特徴とする請求項２記載の方法。
  8. 【請求項８】 前記ウェハは、シリコンまたはシリコン
    カーバイドから形成され、前記最小深さは、シリコンお
    よびシリコンカーバイドに対して、それぞれ、５μｍお
    よび１．１５μｍであることを特徴とする請求項２記載
    の方法。
JP23342896A 1995-09-13 1996-09-03 半導体材料薄膜の製造方法 Expired - Lifetime JP4049834B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9510718 1995-09-13
FR9510718A FR2738671B1 (fr) 1995-09-13 1995-09-13 Procede de fabrication de films minces a materiau semiconducteur

Publications (2)

Publication Number Publication Date
JPH09181011A true JPH09181011A (ja) 1997-07-11
JP4049834B2 JP4049834B2 (ja) 2008-02-20

Family

ID=9482495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23342896A Expired - Lifetime JP4049834B2 (ja) 1995-09-13 1996-09-03 半導体材料薄膜の製造方法

Country Status (6)

Country Link
US (1) US5714395A (ja)
EP (1) EP0763849B1 (ja)
JP (1) JP4049834B2 (ja)
KR (1) KR100400684B1 (ja)
DE (1) DE69617147T2 (ja)
FR (1) FR2738671B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2004515920A (ja) * 2000-12-08 2004-05-27 コミツサリア タ レネルジー アトミーク 気体種の導入を含む薄膜製造方法
JP2006505928A (ja) * 2002-11-07 2006-02-16 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 共注入後に中温で薄膜を分離する方法
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
JP2015522511A (ja) * 2012-07-03 2015-08-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＜１００＞シリコンからなる自立層の分離
WO2017209251A1 (ja) * 2016-06-01 2017-12-07 シャープ株式会社 基板の製造方法、太陽電池の製造方法、基板および太陽電池

Families Citing this family (314)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6382292B1 (en) * 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US8835282B2 (en) 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20010011182A (ko) * 1999-07-26 2001-02-15 김대식 재료막 제조 방법
US6451672B1 (en) * 1999-04-15 2002-09-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6180527B1 (en) * 1999-08-09 2001-01-30 Micron Technology, Inc. Method and apparatus for thinning article, and article
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6709955B2 (en) 2000-04-17 2004-03-23 Stmicroelectronics S.R.L. Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
US6420243B1 (en) 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
KR100797851B1 (ko) * 2001-12-19 2008-01-24 주식회사 포스코 시편 인출장치
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
WO2004071948A2 (en) * 2003-02-10 2004-08-26 Reveo, Inc. Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
WO2007067589A2 (en) * 2005-12-05 2007-06-14 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
US7863169B2 (en) * 2007-11-30 2011-01-04 International Business Machines Corporation Lithography for printing constant line width features
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7956415B2 (en) 2008-06-05 2011-06-07 International Business Machines Corporation SOI transistor having a carrier recombination structure in a body
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
FR2977884B1 (fr) 2011-07-12 2016-01-29 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US20140339706A1 (en) * 2013-05-17 2014-11-20 Nvidia Corporation Integrated circuit package with an interposer formed from a reusable carrier substrate
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3127330B1 (fr) * 2021-09-22 2023-09-22 Soitec Silicon On Insulator Procede de fabrication d’un substrat support en carbure de silicium poly-cristallin

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2506344B2 (fr) * 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) * 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
GB2237143A (en) * 1989-09-15 1991-04-24 Philips Electronic Associated Two-terminal non-linear devices and their fabrication
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JPH04365377A (ja) * 1991-06-13 1992-12-17 Agency Of Ind Science & Technol 半導体装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
JP4942890B2 (ja) * 1999-06-30 2012-05-30 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ 薄膜の製造方法、およびかくして得られた膜構造物
JP2004515920A (ja) * 2000-12-08 2004-05-27 コミツサリア タ レネルジー アトミーク 気体種の導入を含む薄膜製造方法
JP2006505928A (ja) * 2002-11-07 2006-02-16 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 共注入後に中温で薄膜を分離する方法
JP2006527480A (ja) * 2003-06-06 2006-11-30 コミツサリア タ レネルジー アトミーク 自立を誘発することによって薄肉化された極薄層の製造方法
JP2015522511A (ja) * 2012-07-03 2015-08-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ ＜１００＞シリコンからなる自立層の分離
WO2017209251A1 (ja) * 2016-06-01 2017-12-07 シャープ株式会社 基板の製造方法、太陽電池の製造方法、基板および太陽電池

Also Published As

Publication number Publication date
DE69617147T2 (de) 2002-07-04
EP0763849B1 (fr) 2001-11-21
JP4049834B2 (ja) 2008-02-20
KR970018021A (ko) 1997-04-30
DE69617147D1 (de) 2002-01-03
FR2738671B1 (fr) 1997-10-10
FR2738671A1 (fr) 1997-03-14
KR100400684B1 (ko) 2004-01-14
EP0763849A1 (fr) 1997-03-19
US5714395A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
JP4049834B2 (ja) 半導体材料薄膜の製造方法
US6500732B1 (en) Cleaving process to fabricate multilayered substrates using low implantation doses
US7378330B2 (en) Cleaving process to fabricate multilayered substrates using low implantation doses
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
US6204151B1 (en) Smoothing method for cleaved films made using thermal treatment
US6211041B1 (en) Silicon-on-insulator (SOI) substrate and method of fabricating the same
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5374564A (en) Process for the production of thin semiconductor material films
US5013681A (en) Method of producing a thin silicon-on-insulator layer
US6544862B1 (en) Particle distribution method and resulting structure for a layer transfer process
JP4064816B2 (ja) 気体種の導入を含む薄膜製造方法
US5856229A (en) Process for production of semiconductor substrate
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
EP0843346B1 (en) Method of manufacturing a semiconductor article
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
US20020187619A1 (en) Gettering process for bonded SOI wafers
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP3864495B2 (ja) 半導体基板の製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP2006140187A (ja) 半導体ウェーハの製造方法
JP2000188269A (ja) 部材の分離方法及び分離装置並びに基板の製造方法
JP2005228988A (ja) Ｓｏｉウェーハの製造方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term