JP4064816B2 - 気体種の導入を含む薄膜製造方法 - Google Patents
気体種の導入を含む薄膜製造方法 Download PDFInfo
- Publication number
- JP4064816B2 JP4064816B2 JP2002548776A JP2002548776A JP4064816B2 JP 4064816 B2 JP4064816 B2 JP 4064816B2 JP 2002548776 A JP2002548776 A JP 2002548776A JP 2002548776 A JP2002548776 A JP 2002548776A JP 4064816 B2 JP4064816 B2 JP 4064816B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaseous species
- species
- thin layer
- introducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title description 11
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 59
- 238000000926 separation method Methods 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004943 liquid phase epitaxy Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- 230000035515 penetration Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000012528 membrane Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
- Manufacture, Treatment Of Glass Fibers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、気体種の導入を含む薄層を形成する方法に関する。この発明によれば特に、比較的かなり大きな厚さの層を形成することができる。この発明は特に、半導体の分野での応用が見込まれる。
【０００２】
【従来の技術及び発明が解決しようとする課題】
気体種を固体材料へ導入するには、イオン注入によって好適に実施することができる。一例として、仏国特許発明第６８１４７２号明細書（米国特許第５，３７４，５６４号明細書に対応）には、半導体材料の薄膜を製造する方法について述べられている。この文献は、希ガス及び／又は水素を半導体材料で作られた基板へ注入すると、ある条件では、注入されたイオンの平均浸透深さに近い深さまでマイクロキャビティー又は小板の形成が誘起されそうだということを開示している。基板の注入面が補強材と密接に接触し、かつ熱処理が十分な温度で行われる場合には、各マイクロキャビティー間又は各小板間に相互作用が生じて、半導体基板が２つの部分へ分離される。一つは補強材に付着している薄い半導体フィルムであり、もう一つは半導体基板の残部である。分離は、マイクロキャビティー又は小板が存在する区域の高さで起こる。熱処理は、注入によって形成された各小板間又は各マイクロキャビティー間の相互作用が薄膜と基板の残部との間の分離を誘起することができるようなものである。かくして、最初の基板からこの薄膜に対して支持体として作用する補強材へ、薄膜の移動が達成される。
【０００３】
脆化区域の形成と該区域の高さでの分離とはまた、結晶体であっても又は結晶体でなくてもよい半導体材料、導体又は誘電体材料以外の固体材料の薄膜を製造するために用いられてもよい（仏国特許発明第７４８，８５９号明細書参照）。
【０００４】
この方法は非常に好都合であることが分かり、特にＳＯＩ基板を得るために用いられる。これらイオンの注入はある応用にとっては妨害となる可能性がある。しかしながら、得られた薄膜の厚さは、注入器によって提供された注入エネルギーに依存する。比較的厚い膜（例えば５０μｍ）を得るには非常に強力な注入器を必要とし、このことが、利用可能な厚さを制限することになる。マイクロキャビティーを形成するよう意図されたイオンが得られた薄膜を通過するという意味では、さらに欠点が存在することがある。
【０００５】
仏国特許発明第７３８，６７１号明細書（米国特許第５，７１４，３９５号明細書に対応）には、次の処理によって最初の基板の残部から表面層を分離することを可能にする脆化区域を形成するためにまた、イオン注入を用いる方法が開示されている。この文献によれば、イオン注入は、最初の基板の残部から表面層を分離した後に得られた薄膜が剛性を有するように、最小プリセット深さよりも深い又は最小プリセット深さと同一の深さまで実施される。自己支持膜、すなわち機械的に独立しかつ直接的に用いられ得るか又は操作され得る膜は、剛性膜と解される。
【０００６】
【課題を解決するための手段】
これらの欠点を克服するために、この発明は、基板の背面、すなわち所望の薄膜又は層と対向する基板の面を介して、気体種を注入（又は導入）することを提案する。気体種を注入するために、基板は背面側で「イオンに対して透過性」でなければならない。
【０００７】
かくして本発明の目的は、構造から薄層を形成する方法であって、脆化区域を形成して該脆化区域の高さで前記構造を分離するために気体種を導入することを含み、
ａ）気体種の導入を容易にするよう構成された第１部分と第２部分とから形成された積層構造を形成する段階であって、前記第２部分は前記第１部分と一体とされた第２表面と第１自由表面とを有する段階と、
ｂ）脆化区域を形成して前記薄層が前記第２部分の前記第１表面と前記脆化区域との間に画定されるように、前記第１部分から前記構造へ気体種を導入する段階と、
ｃ）前記脆化区域の高さで前記構造の前記残部から前記薄層を分離する段階と、
を含むことを特徴とする。
【０００８】
好ましくは、前記気体種を導入することは、前記第１部分の前記自由表面を介してイオン注入することにより実施する。
【０００９】
前記気体種を導入することにより、前記第１部分内、第２部分内、又は第１部分と第２部分との間の界面に、脆化区域を形成してよい。
【００１０】
前記第１部分は、気体種に関して高多孔性又は低阻止能を有する材料、又は前記気体種の前記第１部分への浸透深さに対応する厚さを有する材料を含んでよい。
【００１１】
気体種を導入することは、イオン注入によって実施され、前記第１部分は、注入された気体種に対して透過性の支持体、すなわち前記注入された気体種に対する開口部を有する支持体を含み、該支持体の表面に対する前記開口部の全表面の割合は、生成された前記脆化区域の高さで前記分離が生ずるよう設定されてよい。前記支持体はグリッドであり、前記第１部分は、前記グリッドに堆積されかつ前記第２部分と一体とされたフィルムを含んでよい。
【００１２】
前記第１部分は支持体上に最初に置かれた自己支持膜であり、前記第２部分は操作可能な構造を与えるために成長によって前記第１部分上に形成されてよい。前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法によって達成されてよい。
【００１３】
好適には、前記第１部分は、該第１部分上の前記第２部分の成長に対して種として作用する表面層を含んでよい。前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法（liquid phase epitaxy method）によって達成されてよい。前記気体種を導入することは、分離後前記脆化区域が前記第１部分の表面に残るように達成され、層は前記第２部分上に第２部分をもう一度成長させるための種として作用することができる。
【００１４】
あるいは、ｂ）段階の前段又はｃ）段階の前段で、中間支持体を前記第１部分に固定する。ｃ）段階の後段で、前記中間支持体を除去してもよい。
【００１５】
前記構造は、分離を促進するよう意図された層を含み、前記気体種は該層へ導入されてよい。
【００１６】
前記分離する段階は、熱及び／又は機械エネルギーを前記脆化区域へ供給することによって実施してよい。
【００１７】
前記分離する段階は、前記脆化区域に沿って伝播するへき開端部を用いてへき開活動を開始するためにエネルギー供給を実施してよい。この技術は特に、国際公開９８／５２２１６号パンフレットに開示されている。
【００１８】
前記気体種は、水素及び希ガスのうちから選択され、これらの種は単独で又は組み合わせで導入することができる。
【００１９】
【発明の実施の形態】
添付の図面を参照して例として与えられた次の説明を読むことによって、本発明はより良く理解され、他の優位点及び他の特徴が明らかとなる。
【００２０】
図１Ａ〜図１Ｄは、構造の第１部分がグリッドを含む本発明の一実施形態を示す。
【００２１】
図１Ａはこの第１部分１０の全体を示す部分断面図である。第１部分１０は、断面を正方形又は矩形とすることができるバーから形成されたグリッド１１を含む。バーは例えば幅８０μｍであり、数１００マイクロメーターから数ミリメートルまで隔離されてよい。バー及びこれらバーを分離する空間の寸法に従って、グリッドは補強材として作用することができ、かつブリスタの形成を誘起することなく注入された区域の高さで分離させることができる。
【００２２】
各バーの間の空間があまりにも大きい場合、及び／又は、イオンの浸透深さが分離を誘起する（次いでブリスタが起こる）程、かつ自己支持膜を形成する程十分でない場合には、注入ステップの後、第１部分の自由表面上に補強材として作用する層が堆積されてよい。
【００２３】
グリッド１１はＳｉ又はＳｉＣウエハをエッチングすることによって形成することができる。
【００２４】
グリッド１１は、一つ又は複数の層、例えば２つの層１３及び１４から形成された膜（フィルム）１２に対して支持体として作用する。本方法の最後で単結晶シリコンの薄層を得る必要がある場合には、層１３は厚さ１μｍのＳｉＯ２とすることができ、層１４は厚さ２μｍのシリコンとすることができる。膜１２は、上で引用された仏国特許発明第７３８６７１号明細書に開示された方法で得ることができると共にグリッド１１上に堆積させることができる。膜１２は、当業者に公知となっている分子接着（molecular adhesion）の技術によってグリッド１１と一体に形成することができる。接着剤はまた、イオン注入を妨げないことを保証する一方で、膜１２とグリッド１１とを接着するために用いることもできる。
【００２５】
次いで層１４は、構造の第２部分を形成するときに用いることができる。この様子は、構造の横断面図である図１Ｂに示されている。第２部分２０は、種として作用する層１４から成長することによって得られた単結晶シリコン層である。成長は、例えばＣＶＤ堆積技術又は液体相エピタキシー（liquid phase epitaxy）によって達成される。次いで第２部分２０は、数μｍ、さらには数１０μｍ、例えば５０μｍの厚さに達してよい。
【００２６】
構造の横断面図である図１Ｃは、グリッド１１を介して実施されるイオン注入ステップを示す。イオン注入は、矢印１によって象徴的に表された、線量１０１７Ｈ＋／ｃｍ２及びエネルギー４００ｋｅＶを有する水素イオンを注入することであってよい。大部分のイオンはシリコン層１４に達して層１４内に脆化区域１５を形成する。
【００２７】
脆化区域を形成するために気体種を材料層へ導入するにはまた、単独で又は組み合わせで用いられかつ仏国特許発明第７７３，２６１号明細書で述べられた他の方法で実施してもよい。
【００２８】
構造の横断面図である図１Ｄは分離ステップを示す。分離はアニールすることによって及び／又は機械的な力を用いることによって行うことができる。次いで薄層２が、第２部分２０の自由表面２１と脆化区域の最初の位置との間に得られる。次いで最初の層１４は２つのサブレイヤ１４′及び１４″へ分割される。厚さ約５０μｍの薄層２は使用するために回収される。積層グリッド１１、層１３及びサブレイヤ１４″（膜１２′を形成している）で構成される構造の残りの部分は、新しい第１部分として再利用することができ、サブレイヤ１４″は新しい第２部分を形成するための種として作用する。
【００２９】
この実施形態では、脆化区域は、構造の第１部分に属する層１４内に形成され、それ故に得られた薄層は、構造の第１部分と第２部分の一部（サブレイヤ１４′）とを含む。２つの部分の界面に脆化区域を形成することも、この発明の構成の範囲に含まれる。この場合、得られた薄層は構造の第２部分に正確に対応する。この変形例は、この界面に形成された欠陥区域が分離を容易にするという一つの利点を有する。この欠陥区域は、分離を容易にする結晶欠陥及び／又はマイクロキャビティーを含んでよい。構造の第２部分に脆化区域を形成することも可能であり、この場合、得られた薄層は第２部分の一部に対応する。
【００３０】
本方法の一変形例では、例えば２００ｋｅＶの注入エネルギーに対して気体種を導入することができる。この場合、分離の前に、補強材として作用し、かつ分離を可能にする層が第１部分の自由表面上に加えられる。この層は例えば、３μｍの酸化ケイ素から構成されてよい。
【００３１】
構造の第２部分はまた、積層から構成されてよい。第２部分は、一時的に又は一時的ではなく、中間支持体へ固定されてよい。
【００３２】
例えば第２部分を形成する前に作られ、脆化区域の高さで分離を容易にするよう意図された特定の層が構造に設けられてよい。この特定の層は、第１部分のシリコン層にエピタキシャル成長されたＳｉＧｅ層とすることができる。第２部分はＳｉＧｅ層上にエピタキシャル成長され、注入は応力の加えられたＳｉＧｅ層の高さで実施される。特定の層は、ホウ素が高濃度にドープされたシリコン層とすることができる。そのような材料は低熱及び／又は機械供給によって分離することができる。
【００３３】
図２Ａ〜図２Ｄは、構造の第１部分が自己支持膜によって構成された本発明の他の実施形態を示す。これらの図は横断面図である。
【００３４】
図２Ａは、支持体３０に接着することなく支持体３０上に堆積された自己支持膜３１を示す。この自己支持膜３１は、上で引用された仏国特許発明第７３８６７１号明細書に開示された方法によって得られた、例えば厚さ５μｍのシリコン膜である。この膜３１は構造の第１部分を構成する。
【００３５】
図２Ｂは層３２が膜３１上に形成されている様子を示す。層３２は、層３１上にエピタキシャル成長された厚さ４５μｍのシリコン層とすることができる。層３２は構造の第２部分を構成する。かくして操作可能な構造が得られる。
【００３６】
図２Ｃはイオン注入ステップを受けるために支持体３０上でひっくり返された構造を示す。次いで水素イオン（象徴的に矢印３３で表された）が、例えば線量１０１７Ｈ＋／ｃｍ２及びエネルギー５００ｋｅＶで注入される。この実施形態では、脆化区域が２つの部分３１と３２との間の界面に形成される。この脆化区域を形成するために、例えばヘリウム及び水素の共同注入を行うことができる。
【００３７】
構造は再び、例えば熱処理又は部分熱処理によって、次いで機械的な力を加えることによって支持体上でひっくり返され、部分３１と３２との間の分離が得られる。第２部分３２によって構成された薄層が、図２Ｄに示すように、得られる。部分３１は本発明の方法を適用するために再利用される。
【００３８】
本発明は異なる材料の薄層を得ることに適用される。かくしてオプトエレクトロニクス又はマイクロエレクトロニクスへの応用でＧａＮの自己支持層を得ることが可能となる。この場合、自己支持膜はＳｉＣとすることができる。この膜上に、ＧａＮの厚い層を、例えば１０５０℃のエピタキシャル成長によって形成することができる。次いで水素を、２５０ｋｅＶで線量１０１６Ｈ＋／ｃｍ２で、ＧａＮとの界面付近のＳｉＣに注入することができる。例えば８５０℃の熱処理によって注入された区域の高さで分離される。分離から発生してＳｉＣの薄膜の設けられた自己支持ＧａＮ膜が得られる。依然として自己支持しているＳｉＣ膜の残部は再利用することができる。
【図面の簡単な説明】
【図１Ａ】 この発明の第１実施形態を示す図である。
【図１Ｂ】 この発明の第１実施形態を示す図である。
【図１Ｃ】 この発明の第１実施形態を示す図である。
【図１Ｄ】 この発明の第１実施形態を示す図である。
【図２Ａ】 この発明の第２実施形態を示す図である。
【図２Ｂ】 この発明の第２実施形態を示す図である。
【図２Ｃ】 この発明の第２実施形態を示す図である。
【図２Ｄ】 この発明の第２実施形態を示す図である。
【符号の説明】
２，３２ 薄層
１０，３１ 第１部分
１１ グリッド
１２ 膜（フィルム）
１４，１４″ 表面層
１５ 脆化区域
２０，３２ 第２部分
３０ 支持体
【発明の属する技術分野】
この発明は、気体種の導入を含む薄層を形成する方法に関する。この発明によれば特に、比較的かなり大きな厚さの層を形成することができる。この発明は特に、半導体の分野での応用が見込まれる。
【０００２】
【従来の技術及び発明が解決しようとする課題】
気体種を固体材料へ導入するには、イオン注入によって好適に実施することができる。一例として、仏国特許発明第６８１４７２号明細書（米国特許第５，３７４，５６４号明細書に対応）には、半導体材料の薄膜を製造する方法について述べられている。この文献は、希ガス及び／又は水素を半導体材料で作られた基板へ注入すると、ある条件では、注入されたイオンの平均浸透深さに近い深さまでマイクロキャビティー又は小板の形成が誘起されそうだということを開示している。基板の注入面が補強材と密接に接触し、かつ熱処理が十分な温度で行われる場合には、各マイクロキャビティー間又は各小板間に相互作用が生じて、半導体基板が２つの部分へ分離される。一つは補強材に付着している薄い半導体フィルムであり、もう一つは半導体基板の残部である。分離は、マイクロキャビティー又は小板が存在する区域の高さで起こる。熱処理は、注入によって形成された各小板間又は各マイクロキャビティー間の相互作用が薄膜と基板の残部との間の分離を誘起することができるようなものである。かくして、最初の基板からこの薄膜に対して支持体として作用する補強材へ、薄膜の移動が達成される。
【０００３】
脆化区域の形成と該区域の高さでの分離とはまた、結晶体であっても又は結晶体でなくてもよい半導体材料、導体又は誘電体材料以外の固体材料の薄膜を製造するために用いられてもよい（仏国特許発明第７４８，８５９号明細書参照）。
【０００４】
この方法は非常に好都合であることが分かり、特にＳＯＩ基板を得るために用いられる。これらイオンの注入はある応用にとっては妨害となる可能性がある。しかしながら、得られた薄膜の厚さは、注入器によって提供された注入エネルギーに依存する。比較的厚い膜（例えば５０μｍ）を得るには非常に強力な注入器を必要とし、このことが、利用可能な厚さを制限することになる。マイクロキャビティーを形成するよう意図されたイオンが得られた薄膜を通過するという意味では、さらに欠点が存在することがある。
【０００５】
仏国特許発明第７３８，６７１号明細書（米国特許第５，７１４，３９５号明細書に対応）には、次の処理によって最初の基板の残部から表面層を分離することを可能にする脆化区域を形成するためにまた、イオン注入を用いる方法が開示されている。この文献によれば、イオン注入は、最初の基板の残部から表面層を分離した後に得られた薄膜が剛性を有するように、最小プリセット深さよりも深い又は最小プリセット深さと同一の深さまで実施される。自己支持膜、すなわち機械的に独立しかつ直接的に用いられ得るか又は操作され得る膜は、剛性膜と解される。
【０００６】
【課題を解決するための手段】
これらの欠点を克服するために、この発明は、基板の背面、すなわち所望の薄膜又は層と対向する基板の面を介して、気体種を注入（又は導入）することを提案する。気体種を注入するために、基板は背面側で「イオンに対して透過性」でなければならない。
【０００７】
かくして本発明の目的は、構造から薄層を形成する方法であって、脆化区域を形成して該脆化区域の高さで前記構造を分離するために気体種を導入することを含み、
ａ）気体種の導入を容易にするよう構成された第１部分と第２部分とから形成された積層構造を形成する段階であって、前記第２部分は前記第１部分と一体とされた第２表面と第１自由表面とを有する段階と、
ｂ）脆化区域を形成して前記薄層が前記第２部分の前記第１表面と前記脆化区域との間に画定されるように、前記第１部分から前記構造へ気体種を導入する段階と、
ｃ）前記脆化区域の高さで前記構造の前記残部から前記薄層を分離する段階と、
を含むことを特徴とする。
【０００８】
好ましくは、前記気体種を導入することは、前記第１部分の前記自由表面を介してイオン注入することにより実施する。
【０００９】
前記気体種を導入することにより、前記第１部分内、第２部分内、又は第１部分と第２部分との間の界面に、脆化区域を形成してよい。
【００１０】
前記第１部分は、気体種に関して高多孔性又は低阻止能を有する材料、又は前記気体種の前記第１部分への浸透深さに対応する厚さを有する材料を含んでよい。
【００１１】
気体種を導入することは、イオン注入によって実施され、前記第１部分は、注入された気体種に対して透過性の支持体、すなわち前記注入された気体種に対する開口部を有する支持体を含み、該支持体の表面に対する前記開口部の全表面の割合は、生成された前記脆化区域の高さで前記分離が生ずるよう設定されてよい。前記支持体はグリッドであり、前記第１部分は、前記グリッドに堆積されかつ前記第２部分と一体とされたフィルムを含んでよい。
【００１２】
前記第１部分は支持体上に最初に置かれた自己支持膜であり、前記第２部分は操作可能な構造を与えるために成長によって前記第１部分上に形成されてよい。前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法によって達成されてよい。
【００１３】
好適には、前記第１部分は、該第１部分上の前記第２部分の成長に対して種として作用する表面層を含んでよい。前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法（liquid phase epitaxy method）によって達成されてよい。前記気体種を導入することは、分離後前記脆化区域が前記第１部分の表面に残るように達成され、層は前記第２部分上に第２部分をもう一度成長させるための種として作用することができる。
【００１４】
あるいは、ｂ）段階の前段又はｃ）段階の前段で、中間支持体を前記第１部分に固定する。ｃ）段階の後段で、前記中間支持体を除去してもよい。
【００１５】
前記構造は、分離を促進するよう意図された層を含み、前記気体種は該層へ導入されてよい。
【００１６】
前記分離する段階は、熱及び／又は機械エネルギーを前記脆化区域へ供給することによって実施してよい。
【００１７】
前記分離する段階は、前記脆化区域に沿って伝播するへき開端部を用いてへき開活動を開始するためにエネルギー供給を実施してよい。この技術は特に、国際公開９８／５２２１６号パンフレットに開示されている。
【００１８】
前記気体種は、水素及び希ガスのうちから選択され、これらの種は単独で又は組み合わせで導入することができる。
【００１９】
【発明の実施の形態】
添付の図面を参照して例として与えられた次の説明を読むことによって、本発明はより良く理解され、他の優位点及び他の特徴が明らかとなる。
【００２０】
図１Ａ〜図１Ｄは、構造の第１部分がグリッドを含む本発明の一実施形態を示す。
【００２１】
図１Ａはこの第１部分１０の全体を示す部分断面図である。第１部分１０は、断面を正方形又は矩形とすることができるバーから形成されたグリッド１１を含む。バーは例えば幅８０μｍであり、数１００マイクロメーターから数ミリメートルまで隔離されてよい。バー及びこれらバーを分離する空間の寸法に従って、グリッドは補強材として作用することができ、かつブリスタの形成を誘起することなく注入された区域の高さで分離させることができる。
【００２２】
各バーの間の空間があまりにも大きい場合、及び／又は、イオンの浸透深さが分離を誘起する（次いでブリスタが起こる）程、かつ自己支持膜を形成する程十分でない場合には、注入ステップの後、第１部分の自由表面上に補強材として作用する層が堆積されてよい。
【００２３】
グリッド１１はＳｉ又はＳｉＣウエハをエッチングすることによって形成することができる。
【００２４】
グリッド１１は、一つ又は複数の層、例えば２つの層１３及び１４から形成された膜（フィルム）１２に対して支持体として作用する。本方法の最後で単結晶シリコンの薄層を得る必要がある場合には、層１３は厚さ１μｍのＳｉＯ２とすることができ、層１４は厚さ２μｍのシリコンとすることができる。膜１２は、上で引用された仏国特許発明第７３８６７１号明細書に開示された方法で得ることができると共にグリッド１１上に堆積させることができる。膜１２は、当業者に公知となっている分子接着（molecular adhesion）の技術によってグリッド１１と一体に形成することができる。接着剤はまた、イオン注入を妨げないことを保証する一方で、膜１２とグリッド１１とを接着するために用いることもできる。
【００２５】
次いで層１４は、構造の第２部分を形成するときに用いることができる。この様子は、構造の横断面図である図１Ｂに示されている。第２部分２０は、種として作用する層１４から成長することによって得られた単結晶シリコン層である。成長は、例えばＣＶＤ堆積技術又は液体相エピタキシー（liquid phase epitaxy）によって達成される。次いで第２部分２０は、数μｍ、さらには数１０μｍ、例えば５０μｍの厚さに達してよい。
【００２６】
構造の横断面図である図１Ｃは、グリッド１１を介して実施されるイオン注入ステップを示す。イオン注入は、矢印１によって象徴的に表された、線量１０１７Ｈ＋／ｃｍ２及びエネルギー４００ｋｅＶを有する水素イオンを注入することであってよい。大部分のイオンはシリコン層１４に達して層１４内に脆化区域１５を形成する。
【００２７】
脆化区域を形成するために気体種を材料層へ導入するにはまた、単独で又は組み合わせで用いられかつ仏国特許発明第７７３，２６１号明細書で述べられた他の方法で実施してもよい。
【００２８】
構造の横断面図である図１Ｄは分離ステップを示す。分離はアニールすることによって及び／又は機械的な力を用いることによって行うことができる。次いで薄層２が、第２部分２０の自由表面２１と脆化区域の最初の位置との間に得られる。次いで最初の層１４は２つのサブレイヤ１４′及び１４″へ分割される。厚さ約５０μｍの薄層２は使用するために回収される。積層グリッド１１、層１３及びサブレイヤ１４″（膜１２′を形成している）で構成される構造の残りの部分は、新しい第１部分として再利用することができ、サブレイヤ１４″は新しい第２部分を形成するための種として作用する。
【００２９】
この実施形態では、脆化区域は、構造の第１部分に属する層１４内に形成され、それ故に得られた薄層は、構造の第１部分と第２部分の一部（サブレイヤ１４′）とを含む。２つの部分の界面に脆化区域を形成することも、この発明の構成の範囲に含まれる。この場合、得られた薄層は構造の第２部分に正確に対応する。この変形例は、この界面に形成された欠陥区域が分離を容易にするという一つの利点を有する。この欠陥区域は、分離を容易にする結晶欠陥及び／又はマイクロキャビティーを含んでよい。構造の第２部分に脆化区域を形成することも可能であり、この場合、得られた薄層は第２部分の一部に対応する。
【００３０】
本方法の一変形例では、例えば２００ｋｅＶの注入エネルギーに対して気体種を導入することができる。この場合、分離の前に、補強材として作用し、かつ分離を可能にする層が第１部分の自由表面上に加えられる。この層は例えば、３μｍの酸化ケイ素から構成されてよい。
【００３１】
構造の第２部分はまた、積層から構成されてよい。第２部分は、一時的に又は一時的ではなく、中間支持体へ固定されてよい。
【００３２】
例えば第２部分を形成する前に作られ、脆化区域の高さで分離を容易にするよう意図された特定の層が構造に設けられてよい。この特定の層は、第１部分のシリコン層にエピタキシャル成長されたＳｉＧｅ層とすることができる。第２部分はＳｉＧｅ層上にエピタキシャル成長され、注入は応力の加えられたＳｉＧｅ層の高さで実施される。特定の層は、ホウ素が高濃度にドープされたシリコン層とすることができる。そのような材料は低熱及び／又は機械供給によって分離することができる。
【００３３】
図２Ａ〜図２Ｄは、構造の第１部分が自己支持膜によって構成された本発明の他の実施形態を示す。これらの図は横断面図である。
【００３４】
図２Ａは、支持体３０に接着することなく支持体３０上に堆積された自己支持膜３１を示す。この自己支持膜３１は、上で引用された仏国特許発明第７３８６７１号明細書に開示された方法によって得られた、例えば厚さ５μｍのシリコン膜である。この膜３１は構造の第１部分を構成する。
【００３５】
図２Ｂは層３２が膜３１上に形成されている様子を示す。層３２は、層３１上にエピタキシャル成長された厚さ４５μｍのシリコン層とすることができる。層３２は構造の第２部分を構成する。かくして操作可能な構造が得られる。
【００３６】
図２Ｃはイオン注入ステップを受けるために支持体３０上でひっくり返された構造を示す。次いで水素イオン（象徴的に矢印３３で表された）が、例えば線量１０１７Ｈ＋／ｃｍ２及びエネルギー５００ｋｅＶで注入される。この実施形態では、脆化区域が２つの部分３１と３２との間の界面に形成される。この脆化区域を形成するために、例えばヘリウム及び水素の共同注入を行うことができる。
【００３７】
構造は再び、例えば熱処理又は部分熱処理によって、次いで機械的な力を加えることによって支持体上でひっくり返され、部分３１と３２との間の分離が得られる。第２部分３２によって構成された薄層が、図２Ｄに示すように、得られる。部分３１は本発明の方法を適用するために再利用される。
【００３８】
本発明は異なる材料の薄層を得ることに適用される。かくしてオプトエレクトロニクス又はマイクロエレクトロニクスへの応用でＧａＮの自己支持層を得ることが可能となる。この場合、自己支持膜はＳｉＣとすることができる。この膜上に、ＧａＮの厚い層を、例えば１０５０℃のエピタキシャル成長によって形成することができる。次いで水素を、２５０ｋｅＶで線量１０１６Ｈ＋／ｃｍ２で、ＧａＮとの界面付近のＳｉＣに注入することができる。例えば８５０℃の熱処理によって注入された区域の高さで分離される。分離から発生してＳｉＣの薄膜の設けられた自己支持ＧａＮ膜が得られる。依然として自己支持しているＳｉＣ膜の残部は再利用することができる。
【図面の簡単な説明】
【図１Ａ】 この発明の第１実施形態を示す図である。
【図１Ｂ】 この発明の第１実施形態を示す図である。
【図１Ｃ】 この発明の第１実施形態を示す図である。
【図１Ｄ】 この発明の第１実施形態を示す図である。
【図２Ａ】 この発明の第２実施形態を示す図である。
【図２Ｂ】 この発明の第２実施形態を示す図である。
【図２Ｃ】 この発明の第２実施形態を示す図である。
【図２Ｄ】 この発明の第２実施形態を示す図である。
【符号の説明】
２，３２ 薄層
１０，３１ 第１部分
１１ グリッド
１２ 膜（フィルム）
１４，１４″ 表面層
１５ 脆化区域
２０，３２ 第２部分
３０ 支持体
Claims (19)
- 第１部分と第２部分で構成された積層構造物を形成する段階であって、前記第１部分が、第１表面と該第１表面に対向する第２表面とを有し、前記第１表面を介して気体種の導入を容易にするように構成され、前記第２部分が、第１自由表面と、該第１自由表面に対向し、前記第１部分の前記第２表面と一体にされる第２表面とを有するところの段階と、
前記第１部分の前記第１表面を介して前記積層構造物に気体種を導入して脆化領域を形成する段階であって、薄層が、前記第２部分の前記第１表面と前記脆化領域との間に画定されるところの段階と、
前記脆化領域の高さで前記積層構造物の残部から前記薄層を分離する段階と、
を含む、構造物から薄層を形成する方法。 - 請求項１記載の方法において、
前記気体種を導入することは、前記第１部分の前記自由表面を介してイオン注入することにより実施することを特徴とする方法。 - 請求項１記載の方法において、
前記気体種を導入することにより、前記第１部分内に前記脆化区域を形成することを特徴とする方法。 - 請求項１記載の方法において、
前記気体種を導入することにより、前記第２部分内に前記脆化区域を形成することを特徴とする方法。 - 請求項１記載の方法において、
前記気体種を導入することにより、前記第１部分と前記第２部分との界面に前記脆化区域を形成することを特徴とする方法。 - 請求項１記載の方法において、
前記第１部分は、気体種に対して高多孔性又は低阻止能を有する材料、又は前記気体種の前記第１部分への浸透深さに対応する厚さを有する材料を含むことを特徴とする方法。 - 請求項１記載の方法において、
前記第１部分は支持体上に最初に置かれた自己支持膜であり、
前記第２部分は操作可能な構造物を与えるために成長によって前記第１部分上に形成されていることを特徴とする方法。 - 請求項１記載の方法において、
前記第１部分は、該第１部分上の前記第２部分の成長に対して種として作用する表面層を含むことを特徴とする方法。 - 請求項１記載の方法において、
前記気体種を導入して脆化領域を形成する段階の前、または、前記薄層を分離する段階の前に、中間支持体を前記第１部分に固定することを特徴とする方法。 - 請求項１記載の方法において、
前記構造物は、分離を促進するように構成された層を含み、前記気体種は前記分離を促進するように構成された層へ導入されることを特徴とする方法。 - 請求項１記載の方法において、
前記薄層を分離する段階は、熱エネルギーまたは機械エネルギーの少なくとも一方を前記脆化区域へ供給することによって実施することを特徴とする方法。 - 請求項１記載の方法において、
前記薄層を分離する段階は、前記脆化区域に沿って伝播する劈開端部を用いて劈開活動を開始するためにエネルギー供給を実施することを特徴とする方法。 - 請求項１記載の方法において、
前記気体種は、水素及び希ガスから選択され、これらの種は単独で又は組み合わせで導入されることを特徴とする方法。 - 請求項２記載の方法において、
前記第１部分は、前記注入された気体種に対する開口部を有する支持体を含み、該支持体の表面に対する前記開口部の全表面の割合は、前記脆化区域の高さで前記分離が生ずるよう設定されていることを特徴とする方法。 - 請求項１４記載の方法において、
前記支持体はグリッドであり、前記第１部分は、前記グリッドに堆積されかつ前記第２部分と一体とされたフィルムをさらに含むことを特徴とする方法。 - 請求項７記載の方法において、
前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法によって達成されることを特徴とする方法。 - 請求項８記載の方法において、
前記第２部分の成長は、ＣＶＤ堆積法又は液体相エピタキシャル法によって達成されることを特徴とする方法。 - 請求項８記載の方法において、
前記気体種を導入することは、分離後に、前記脆化区域が、前記第１部分上に既に提供された第２部分を成長させるための種として作用する層を前記第１部分の表面に残すように達成されることを特徴とする方法。 - 請求項９記載の方法において、
前記薄層を分離する段階の後段で、前記中間支持体を除去することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015980A FR2818010B1 (fr) | 2000-12-08 | 2000-12-08 | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| PCT/FR2001/003873 WO2002047156A1 (fr) | 2000-12-08 | 2001-12-07 | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004515920A JP2004515920A (ja) | 2004-05-27 |
| JP4064816B2 true JP4064816B2 (ja) | 2008-03-19 |
Family
ID=8857408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002548776A Expired - Fee Related JP4064816B2 (ja) | 2000-12-08 | 2001-12-07 | 気体種の導入を含む薄膜製造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6946365B2 (ja) |
| EP (1) | EP1354346B1 (ja) |
| JP (1) | JP4064816B2 (ja) |
| KR (1) | KR100869327B1 (ja) |
| AT (1) | ATE556432T1 (ja) |
| AU (1) | AU2002217208A1 (ja) |
| FR (1) | FR2818010B1 (ja) |
| MY (1) | MY127171A (ja) |
| TW (1) | TW527621B (ja) |
| WO (1) | WO2002047156A1 (ja) |
Families Citing this family (91)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410516B1 (en) * | 1986-01-09 | 2002-06-25 | President & Fellows Of Harvard College | Nuclear factors associated with transcriptional regulation |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| US7018909B2 (en) | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| US7348260B2 (en) | 2003-02-28 | 2008-03-25 | S.O.I.Tec Silicon On Insulator Technologies | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| FR2851848B1 (fr) * | 2003-02-28 | 2005-07-08 | Soitec Silicon On Insulator | Relaxation a haute temperature d'une couche mince apres transfert |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
| CN101657882B (zh) | 2007-04-13 | 2012-05-30 | 株式会社半导体能源研究所 | 显示器件、用于制造显示器件的方法、以及soi衬底 |
| US20100099640A1 (en) * | 2007-05-04 | 2010-04-22 | Joannes Geuns | Tissue degeneration protection |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| WO2010024987A1 (en) | 2008-08-27 | 2010-03-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
| US8367520B2 (en) * | 2008-09-22 | 2013-02-05 | Soitec | Methods and structures for altering strain in III-nitride materials |
| FR2936904B1 (fr) | 2008-10-03 | 2011-01-14 | Soitec Silicon On Insulator | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. |
| CN102239538A (zh) * | 2008-09-24 | 2011-11-09 | S.O.I.探测硅绝缘技术公司 | 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底 |
| US8278193B2 (en) * | 2008-10-30 | 2012-10-02 | Soitec | Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same |
| US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
| US8679942B2 (en) | 2008-11-26 | 2014-03-25 | Soitec | Strain engineered composite semiconductor substrates and methods of forming same |
| US8278167B2 (en) * | 2008-12-18 | 2012-10-02 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
| US20100187568A1 (en) * | 2009-01-28 | 2010-07-29 | S.O.I.Tec Silicon On Insulator Technologies, S.A. | Epitaxial methods and structures for forming semiconductor materials |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
| US8178396B2 (en) * | 2009-03-11 | 2012-05-15 | Micron Technology, Inc. | Methods for forming three-dimensional memory devices, and related structures |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| JP5529963B2 (ja) | 2009-07-20 | 2014-06-25 | ソイテック | 半導体構造体または半導体デバイスを形成する方法および光起電力構造体 |
| US8461566B2 (en) | 2009-11-02 | 2013-06-11 | Micron Technology, Inc. | Methods, structures and devices for increasing memory density |
| CN102741999B (zh) | 2009-11-18 | 2015-07-15 | Soitec公司 | 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 |
| US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
| US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| KR101807777B1 (ko) | 2010-03-31 | 2017-12-11 | 소이텍 | 본딩된 반도체 구조들 및 이를 형성하는 방법 |
| US8461017B2 (en) | 2010-07-19 | 2013-06-11 | Soitec | Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region |
| TW201214627A (en) | 2010-09-10 | 2012-04-01 | Soitec Silicon On Insulator | Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods |
| WO2012085219A1 (en) | 2010-12-23 | 2012-06-28 | Soitec | Strain relaxation using metal materials and related structures |
| US9082948B2 (en) | 2011-02-03 | 2015-07-14 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| US9142412B2 (en) | 2011-02-03 | 2015-09-22 | Soitec | Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US20120248621A1 (en) * | 2011-03-31 | 2012-10-04 | S.O.I.Tec Silicon On Insulator Technologies | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods |
| TWI517226B (zh) | 2011-03-31 | 2016-01-11 | 索泰克公司 | 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造 |
| US8338294B2 (en) | 2011-03-31 | 2012-12-25 | Soitec | Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods |
| US8970045B2 (en) | 2011-03-31 | 2015-03-03 | Soitec | Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
| US8728863B2 (en) | 2011-08-09 | 2014-05-20 | Soitec | Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods |
| US8617925B2 (en) | 2011-08-09 | 2013-12-31 | Soitec | Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods |
| TWI500123B (zh) | 2011-08-09 | 2015-09-11 | Soitec Silicon On Insulator | 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造 |
| US8842945B2 (en) | 2011-08-09 | 2014-09-23 | Soitec | Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates |
| TWI573198B (zh) | 2011-09-27 | 2017-03-01 | 索泰克公司 | 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 |
| US8841742B2 (en) | 2011-09-27 | 2014-09-23 | Soitec | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods |
| US8673733B2 (en) | 2011-09-27 | 2014-03-18 | Soitec | Methods of transferring layers of material in 3D integration processes and related structures and devices |
| WO2013093590A1 (en) | 2011-12-23 | 2013-06-27 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| US9136134B2 (en) | 2012-02-22 | 2015-09-15 | Soitec | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices |
| JP6193271B2 (ja) | 2012-02-22 | 2017-09-06 | ソイテック | 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス |
| US8916483B2 (en) | 2012-03-09 | 2014-12-23 | Soitec | Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum |
| WO2013132332A1 (en) | 2012-03-09 | 2013-09-12 | Soitec | Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods |
| US8980688B2 (en) | 2012-06-28 | 2015-03-17 | Soitec | Semiconductor structures including fluidic microchannels for cooling and related methods |
| WO2014020387A1 (en) | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices |
| WO2014020388A1 (en) | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices |
| WO2014020389A1 (en) | 2012-07-31 | 2014-02-06 | Soitec | Methods of forming semiconductor structures including a conductive interconnection, and related structures |
| CN104508815B (zh) | 2012-07-31 | 2018-02-13 | 索泰克公司 | 使用激光剥离过程制造半导体结构的方法和相关的半导体结构 |
| WO2014030040A1 (en) | 2012-08-24 | 2014-02-27 | Soitec | Methods of forming semiconductor structures and devices including graphene, and related structures and devices |
| TWI588955B (zh) | 2012-09-24 | 2017-06-21 | 索泰克公司 | 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件 |
| TWI602315B (zh) | 2013-03-08 | 2017-10-11 | 索泰克公司 | 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法 |
| TWI593135B (zh) | 2013-03-15 | 2017-07-21 | 索泰克公司 | 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件 |
| US9343626B2 (en) | 2013-03-15 | 2016-05-17 | Soitec | Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures |
| FR3003397B1 (fr) | 2013-03-15 | 2016-07-22 | Soitec Silicon On Insulator | Structures semi-conductrices dotées de régions actives comprenant de l'INGAN |
| JP6400693B2 (ja) | 2013-06-27 | 2018-10-03 | ソイテックＳｏｉｔｅｃ | 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法 |
| US9209301B1 (en) | 2014-09-18 | 2015-12-08 | Soitec | Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers |
| US9165945B1 (en) | 2014-09-18 | 2015-10-20 | Soitec | Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures |
| US9219150B1 (en) | 2014-09-18 | 2015-12-22 | Soitec | Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures |
| FR3121281B1 (fr) * | 2021-03-23 | 2023-11-24 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3341396A (en) | 1967-01-05 | 1967-09-12 | Gen Mills Inc | Marbleizing process and article |
| DE2539104C3 (de) | 1975-09-03 | 1986-07-10 | Basf Ag, 6700 Ludwigshafen | Lösungsmittelarme Einbrennlacke |
| JPS55126583A (en) | 1979-03-19 | 1980-09-30 | Okamura Mfg Co Ltd | Imitation marble and its manufacture |
| US4578418A (en) | 1981-10-26 | 1986-03-25 | E. I. Du Pont De Nemours And Company | Two-package urethane maintenance primer |
| US4609690A (en) | 1983-09-29 | 1986-09-02 | Ashland Oil, Inc. | Aqueous hydroxyl-acrylic latex and water dispersible multi-isocyanate adhesive composition |
| US4877656A (en) | 1986-11-06 | 1989-10-31 | Academy Of Applied Science, Inc. | Method of fabricating simulated stone surfaces and improved simulated stone product |
| DE3932171A1 (de) | 1989-09-27 | 1991-04-04 | Henkel Kgaa | Universalklebespachtel |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH05331412A (ja) | 1992-06-03 | 1993-12-14 | Sumitomo Metal Ind Ltd | 塗料組成物 |
| DE4338265C1 (de) | 1993-11-10 | 1994-12-08 | Herberts Gmbh | Verfahren zur Beschichtung im Coil Coating Verfahren unter Verwendung von Überzugsmitteln auf der Basis organischer Lösemittel |
| FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| US5472649A (en) | 1994-04-13 | 1995-12-05 | Eastman Chemical Company | Method for preparing powder coating compositions having improved particle properties |
| BE1008721A3 (nl) | 1994-09-21 | 1996-07-02 | Dsm Nv | Bindmiddelsamenstelling voor poederverfformuleringen. |
| DE4433854B4 (de) | 1994-09-22 | 2005-06-02 | Basf Coatings Ag | Schnelltrocknendes Überzugsmittel |
| JPH08295548A (ja) | 1995-04-25 | 1996-11-12 | Okura Ind Co Ltd | 深み感の有る大理石調の成形板 |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| JP3898256B2 (ja) | 1996-08-28 | 2007-03-28 | 大日本印刷株式会社 | 化粧シート |
| JP3497334B2 (ja) | 1996-10-31 | 2004-02-16 | 三菱樹脂株式会社 | 繊維強化樹脂製単位板 |
| JP3257624B2 (ja) * | 1996-11-15 | 2002-02-18 | キヤノン株式会社 | 半導体部材の製造方法 |
| KR100364064B1 (ko) | 1996-11-22 | 2005-04-06 | 에스케이 카켄 가부시끼가이샤 | 비오염도료조성물 |
| FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
| JPH11186186A (ja) * | 1997-12-18 | 1999-07-09 | Denso Corp | 半導体基板の製造方法 |
| US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
| JPH10308520A (ja) * | 1997-05-06 | 1998-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体薄膜の製造方法およびその半導体薄膜を用いた太陽電池 |
| JP3707200B2 (ja) * | 1997-05-09 | 2005-10-19 | 株式会社デンソー | 半導体基板の製造方法 |
| CN1146973C (zh) | 1997-05-12 | 2004-04-21 | 硅源公司 | 受控切分处理 |
| JPH118842A (ja) * | 1997-06-18 | 1999-01-12 | Nippon Telegr & Teleph Corp <Ntt> | 画像スクランブル装置および画像スクランブル解除装置 |
| JP4214567B2 (ja) * | 1997-08-05 | 2009-01-28 | 株式会社デンソー | 圧力センサ用半導体基板の製造方法 |
| FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| JP2000077287A (ja) * | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
-
2000
- 2000-12-08 FR FR0015980A patent/FR2818010B1/fr not_active Expired - Fee Related
-
2001
- 2001-12-04 MY MYPI20015528A patent/MY127171A/en unknown
- 2001-12-07 WO PCT/FR2001/003873 patent/WO2002047156A1/fr active Application Filing
- 2001-12-07 US US10/432,362 patent/US6946365B2/en not_active Expired - Lifetime
- 2001-12-07 JP JP2002548776A patent/JP4064816B2/ja not_active Expired - Fee Related
- 2001-12-07 AU AU2002217208A patent/AU2002217208A1/en not_active Abandoned
- 2001-12-07 AT AT01999973T patent/ATE556432T1/de active
- 2001-12-07 EP EP01999973A patent/EP1354346B1/fr not_active Expired - Lifetime
- 2001-12-07 TW TW090130414A patent/TW527621B/zh not_active IP Right Cessation
- 2001-12-07 KR KR1020037007447A patent/KR100869327B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP1354346B1 (fr) | 2012-05-02 |
| JP2004515920A (ja) | 2004-05-27 |
| TW527621B (en) | 2003-04-11 |
| ATE556432T1 (de) | 2012-05-15 |
| MY127171A (en) | 2006-11-30 |
| WO2002047156A1 (fr) | 2002-06-13 |
| EP1354346A1 (fr) | 2003-10-22 |
| US20040092087A1 (en) | 2004-05-13 |
| KR100869327B1 (ko) | 2008-11-18 |
| AU2002217208A1 (en) | 2002-06-18 |
| FR2818010B1 (fr) | 2003-09-05 |
| KR20030061833A (ko) | 2003-07-22 |
| FR2818010A1 (fr) | 2002-06-14 |
| US6946365B2 (en) | 2005-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064816B2 (ja) | 気体種の導入を含む薄膜製造方法 | |
| JP5111713B2 (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
| US7498245B2 (en) | Embrittled substrate and method for making same | |
| JP3048201B2 (ja) | 半導体材料薄膜の製造方法 | |
| US5856229A (en) | Process for production of semiconductor substrate | |
| JP4049834B2 (ja) | 半導体材料薄膜の製造方法 | |
| CN100358124C (zh) | 用于同时得到一对由有用层覆盖的衬底的方法 | |
| US7911016B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| KR100545338B1 (ko) | 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법 | |
| US7378330B2 (en) | Cleaving process to fabricate multilayered substrates using low implantation doses | |
| JP3453544B2 (ja) | 半導体部材の作製方法 | |
| KR20080080571A (ko) | 대면적의 반도체-온-글래스 인슐레이터 | |
| JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
| JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
| JP2003512719A (ja) | 加圧による金属薄膜形成方法 | |
| JP2009506540A (ja) | 堆積された障壁層を備えたセミコンダクタ・オン・グラスインシュレータ | |
| JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
| US7776714B2 (en) | Method for production of a very thin layer with thinning by means of induced self-support | |
| KR20240056832A (ko) | 다결정 탄화규소 지지 기판의 제조 방법 | |
| TW201145360A (en) | Semiconductor structure made using improved ion implantation process | |
| US8841202B2 (en) | Method of producing a hybrid substrate by partial recrystallization of a mixed layer | |
| EP1568073A1 (en) | Manufacturing process for a multilayer structure | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |