KR20030061833A - 가스종의 도입을 포함하는 박막층의 제조방법 - Google Patents

가스종의 도입을 포함하는 박막층의 제조방법 Download PDF

Info

Publication number
KR20030061833A
KR20030061833A KR10-2003-7007447A KR20037007447A KR20030061833A KR 20030061833 A KR20030061833 A KR 20030061833A KR 20037007447 A KR20037007447 A KR 20037007447A KR 20030061833 A KR20030061833 A KR 20030061833A
Authority
KR
South Korea
Prior art keywords
gas species
thin film
introduction
layer
brittle
Prior art date
Application number
KR10-2003-7007447A
Other languages
English (en)
Other versions
KR100869327B1 (ko
Inventor
아스파베르나르
브뤼엘미셸
Original Assignee
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 filed Critical 꼼미사리아 아 레네르지 아토미끄
Publication of KR20030061833A publication Critical patent/KR20030061833A/ko
Application granted granted Critical
Publication of KR100869327B1 publication Critical patent/KR100869327B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Manufacture, Treatment Of Glass Fibers (AREA)

Abstract

본 발명은 어떤 구조로부터 박막층을 제조하는 방법에 관한 것으로서, 그 방법은 a) 가스종의 도입을 용이하게 하도록 설계된 제1 부분(10, 31)과, 제1 자유면과 상기 제1 부분과 결합되는 제2 면을 구비하는 제2 부분(20, 32)으로 형성된 적층 구조를 제조하는 단계, b) 취성영역을 생성하기 위해 상기 제1 부분으로부터 상기 구조속으로 가스종을 도입하는 단계로서, 상기 박막층은 상기 제2 부분의 상기 제1 자유면과 상기 취성영역 사이에서 경계지워지는 단계, c) 상기 취성영역의 수준에서 상기 구조의 잔여부분으로부터 상기 박막층을 분리하는 단계를 포함한다.

Description

가스종의 도입을 포함하는 박막층의 제조방법{Method for producing a thin film comprising introduction of gaseous species}
가스종(gaseous species)을 고형 물질속으로 도입하는 것은 이온주입에 의해 유리하게 이루어질 수 있다. 따라서, 문헌 FR-A-2 681 472(미국 특허 제5,374,564에 대응)는 반도체 물질의 박막을 제조하는 방법을 기술하고 있다. 이 문헌은 반도체 물질로 이루어진 기판속으로 희가스 및/또는 수소의 주입은 일정한 조건에서 주입된 이온들의 평균 침투 깊이에 근접하는 깊이에 미세공동들(microcavities) 또는 소형판들(platelets)을 유발하기 쉽다는 것을 기재하고 있다. 만약 이 기판을 지지재(stiffener)에 그 주입된 면을 밀접히 접촉시키고 충분한 온도에서 열처리를 수행한다면, 미세공동들 또는 소형판들 사이에서 상호반응이 일어나서 반도체 기판을 두 부분으로 분리한다. 하나는 지지재에 붙어 있는 박막의 반도체막이고, 다른 하나는 반도체 기판의 잔여부분이다. 상기 분리는 미세공동들 또는 소형판들이 존재하는 영역의 수준에서 일어난다. 열처리는 주입에 의해 발생된 소형판들 또는 미세공동들 사이의 상호반응이 박막과 기판의 잔여부분으로 분리될 수 있도록 이루어진다. 따라서 초기 기판으로부터 이러한 박막의 지지대 역할을 하는 지지재로의 박막의 이전이 일어난다.
취성영역의 발생 및 이 영역 수준에서의 분리는 반도체 물질 이외의 고체 물질, 결정체 또는 결정체가 아닌 도전체 또는 절연체 물질의 박막을 제조하는 데 또한 사용될 수 있을 것이다(문헌 FR-A-2 748 850 참조).
이 방법은 여러가지 장점들을 입증하고 있으며, 특히 SOI 기판을 얻는 데 사용되고 있다. 이러한 이온들의 주입은 어떠한 응용에 대해서는 방해가 될 수도 있다. 그러나 획득된 박막의 두께는 이온주입기에 의해 제공되는 주입 에너지에 의존한다. 상대적으로 두꺼운 막(예를 들어, 50 ㎛)을 얻는다는 것은, 두께에 관하여 유효한 한계를 설정한다는 사실로 매우 강력한 이온주입기를 요구한다. 부가적으로 미세공동들을 형성하기 위해 의도된 이온들이 획득된 박막을 통과한다는 의미에서 결점이 있을 수도 있다.
또한 문헌 FR-A-2 738 671(대응하는 미국 특허 제5,714,395)는 후속되는 처리에 의해 초기 기판의 잔여부분으로부터 표면층을 분리할 수 있게 해주는 취성영역(embrittled zone)을 형성하기 위하여 이온 주입을 사용하는 방법을 기술하고 있다. 이 문헌에 따르면, 획득된 박막이 초기 기판의 잔여부분으로의 분리 이후에 견고해지도록 사전 설정된 최소 깊이 보다 크거나 같은 깊이로 이온주입이 수행된다 견고한 막이란 자체적으로 지지될 수 있는 막으로 이해할 수 있으며, 환언하면 기계적으로 독립적이며, 직접적으로 사용되거나 처리되어질 수 있는 것이라 이해할수 있다.
[발명의 요약]
이러한 결점들을 극복하기 위하여, 본 발명은 기판의 뒷면, 환언하면 요구되는 박막층에 반대되는 기판의 면을 통하여 가스종의 주입(또는 도입)을 제안하고 있다. 이것을 하기 위하여 기판은 그 뒷면쪽에서 이온에 대하여 투명하여야 한다.
본 발명의 상기 목적을 달성하기 위해, 본 발명은 취성영역의 수준에서 어떤 구조의 분리를 유도하는 취성영역을 생성하기 위해 가스종의 도입을 포함하는, 어떤 구조로부터 박막층을 제조하는 방법에 있어서, a) 가스종의 도입을 용이하게 하도록 설계된 제1 부분과, 제1 자유면과 상기 제1 부분과 결합되는 제2 면을 구비하는 제2 부분으로 형성된 적층 구조를 제조하는 단계; 및 b) 취성영역을 생성하기 위해 상기 제1 부분으로부터 상기 구조속으로 가스종을 도입하는 단계로서, 상기 박막층은 상기 제2 부분의 상기 제1 자유면과 상기 취성영역 사이에서 경계지워지는 단계; 및 c) 상기 취성영역의 수준에서 상기 구조의 잔여부분으로부터 상기 박막층(2, 32)을 분리하는 단계를 포함한다.
바람직하게는, 상기 가스종의 도입은 상기 제1 부분의 자유면을 통과하는 이온주입에 의해 수행된다.
상기 가스종의 도입은 상기 제1 부분 내에서, 상기 제2 부분 내에서 또는 상기 제1 부분과 제2 부분 사이의 경계에서 취성영역을 생성시킬 수 있다.
상기 제1 부분은 높은 다공성의 물질 또는 가스종에 대하여 낮은 저지력의 물질 또는 상기 제1 부분으로의 가스종의 침투 깊이에 대응하는 두께를 갖는 물질을 포함할 수 있다.
상기 가스종의 도입은 이온 주입에 의해 수행되며, 상기 제1 부분은 상기 주입된 가스종에 대하여 투명한 지지대, 환언하면 상기 주입된 가스종에 대하여 개구부들을 갖는 지지대를 포함하며, 상기 지지대의 표면에 대하여 상기 개구부들의 전체 표면의 비율이 상기 분리가 상기 생성된 취성영역의 수준에서 발생될 수 있도록 구성될 수 있다. 상기 지지대는 그리드일 수 있으며, 상기 제1 부분은 또한 상기 그리드상에 증착되며 상기 제2 부분과 결합된 막을 포함할 수 있다.
상기 제1 부분은 지지대상에 초기에 놓여진 자체 지지막일 수 있으며, 상기 제2 부분은 처리가능한 기판을 제공하기 위해 성장에 의해 상기 제1 부분상에 형성될 수 있다. 상기 제2 부분의 성장은 CVD 증착 방법 또는 액상 에피택시 방법에 의해 이루어질 수 있다.
유리하게는, 상기 제1 부분은 상기 제1 부분상에 상기 제2 부분을 성장시키기 위한 시드로서 역할을 하는 표면층을 포함한다. 상기 제2 부분의 성장은 CVD 증착 방법 또는 액상 에피택시 방법에 의해 이루어질 수 있다. 상기 가스종의 도입은 상기 취성영역이 분리 후에 상기 제1 부분의 표면상에 남아서, 층이 제2 부분상에 제2 부분을 새로이 성장시키는 시드 역할을 할 수 있도록 하는 방식으로 이루어질 수 있다.
가능하게는, 상기 b)단계 전에 또는 c)단계 전에 중간 지지대가 상기 제1 부분상에 고정된다. 상기 c)단계 후에 상기 중간 지지대가 제거될 수 있다.
상기 구조는 분리를 촉진시키기 위하여 의도된 층을 포함하며, 상기 가스종은 상기 층 속으로 도입될 수 있다.
상기 분리단계는 상기 취성영역에 열적 및/또는 기계적 에너지를 공급함으로써 수행될 수 있다.
상기 분리단계는 에너지 공급을 통하여 상기 취성영역을 따라 전파되는 벽개 가장자리를 통한 벽개 반응을 촉발시킬 수 있다. 이러한 기술은 특히 문헌 WO 98/52 216에 기재되어 있다.
상기 가스종은 수소 및 희가스들중에서 선택될 수 있으며, 이들 가스종은 단독으로 또는 조합하여 도입될 수 있다.
본 발명은 가스종의 도입을 포함하는 박막층의 제조방법에 관한 것이다. 특히 본 발명은 상대적으로 상당한 두께의 층을 제조할 수 있도록 해준다. 특히 본 발명은 반도체 분야에서 그 응용을 찾을 수 있다.
본 발명은 이하의 첨부하는 도면들과 함께 비한정적인 예로서 주어지는 이하의 상세한 설명을 통하여 더 잘 이해되어질 것이며 다른 장점이나 구체적인 것들이 나타날 것이다.
도 1a 내지 도 1d는 본 발명의 제1 실시예를 보여준다.
도 2a 내지 도 2d는 본 발명의 제2 실시예를 보여준다.
[발명의 실시예들에 대한 상세한 설명]
도 1a 내지 도 1d는 그 구조의 제1 부분이 그리드를 포함하는 본 발명의 제1 실시예를 보여준다.
도 1a는 이러한 제1 부분(10)의 사시도 및 부분 단면도이다. 제1 부분(10)은 단면이 정사각형 또는 직사각형인 막대들로 형성된 그리드(11)를 포함한다. 상기 막대들은 예를 들어, 80 ㎛의 폭을 가지며, 수백 마이크로미터 내지 수 밀리미터만큼 이격될 수도 있다. 상기 막대들의 치수 및 그들을 분리시키는 공간의 치수에 따라, 상기 그리드는 지지재로서 역할을 할 수 있으며, 블리스터(blister)의 형성을 유발함이 없이 주입영역의 수준에서 분리를 허용해줄 수 있다.
상기 막대들 사이의 공간들이 너무 크거나 그리고/또는 이온들의 침투 깊이가 분리(블리스터링이 발생한다)를 유발하고 자체 지지막을 생성하기에 충분하지 않을 때는 이온주입 단계 후에 제1 부분의 자유 표면상에 지지재로서 역할을 하는 층이 증착될 수 있다.
그리드(11)는 실리콘 또는 실리콘 카바이드 웨이퍼를 식각하여 만들 수 있다.
그리드(11)는 하나 또는 그 이상의 층들 예를 들어, 두 층(13 및 14)으로 형성된 막(12)에 대하여 지지대로서 역할을 한다. 만약 방법의 마지막에서 단결정 실리콘의 박막을 얻는 것이 요구되어 진다면, 층(13)은 이산화실리콘으로 1 ㎛의 두께일 수 있으며, 층(14)는 실리콘으로 2 ㎛의 두께일 수 있다. 막(12)은 위에서 인용된 문헌 FR-A-2 738 671에 기술된 방법에 의해 그리드(11)상에 증착되어 얻어질 수 있다. 막(12)는 당업자에게 공지된 분자 점착(molecular adhesion) 기술에 의해 그리드(11)에 결합될 수있다. 이온주입에 방해가 되지 않을 점착제가 막(12)과 그리드(11)들을 결합하는 데 사용될 수 있다.
이어서 층(14)는 이 구조에서 제2 부분의 형성시에 사용될 수 있다. 이것은 이 구조의 횡단면인 도 1b에 나타나 있다. 제2 부분(20)은 시드 역할을 하는 층(14)으로부터 성장됨으로써 얻어진 단결정 실리콘의 층이다. 상기 성장은 예를들어, CVD 증착 기술 또는 액상 에피택시 기술에 의해 얻어질 수 있다. 제2 부분(20)은 수 ㎛의 두께, 심지어는 수십 ㎛, 예를 들어 50 ㎛의 두께가 될 수 있다.
또한 이 구조의 횡단면도인 도 1C는 그리드(11)를 통과하여 수행된 이온주입 단계를 보여준다. 이온주입은 1017H+/㎠의 도즈와 400 keV의 에너지를 가지고, 화살표(1)에 의해 심볼적으로 표현된 수소이온 주입으로 이루어질 수 있다. 대부분의 이온들은 그 내에 취성영역(15)을 형성하도록 실리콘의 층(14)에 도달된다.
취성영역을 구성하기 위해 물질층속으로의 가스종의 도입은 또한 문헌 FR-A-2 773 261에 기술되어 있으며, 단독으로 또는 조합하여 사용된 다른 방법들에 의해 수행될 수도 있다.
또한 이 구조의 횡단면도인 도 1d는 분리 단계를 보여준다. 분리는 열 어닐링 및/또는 기계적 힘을 사용함으로써 일어날 수 있다. 이어서 제2 부분(20)의 자유 표면과 취성영역의 초기 위치 사이에서 박막층(2)이 얻어진다. 초기의 층(14)은 두개의 하위 층(14' 및 14")으로 나뉜다. 약 50 ㎛ 두께의 박막층(2)은 사용될 수 있도록 회복되어진다. 그리드(11), 층(13) 및 하위 층(14")(층(12')를 형성함)이 적층된 이 구조의 나머지는 새로운 제1 부분으로서 사용될 수 있으며, 하위 층(14")은 새로운 제2 부분의 형성을 위한 시드 역할을 한다.
본 실시예에서, 취성영역은 이 구조의 제1 부분에 속하는 층(14)에서 발생되며, 그리하여 얻어진 박막층은 이 구조의 제2 부분과 제1 부분의 일부(하위층(14"))을 포함한다. 또한 본 발명의 체계내에서 취성영역을 상기 두 부분의 경계에 형성할 수 있으며, 이 경우 획득된 박막층은 정확히 이 구조의 제2 부분에 대응한다. 이러한 변형은 하나의 장점을 가진다. 즉 이 경계에서 발생된 결함영역이 여러가지 분리를 촉진시킨다. 이 결함영역은 분리에 도움이 되는 결정결함들 및/또는 미세공동들을 포함할 수 있다. 또한, 취성영역을 이 구조의 제2 부분에 발생시키는 것도 가능하다. 이 경우 얻어진 박막층은 제2 부분의 일부에 해당한다.
본 방법의 하나의 변형에서, 가스종의 도입은 예를 들어 200 keV의 이온주입 에너지로 수행될 수 있다. 이 경우, 분리에 앞서서 지지재로서 역할을 하며 분리를 허용하는 층이 제1 부분의 자유 표면상에 부가된다. 이 층은 예를 들어, 3 ㎛의 실리콘 산화물로 구성할 수 있다.
이 구조의 제2 부분은 또한 적층 구조로 구성할 수 있다. 이것은 임시적으로 또는 비임시적으로 중간 지지대에 고정될 수 있다.
예를 들어, 제2 부분의 형성에 앞서서 만들어진, 상기 취성영역의 수준에서 분리를 촉진시키기 위해 의도된 특정 층이 이 구조에 제공될 수 있다. 상기 특정 층은 제1 부분의 실리콘층상에 에피택시 형성된 SiGe층일 수 있다. 제2 부분은 상기 SiGe층상에 에피택시 형성되며 이온주입이 상기 스트레스받은 SiGe층의 수준에서 수행된다. 상기 특정 층은 보론이 고농도로 주입된 실리콘층일 수 있다. 이러한 물질은 낮은 열적 및/또는 기계적 버짓에 의해 분리가 되도록 해준다.
도 2a 내지 도 2d는 본 발명의 다른 실시예를 보여주며, 여기서 이 구조의 제1 부분은 자체 지지막에 의해 구성된다. 이들 도면들은 횡단면도들이다.
도 2a는 점착되지 않고 지지대(30)상에 증착된 자체 지지막(31)을 보여준다. 상기 자체 지지막(31)은 예를 들어, 위에서 인용한 문헌 FR-A-2 738 671에 개시된 방법에 의해 획득된 5 ㎛ 두께의 실리콘막이다. 이 막(31)은 구조의 제1 부분을 구성한다.
도 2b는 층(32)이 상기 막(31)상에 형성된 것을 보여준다. 상기 층(32)은 상기 층(31)상에 에피택시 형성된 45 ㎛ 두께의 실리콘층일 수 있다. 상기 층(32)은 이 구조의 제2 부분을 구성한다. 따라서 처리가능한 구조가 얻어진다.
도 2C는 이온주입 단계를 수행하기 위해 상기 지지대(30)상에 뒤집혀진 구조를 보여준다. 이어서 수소이온들(화살표(33)을 통해 심볼적으로 표현됨)이 예를 들어 1017H+/㎠의 도즈와 500 keV의 에너지로 주입된다. 본 실시예에서 상기 취성영역은 두 부분(31 및 32) 사이의 경계에서 발생된다. 이러한 취성영역을 발생시키기 위해, 예를 들어 헬륨 및 수소의 공동 이온주입이 사용될 수 있다.
이 구조는 다시 그 지지대 상에서 뒤집혀지며, 예를 들어, 후속하여 기계적인 힘의 적용을 수반하는 열처리 또는 부분 열처리에 의해 상기 부분들(31 및 32) 사이의 분리가 일어난다. 박막층이 도 2d에서 보여지듯이 제2 부분(32)으로 구성되도록 얻어진다. 부분(31)은 본 발명의 방법을 적용하기 위해 다시 사용될 수 있다.
본 발명은 다른 물질의 박막층들을 얻는 데 적용할 수 있다. 따라서, 광전자적 또는 마이크로전자적 적용을 위해 GaN의 자체 지지층을 얻는 것이 가능하다. 이 경우, 상기 자체 지지막은 SiC일 수 있다. 이 막상에 두꺼운 GaN 층이 예를 들어1050 ℃에서 에피택시에 의해 형성될 수 있다. 이어서 수소가 GaN와의 경계 근처에서 상기 SiC 속으로 1016H+/㎠의 도즈와 250 keV의 에너지로 주입된다. 예를 들어, 850 ℃에서의 열처리에 의해 분리가 주입된 영역의 수준에서 일어날 수 있다. GaN 자체 지지막이 분리로부터 일어나는 SiC 박막층과 결합되어 얻어진다. 여전히 자체 지지되는 SiC 막의 잔여부분이 재사용될 수 있다.
본 발명은 상기 상술한 실시예들에 한정되는 것이 아니라 본 발명의 사상이 미치는 범위내에서 다양하게 변형되어 사용될 수 있다.

Claims (19)

  1. 취성영역의 수준에서 구조의 분리를 유도하는 상기 취성영역을 생성하기 위해 가스종의 도입을 포함하는, 어떤 구조로부터 박막층(2, 32)을 제조하는 방법에 있어서,
    a) 가스종의 도입을 용이하게 하도록 설계된 제1 부분(10, 31)과, 제1 자유면과 상기 제1 부분과 결합되는 제2 면을 구비하는 제2 부분(20, 32)으로 형성된 적층 구조를 제조하는 단계;
    b) 취성영역(15)을 생성하기 위해 상기 제1 부분(10, 31)으로부터 상기 구조속으로 가스종을 도입하는 단계로서, 상기 박막층은 상기 제2 부분의 상기 제1 자유면과 상기 취성영역 사이에서 경계지워지는 단계;
    c) 상기 취성영역의 수준에서 상기 구조의 잔여부분으로부터 상기 박막층(2, 32)을 분리하는 단계를 포함하는 것을 특징으로 하는 박막층의 제조방법.
  2. 제 1 항에 있어서, 상기 가스종의 도입은 상기 제1 부분의 자유면을 통과하는 이온주입에 의해 수행되는 것을 특징으로 하는 박막층의 제조방법.
  3. 제 1 항에 있어서, 상기 가스종의 도입은 상기 제1 부분(10) 내에서 취성영역(15)을 생성시키는 것을 특징으로 하는 박막층의 제조방법.
  4. 제 1 항에 있어서, 상기 가스종의 도입은 상기 제2 부분 내에서 취성영역을 생성시키는 것을 특징으로 하는 박막층의 제조방법.
  5. 제 1 항에 있어서, 상기 가스종의 도입은 상기 제1 부분(31)과 상기 제2 부분(32) 사이의 경계에서 취성영역을 생성시키는 것을 특징으로 하는 박막층의 제조방법.
  6. 제 1 항에 있어서, 상기 제1 부분은 높은 다공성의 물질 또는 가스종에 대하여 낮은 저지력의 물질 또는 상기 제1 부분으로의 가스종의 침투 깊이에 대응하는 두께를 갖는 물질을 포함하는 것을 특징으로 하는 박막층의 제조방법.
  7. 제 2 항에 있어서, 상기 제1 부분은 상기 주입된 가스종에 대하여 투명한 지지대, 환언하면 상기 주입된 가스종에 대하여 개구부들을 갖는 지지대를 포함하며, 상기 지지대의 표면에 대하여 상기 개구부들의 전체 표면의 비율이 상기 분리가 상기 생성된 취성영역의 수준에서 발생될 수 있도록 된 것을 특징으로 하는 박막층의 제조방법.
  8. 제 7 항에 있어서, 상기 지지대는 그리드(11)이며, 상기 제1 부분(10)은 또한 상기 그리드상에 증착되며 상기 제2 부분(20)과 결합된 막(12)을 포함하는 것을 특징으로 하는 박막층의 제조방법.
  9. 제 1 항에 있어서, 상기 제1 부분(31)은 지지대(30)상에 초기에 놓여진 자체 지지막이며, 상기 제2 부분은 처리가능한 기판을 제공하기 위해 성장에 의해 상기 제1 부분상에 형성된 것임을 특징으로 하는 박막층의 제조방법.
  10. 제 9 항에 있어서, 상기 제2 부분(32)의 성장은 CVD 증착 방법 또는 액상 에피택시 방법에 의해 이루어지는 것을 특징으로 하는 박막층의 제조방법.
  11. 제 1 항에 있어서, 상기 제1 부분(10)은 상기 제1 부분상에 상기 제2 부분을 성장시키기 위한 시드로서 역할을 하는 표면층(14, 14")을 포함하는 것을 특징으로 하는 박막층의 제조방법.
  12. 제 11 항에 있어서, 상기 제2 부분의 성장은 CVD 증착 방법 또는 액상 에피택시 방법에 의해 이루어지는 것을 특징으로 하는 박막층의 제조방법.
  13. 제 11 항 또는 제 12 항 중의 어느 한 항에 있어서, 상기 가스종의 도입은 상기 취성영역(15)이 분리 후에 상기 제1 부분(10)의 표면상에 남아서, 층(14")이 제2 부분상에 제2 부분을 새로이 성장시키는 시드 역할을 할 수 있도록 하는 방식으로 이루어지는 것을 특징으로 하는 박막층의 제조방법.
  14. 제 1 항에 있어서, 상기 b)단계 전에 또는 c)단계 전에 중간 지지대가 상기 제1 부분상에 고정되는 것을 특징으로 하는 박막층의 제조방법.
  15. 제 14 항에 있어서, 상기 c)단계 후에 상기 중간 지지대가 제거되는 것을 특징으로 하는 박막층의 제조방법.
  16. 제 1 항에 있어서, 상기 구조는 분리를 촉진시키기 위하여 의도된 층을 포함하며, 상기 가스종은 상기 층 속으로 도입되는 것을 특징으로 하는 박막층의 제조방법.
  17. 제 1 항에 있어서, 상기 분리단계는 상기 취성영역에 열적 및/또는 기계적 에너지를 공급함으로써 수행되는 것을 특징으로 하는 박막층의 제조방법.
  18. 제 1 항에 있어서, 상기 분리단계는 에너지 공급을 통하여 상기 취성영역을 따라 전파되는 벽개 가장자리를 통한 벽개 반응을 촉발시키는 것을 특징으로 하는 박막층의 제조방법.
  19. 제 1 항에 있어서, 상기 가스종은 수소 및 희가스들중에서 선택되며, 이들 가스종은 단독으로 또는 조합하여 도입될 수 있는 것을 특징으로 하는 박막층의 제조방법.
KR1020037007447A 2000-12-08 2001-12-07 가스종의 도입을 포함하는 박막층의 제조방법 KR100869327B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0015980A FR2818010B1 (fr) 2000-12-08 2000-12-08 Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR00/15980 2000-12-08
PCT/FR2001/003873 WO2002047156A1 (fr) 2000-12-08 2001-12-07 Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses

Publications (2)

Publication Number Publication Date
KR20030061833A true KR20030061833A (ko) 2003-07-22
KR100869327B1 KR100869327B1 (ko) 2008-11-18

Family

ID=8857408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007447A KR100869327B1 (ko) 2000-12-08 2001-12-07 가스종의 도입을 포함하는 박막층의 제조방법

Country Status (10)

Country Link
US (1) US6946365B2 (ko)
EP (1) EP1354346B1 (ko)
JP (1) JP4064816B2 (ko)
KR (1) KR100869327B1 (ko)
AT (1) ATE556432T1 (ko)
AU (1) AU2002217208A1 (ko)
FR (1) FR2818010B1 (ko)
MY (1) MY127171A (ko)
TW (1) TW527621B (ko)
WO (1) WO2002047156A1 (ko)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410516B1 (en) * 1986-01-09 2002-06-25 President & Fellows Of Harvard College Nuclear factors associated with transcriptional regulation
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101657882B (zh) 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US20100099640A1 (en) * 2007-05-04 2010-04-22 Joannes Geuns Tissue degeneration protection
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2010024987A1 (en) 2008-08-27 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2936904B1 (fr) 2008-10-03 2011-01-14 Soitec Silicon On Insulator Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii.
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5529963B2 (ja) 2009-07-20 2014-06-25 ソイテック 半導体構造体または半導体デバイスを形成する方法および光起電力構造体
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
KR101807777B1 (ko) 2010-03-31 2017-12-11 소이텍 본딩된 반도체 구조들 및 이를 형성하는 방법
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
TW201214627A (en) 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
WO2012085219A1 (en) 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
TWI517226B (zh) 2011-03-31 2016-01-11 索泰克公司 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8728863B2 (en) 2011-08-09 2014-05-20 Soitec Methods of forming bonded semiconductor structures including interconnect layers having one or more of electrical, optical, and fluidic interconnects therein, and bonded semiconductor structures formed using such methods
US8617925B2 (en) 2011-08-09 2013-12-31 Soitec Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods
TWI500123B (zh) 2011-08-09 2015-09-11 Soitec Silicon On Insulator 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
US8842945B2 (en) 2011-08-09 2014-09-23 Soitec Methods of forming three dimensionally integrated semiconductor systems including photoactive devices and semiconductor-on-insulator substrates
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP6193271B2 (ja) 2012-02-22 2017-09-06 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
WO2013132332A1 (en) 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
WO2014020388A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
WO2014020389A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including a conductive interconnection, and related structures
CN104508815B (zh) 2012-07-31 2018-02-13 索泰克公司 使用激光剥离过程制造半导体结构的方法和相关的半导体结构
WO2014030040A1 (en) 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices
TWI588955B (zh) 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
JP6400693B2 (ja) 2013-06-27 2018-10-03 ソイテックＳｏｉｔｅｃ 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9165945B1 (en) 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3121281B1 (fr) * 2021-03-23 2023-11-24 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341396A (en) 1967-01-05 1967-09-12 Gen Mills Inc Marbleizing process and article
DE2539104C3 (de) 1975-09-03 1986-07-10 Basf Ag, 6700 Ludwigshafen Lösungsmittelarme Einbrennlacke
JPS55126583A (en) 1979-03-19 1980-09-30 Okamura Mfg Co Ltd Imitation marble and its manufacture
US4578418A (en) 1981-10-26 1986-03-25 E. I. Du Pont De Nemours And Company Two-package urethane maintenance primer
US4609690A (en) 1983-09-29 1986-09-02 Ashland Oil, Inc. Aqueous hydroxyl-acrylic latex and water dispersible multi-isocyanate adhesive composition
US4877656A (en) 1986-11-06 1989-10-31 Academy Of Applied Science, Inc. Method of fabricating simulated stone surfaces and improved simulated stone product
DE3932171A1 (de) 1989-09-27 1991-04-04 Henkel Kgaa Universalklebespachtel
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05331412A (ja) 1992-06-03 1993-12-14 Sumitomo Metal Ind Ltd 塗料組成物
DE4338265C1 (de) 1993-11-10 1994-12-08 Herberts Gmbh Verfahren zur Beschichtung im Coil Coating Verfahren unter Verwendung von Überzugsmitteln auf der Basis organischer Lösemittel
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5472649A (en) 1994-04-13 1995-12-05 Eastman Chemical Company Method for preparing powder coating compositions having improved particle properties
BE1008721A3 (nl) 1994-09-21 1996-07-02 Dsm Nv Bindmiddelsamenstelling voor poederverfformuleringen.
DE4433854B4 (de) 1994-09-22 2005-06-02 Basf Coatings Ag Schnelltrocknendes Überzugsmittel
JPH08295548A (ja) 1995-04-25 1996-11-12 Okura Ind Co Ltd 深み感の有る大理石調の成形板
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JP3898256B2 (ja) 1996-08-28 2007-03-28 大日本印刷株式会社 化粧シート
JP3497334B2 (ja) 1996-10-31 2004-02-16 三菱樹脂株式会社 繊維強化樹脂製単位板
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
KR100364064B1 (ko) 1996-11-22 2005-04-06 에스케이 카켄 가부시끼가이샤 비오염도료조성물
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JPH11186186A (ja) * 1997-12-18 1999-07-09 Denso Corp 半導体基板の製造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH10308520A (ja) * 1997-05-06 1998-11-17 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の製造方法およびその半導体薄膜を用いた太陽電池
JP3707200B2 (ja) * 1997-05-09 2005-10-19 株式会社デンソー 半導体基板の製造方法
CN1146973C (zh) 1997-05-12 2004-04-21 硅源公司 受控切分处理
JPH118842A (ja) * 1997-06-18 1999-01-12 Nippon Telegr & Teleph Corp <Ntt> 画像スクランブル装置および画像スクランブル解除装置
JP4214567B2 (ja) * 1997-08-05 2009-01-28 株式会社デンソー 圧力センサ用半導体基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法

Also Published As

Publication number Publication date
EP1354346B1 (fr) 2012-05-02
JP2004515920A (ja) 2004-05-27
TW527621B (en) 2003-04-11
ATE556432T1 (de) 2012-05-15
MY127171A (en) 2006-11-30
WO2002047156A1 (fr) 2002-06-13
EP1354346A1 (fr) 2003-10-22
US20040092087A1 (en) 2004-05-13
KR100869327B1 (ko) 2008-11-18
JP4064816B2 (ja) 2008-03-19
AU2002217208A1 (en) 2002-06-18
FR2818010B1 (fr) 2003-09-05
FR2818010A1 (fr) 2002-06-14
US6946365B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
KR100869327B1 (ko) 가스종의 도입을 포함하는 박막층의 제조방법
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
CN100358124C (zh) 用于同时得到一对由有用层覆盖的衬底的方法
US7202124B2 (en) Strained gettering layers for semiconductor processes
US7498245B2 (en) Embrittled substrate and method for making same
JP4049834B2 (ja) 半導体材料薄膜の製造方法
US7691730B2 (en) Large area semiconductor on glass insulator
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
JP5097552B2 (ja) 分離可能な基板の形成方法
WO2007014320A2 (en) Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
JP2012160754A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JPH10189474A (ja) お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス
KR20080049068A (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
CN103828021B (zh) 制造复合晶片的方法
US8652952B2 (en) Semiconductor structure made using improved multiple ion implantation process
EP2641257B1 (en) Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
TW201145360A (en) Semiconductor structure made using improved ion implantation process
US8008175B1 (en) Semiconductor structure made using improved simultaneous multiple ion implantation process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 11