TWI593135B - 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件 - Google Patents

具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件 Download PDF

Info

Publication number
TWI593135B
TWI593135B TW103107989A TW103107989A TWI593135B TW I593135 B TWI593135 B TW I593135B TW 103107989 A TW103107989 A TW 103107989A TW 103107989 A TW103107989 A TW 103107989A TW I593135 B TWI593135 B TW I593135B
Authority
TW
Taiwan
Prior art keywords
layer
layers
semiconductor structure
active region
ingan
Prior art date
Application number
TW103107989A
Other languages
English (en)
Other versions
TW201438278A (zh
Inventor
德布雷強 菲利沛
奧那 齊南特
科恩察理 史考特
Original Assignee
索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1300860A external-priority patent/FR3003396B1/fr
Application filed by 索泰克公司 filed Critical 索泰克公司
Publication of TW201438278A publication Critical patent/TW201438278A/zh
Application granted granted Critical
Publication of TWI593135B publication Critical patent/TWI593135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Description

具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法， 以及應用此等半導體結構形成之發光元件
本申請案之標的與以下申請案之標的有關：美國專利申請案第＿＿＿號(律師案卷編號3356-10360US(F12/1201CA GLA))，其係以Arena等人之名與本申請案同日提出，以及美國專利申請案第＿＿＿號(律師案卷編號3356-11802US(F13/0208JFD GLA))，其係以Debray等人之名與本申請案同日提出，上開申請案之全部揭露茲以此參考方式納入本說明書。
本發明係有關於具有含InGaN之主動區之半導體結構及以此等半導體結構製作之發光元件、製作此等發光元件之方法，以及包含此等發光元件之裝置。
發光元件，例如發光二極體(LED)，為當一電壓施加在一陽極與一陰極間之LED之整個主動區時，以可見光之形式發出電磁輻射之電子元件。LED通常包含一層或多層半導體材料，從該陽極供應之電 子及從該陰極供應之電洞會在這些半導體材料層中再結合。由於該些電子及電洞在該LED之主動區內再結合，能量會以光子之形式釋放，這些光子會從LED之主動區發射出來。。
LED可被製作成包含許多不同類型之半導體材料，這些材料包括，舉例而言，III-V族半導體材料及II V族半導體材料。就任何特定LED所發射之光而言，其波長為一電子與一電洞再結合時所釋放能量之函數。因此，該LED所發射之光波長，為該電子能階與該電洞能階之間能量相對差(relative difference in energy)之函數。而電子能階及電洞能階至少有部分為下列之函數：在發生電子電洞再結合之半導體材料中，該些半導體材料之組成、摻雜類型及濃度、該些半導體材料之組構(即晶體結構及晶向(crystal orientation))，以及該些半導體材料之品質。因此，一LED所發射之光之波長，可經由專門選定該LED內半導體材料之組成及組構而加以定製。
製作包含諸如III族氮化物材料等III-V族半導體材料之LED已為本發明所屬技術領域所知。此等III族氮化物LED已知能夠發射電磁輻射頻譜中藍色及綠色可見光區之輻射，且已知能夠以相當高之功率及光度操作。
本概要之提供旨在以簡要形式介紹所選定之概念。這些概念將在下文於本發明示範性實施例之詳細說明中進一步闡述。本概要之用意並不在於指出所請求標的之主要特點或根本特點，亦不在於限制所請 求標的之範圍。
在一些實施例中，本發明包含一半導體結構，其包含一InnGa1-nN基底層，該InnGa1-nN基底層具有一極性生長平面，該極性生長平面具有大於約3.2Å(Angstroms)之生長平面晶格參數。一主動區被設置在該基底層上方，且該主動區包含複數層InGaN。該複數層InGaN包含至少一InwGa1-wN井層，其中0.10w0.40，以及至少一InbGa1-bN阻障層，其中0.01b0.10。該半導體結構更包括一電子阻擋層，其被設置在就該主動區而言相反於該InnGa1-nN基底層之一側；被設置在該電子阻擋層上面之一p型主體層；以及被設置在該p型主體層上面之一p型接觸層。該p型主體層包含InpGa1-pN，其中0.01p0.08，且該p型接觸層包含IncGa1-cN，其中0.00c0.10。
在額外實施例中，本發明包含以此等半導體結構製作之發光元件。
舉例而言，在額外實施例中，本發明包含一發光元件，其包含一InnGa1-nN基底層，該InnGa1-nN基底層具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數。一主動區被設置在該基底層上方，且該主動區包含複數層InGaN。該複數層InGaN包含至少一井層及至少一阻障層。該元件更包含設置在該主動區上方之一電子阻擋層；被設置在該電子阻擋層上方之一p型InpGa1-pN主體層；以及被設置在該p型InpGa1-pN主體層上方之一p型IncGa1-cN接觸層。此外，該發光元件之臨界應變能量可為大約4500(a.u.)或更低。
在更進一步之實施例中，本發明包含形成此等半導體結 構及發光元件之方法。舉例而言，在一些實施例中，本發明包含一種形成一半導體結構之方法，該方法包括提供一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數。生長複數層InGaN以在該基底層上方形成一主動區。生長該複數層InGaN包含生長至少一InwGa1-wN井層，其中0.10w0.40，以及在該至少一井層上面生長至少一InbGa1-bN阻障層，其中0.01b0.10。該方法更包括在該主動區上方生長一電子阻擋層；在該電子阻擋層上方生長一p型InpGa1-pN主體層，其中0.01p0.08；以及在該p型InpGa1-pN主體層上方生長一p型IncGa1-cN接觸層，其中0.00c0.10。
100‧‧‧半導體結構
102‧‧‧基底層
104‧‧‧p型接觸層
106‧‧‧主動區
108‧‧‧電子阻擋層
110‧‧‧p型主體層
112‧‧‧InnGa1-nN基底層
113‧‧‧生長模片
114‧‧‧井層
116‧‧‧阻障層
118‧‧‧間隔層
120‧‧‧頂蓋層
122‧‧‧插圖
124‧‧‧GaN層
126‧‧‧IneGa1-eN層
128‧‧‧導帶
130‧‧‧導帶能階
132‧‧‧導帶能階
136‧‧‧插圖
138‧‧‧GaN層
140‧‧‧AleGa1-eN層
200‧‧‧半導體結構
202‧‧‧電子中止層
204‧‧‧插圖
206‧‧‧AlstGa1-stN層
208‧‧‧GaN層
210‧‧‧插圖
228‧‧‧導帶
300‧‧‧半導體結構
302‧‧‧應變釋放層
304‧‧‧插圖
306‧‧‧InsraGa1-sraN層
308‧‧‧InsrbGa1-srbN層
310‧‧‧插圖
328‧‧‧導帶
400‧‧‧半導體結構
402‧‧‧GaN阻障層
406‧‧‧主動區
428‧‧‧導帶
500‧‧‧半導體結構
506‧‧‧主動區
514A‧‧‧第一量子井
514B‧‧‧第二量子井
514C‧‧‧第三量子井
516A‧‧‧第一阻障區
516B‧‧‧第二阻障區
516C‧‧‧第三阻障區
528‧‧‧導帶能量
550A-C‧‧‧帶隙能
552‧‧‧價帶能量
552A-C‧‧‧帶隙能
554A‧‧‧電洞能障
554B‧‧‧電洞能障
554C‧‧‧電洞能障
556‧‧‧LED
558‧‧‧主動區
560‧‧‧基底層
562‧‧‧InGaN井層
564‧‧‧GaN阻障層
566‧‧‧第一間隔層
568‧‧‧第二間隔層
570‧‧‧電子阻擋層
572‧‧‧電極層
574‧‧‧導帶
576‧‧‧價帶
600‧‧‧LED
602‧‧‧導帶
604‧‧‧價帶
650‧‧‧中間半導體結構
652‧‧‧犧牲底材
654‧‧‧順應材料
656‧‧‧InsGa1-sN種子層
658‧‧‧支撐底材
660‧‧‧介電材料
662‧‧‧極性生長平面
680‧‧‧半導體結構
682‧‧‧生長堆疊
700‧‧‧發光元件
702‧‧‧第一電極接點
704‧‧‧第二電極接點
800‧‧‧發光元件
802‧‧‧第一電極接點
804‧‧‧第二電極接點
900‧‧‧圖表(圖9)
900‧‧‧照明裝置(圖14)
902‧‧‧線段(圖9)
902‧‧‧容器(圖14)
904‧‧‧線段(圖9)
904‧‧‧支撐結構(圖14)
906‧‧‧線段(圖9)
906‧‧‧第一電接觸結構(圖14)
908‧‧‧第二電接觸結構
910‧‧‧電線
912‧‧‧內表面
圖1A為依照本發明實施例之一半導體結構之簡化側視圖，該半導體結構在其主動區中包含一層或多層InGaN井層及一層或多層InGaN阻障層。
圖1B為一簡圖，其呈現在圖1A之半導體結構之各個不同層相異材料之能帶圖中，導帶能階之相對差。
圖2A為另一半導體結構之簡化側視圖，該半導體結構類似圖1A之半導體結構，但其在一主動區與一基底層間更包括一電子中止層。
圖2B為圖2A之半導體結構之簡化導帶圖。
圖3A為另一半導體結構之簡化側視圖，該半導體結構類似圖1A之半導體結構，但其在一主動區與一基底層間更包括一應變釋放 層。
圖3B為圖3A之半導體結構之簡化導帶圖。
圖4A為另一半導體結構之簡化側視圖，該半導體結構類似圖1A之半導體結構，但其在主動區內更包括額外之GaN阻障薄層。
圖4B為圖4A之半導體結構之簡化導帶圖。
圖5A為另一半導體結構之簡化側視圖，該半導體結構類似圖1A之半導體結構，但其在主動區內更包括一井溢流(well overflow)結構。
圖5B為圖5A之半導體結構之簡化能帶圖。
圖6A為一中間半導體結構(intermediate semiconductor structure)之簡化俯視圖，該中間半導體結構可用於製作一生長模片，以供製作符合本發明方法之實施例之半導體結構。
圖6B為圖6A之中間半導體結構之局部截面側視圖。
圖6C為一生長模片之局部截面側視圖，該生長模片可用於製作符合本發明方法之實施例之半導體結構。
圖6D呈現一生長堆疊之多層磊晶沉積在如圖6C之一生長模片上。
圖7為一發光元件之局部截面側視圖，該發光元件係以符合本發明方法之實施例之半導體結構製成。
圖8為一額外發光元件之局部截面側視圖，該發光元件係以符合本發明方法之實施例之半導體結構製成。
圖9為一圖表，其呈現依照本發明方法之實施例所形成 半導體結構之內部量子效率(internal quantum efficiency)與總應變能量(total strain energy)間之關係。
圖10A為一習知LED之簡化側視圖，該LED在其主動區中包含InGaN井層及GaN阻障層。
圖10B為圖10A之LED之簡化導帶圖。
圖11A為一圖表，其呈現以0外加電壓施於圖10A之LED之整個主動區時，導帶及價帶之推計能帶邊緣((calculated band edges)，該推計係使用該LED之計算模型(computational model)而獲得。
圖11B為類似圖11A之一圖表，但圖11B呈現因橫跨該LED之主動區之一外加電壓而有125A/cm2之一電流密度流過整個主動區時，導帶及價帶之推計能帶邊緣。
圖11C為一圖表，其呈現發射輻射之推計強度作為圖11A之LED中每一InGaN量子井層之波長之函數。
圖11D為一圖表，其呈現推計載子注入效率作為橫跨圖11A之LED主動區之外加電流密度之函數。
圖11E為一圖表，其呈現推計內部量子效率作為橫跨圖11A之LED主動區之外加電流密度之函數。
圖12A為本發明一LED之簡化側視圖，該LED類似圖1A之LED，該LED並在其主動區中包含InGaN井層及GaN阻障層。
圖12B為圖12A之LED之簡化導帶圖。
圖13A為一圖表，其呈現以0外加電壓施於圖12A之LED之整個主動區時，導帶及價帶之推計能帶邊緣，該推計係使用該LED之計 算模型而獲得。
圖13B為類似圖13A之一圖表，但圖13B呈現因橫跨該LED之主動區之一外加電壓而有125A/cm2之一電流密度流過整個主動區時，導帶及價帶之推計能帶邊緣。
圖13C為一圖表，其呈現發射輻射之推計強度作為圖13A之LED中每一InGaN量子井層之波長之函數。
圖13D為一圖表，其呈現推計載子注入效率作為橫跨圖13A之LED主動區之外加電流密度之函數。
圖13E為一圖表，其呈現推計內部量子效率作為橫跨圖13A之LED主動區之外加電流密度之函數。
圖14呈現包含本發明一LED之一照明裝置之示例。
本說明書提出之闡述並非針對任何特定半導體材料、結構或元件之實際意見，而僅是用以說明本發明實施例之理想化陳述。
圖1A呈現一半導體結構100之一實施例。該半導體結構100包括複數層之III族氮化物(例如氮化銦、氮化鎵、氮化鋁，及其合金)，且包含一基底層102、一p型接觸層104，以及被設置在該基底層102與該p型接觸層104間之一主動區106，該主動區106包含複數層InGaN。此外，該主動區106包含至少一InGaN井層及至少一InGaN阻障層。在一些實施例中，該主動區106可至少實質上由InGaN組成(除摻雜物之存在以外)。該半導體結構100更包括設置在該主動區106上方之一電子阻擋層108、設置 在該電子阻擋層108上方之一p型主體層110，以及設置在該p型主體層110上方之一p型接觸層104。
該基底層102可包含一InnGa1-nN基底層112，其中該InnGa1-nN基底層112之一生長平面為極性平面(polar plane)，該極性生長平面具有大於約3.2Å(Angstroms)之生長平面晶格參數。一發光元件，例如一發光二極體，可以該半導體結構100製作之，如下文詳細說明。然而，簡言之，一第一電極接點可形成於該InnGa1-nN基底層112之一部分之上方，且一第二電極接點可形成於該p型接觸層104之一部分之上方，這樣，一電壓便可在該些電極接點間供應整個主動區106，從而致使電磁輻射(例如可見光)自該半導體結構100所製成之一發光元件發出。
本發明之半導體結構之實施例，其包括含有至少一InGaN井層及至少一InGaN阻障層之一主動區，可應用各類生長或以其他方式形成III族氮化物層(例如InGaN)之方法加以製作。作為非限制性示例，可應用化學氣相沉積(CVD)製程、金屬有機化學氣相沉積(MOCVD)製程、氣相磊晶(VPE)製程、原子層沉積(ALD)製程、氫化物氣相磊晶(HVPE)製程、分子束磊晶(MBE)製程、原子層沉積(ALD)製程、化學束磊晶(CBE)製程等等當中一者或多者生長或以其他方式沉積該些各個不同III族氮化物層。
在一些實施例中，於下列美國專利申請公開案其中之一或全部所揭露之方法，可用於生長或以其他方式沉積各個不同層之III族氮化物：2010年7月15日以Letertre等人之名公開之美國專利申請公開案第US 2010/0176490 A1號、2010年5月6日以Arena之名公開之美國專利申請公開 案第US 2010/0109126號、2012年8月23日以Figuet之名公開之美國專利申請公開案第US 2012/0211870號，以及2012年9月6日以Figuet之名公開之美國專利申請公開案第US 2012/0225539號，上開各申請案之全部揭露茲以此參考方式納入本說明書。上開方法可用於形成一生長模片113，以供後續之III族氮化物層形成於其上。
下文茲參考圖6A至6C，簡要說明可用於製作符合本發明實施例之生長模片113之此種方法之一示例。
圖6A為一中間半導體結構650之俯視圖，該中間半導體結構650係用於形成圖1A之生長模片113，以供本發明之一個或多個半導體結構及後續之發光元件可製作在該生長模片113上，圖6B為用於形成該生長模片113之中間半導體結構650之一部分之簡化側視圖。該生長模片113可按上開美國專利申請公開案第US 2010/0176490 A1號及/或美國專利申請公開案第US 2010/0109126號所揭露而製作。如本說明書所揭露，該中間半導體結構650可包含一犧牲底材652、設置在該犧牲底材652上之一層順應材料654，以及一層或多層InsGa1-sN種子層656，每一種子層包含設置在該層順應材料654上方之一層III族氮化物材料。該一層或多層InsGa1-sN種子層656可作為供本說明書所述該半導體結構100之各個不同後續層可於其上形成之「種子」使用。
一起始InsGa1-sN種子層可形成在一起始生長底材上，然後應用諸如離子植入、鍵合及後續分離該起始InsGa1-sN種子層之方法(未繪出)，移轉至犧牲底材652。該起始生長底材可包含一生長底材，該生長底材之特點為其具有與該起始InsGa1-sN種子層不匹配之一生長平面晶格， 這樣，該起始InsGa1-sN種子層便會以受到應變(strained)之方式形成。舉例而言，該起始生長底材可包含一藍寶石底材，該藍寶石底材包含一鎵極性GaN(gallium polar GaN)種子層，這樣，所形成之InsGa1-sN種子層便包含受到張力應變(tensile strain)之一鎵極性InsGa1-sN種子層。
該起始InsGa1-sN種子層可被形成或生長為使該InsGa1-sN種子層包括一生長平面，該生長平面包含III族氮化物之一極性平面。舉例而言，該生長平面可被形成為使該InsGa1-sN種子層包括一鎵極性平面。此外，該起始InsGa1-sN種子層可被生長或以其他方式形成為使該InsGa1-sN種子層之組成為0.05s0.10。該InsGa1-sN種子層亦可被生長或以其他方式形成至大於約200奈米(200nm)之厚度。然而，該InsGa1-sN種子層係被形成為使該InsGa1-sN種子層不超過其臨界厚度，其臨界厚度為該InsGa1-sN種子層中之應變會因額外缺陷之形成而鬆弛之厚度。在本發明所屬技術領域中，此現象通常稱為相分離(phase separation)。因此，該InsGa1-sN種子層可包含受到應變、高品質之一種種子材料。
作為非限制性示例，可應用業界已知之SMART-CUT製程，以該層順應材料654作為一鍵合層，將該InsGa1-sN種子層656移轉至該犧牲底材652。此等製程詳述於，舉例而言，核發予Bruel之美國專利第RE39,484號、核發予Aspar等人之美國專利第6,303,468號、核發予Aspar等人之美國專利第6,335,258號、核發予Moriceau等人之美國專利第6,756,286號、核發予Aspar等人之美國專利第6,809,044號，以及核發予Aspar等人之美國專利第6,946,365號，上開各專利之全部揭露茲以此參考方式納入本說明書。
該犧牲底材652可包括一種均質材料或一種異質(即複合)材料。作為非限制性示例，該犧牲底材652可包括藍寶石、矽、III族砷化物、石英(SiO2)、熔融矽石(SiO2)玻璃(fused silica glass)、一種玻璃陶瓷複合材料(例如，舉例而言，由美國賓州杜里埃之Schott North America,Inc.以ZERODUR®商標銷售者)、一種熔融矽石玻璃複合材料(例如，舉例而言，SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化鋁(AlN)，或碳化矽(SiC)。
該層順應材料654可包含，舉例而言，其具有之玻璃轉化溫度(Tg)小於或等於大約800℃之一種材料。該層順應材料654可具有一厚度，其範圍從大約0.1μm至大約10μm，更詳細而言，從大約1μm至5μm。作為非限制性示例，該層順應材料100可包含下列當中至少一者：一種氧化物、一種磷矽酸鹽玻璃(PSG)、硼矽酸鹽(BSG)、一種硼磷矽玻璃(BPSG)、一種聚醯亞胺、經摻雜或未經摻雜之一種類無機(quasi-inorganic)矽氧烷旋塗式玻璃(SOG)、一種無機旋塗式玻璃(即甲基、乙基、苯基或丁基)，及經摻雜或未經摻雜之一種矽酸鹽。
該層順應材料654可使用像是烤爐、熔爐或沉積反應器加熱至足以降低該層順應材料654黏度之溫度，以使該層順應材料654回流，造成該一層或多層InsGa1-sN種子層656至少部分鬆弛其晶格應變。經由降低該層順應材料654之黏度，該InsGa1-sN種子層656之張力應變可至少有部分獲得鬆弛，或甚至消除，從而形成包含大於約3.2Å之生長平面晶格參數之一InsGa1-sN種子層656。
待該一層或多層InsGa1-sN種子層656至少部分鬆弛後，該些InsGa1-sN種子層656便可被移轉至一支撐底材，然後，該順應材料654及 犧牲底材652便可移除，以形成如圖1A及圖6C所繪之生長模片113。詳言之，參考圖6B及6C，至少部分鬆弛之該些InsGa1-sN種子層656可被附接至一支撐底材658，且該犧牲底材652及順應材料654可應用諸如雷射剝離(laser lift-off)、濕式蝕刻、乾式蝕刻，及化學機械拋光當中一者或多者之方法加以移除。
該支撐底材658可包括一種均質材料或一種異質(即複合)材料。作為非限制性示例，該支撐底材658可包括藍寶石、矽、III族砷化物、石英(SiO2)、熔融矽石(SiO2)玻璃、一種玻璃陶瓷複合材料(例如，舉例而言，由美國賓州杜里埃之Schott North America,Inc.以ZERODUR®商標銷售者)、一種熔融矽石玻璃複合材料(例如，舉例而言，SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化鋁(AlN)，或碳化矽(SiC)。
如圖6C所示，在一些實施例中，該生長模片113可視需要地包含覆在該支撐底材100上之一層介電材料660。視需要地，該層介電材料660可被形成在該支撐底材658或該一層或多層InsGa1-sN種子層656之一主要表面上方，其中該介電材料660係作為一鍵合層使用，以利該InsGa1-sN種子層656鍵合至該支撐底材658。該層介電材料660可包含，舉例而言，氧氮化矽(SiON)、氮化矽(Si3N4)，或二氧化矽(SiO2)，且可應用，舉例而言，化學氣相沉積(CVD)、物理氣相沉積(PVD)，或原子層沉積(ALD)而形成。因此，如圖1A及圖6C所示，該生長模片113包括一支撐底材658及設置在該支撐底材658上方之一InsGa1-sN種子層656。
此外，該InsGa1-sN種子層656可被形成在該支撐底材658上方，這樣，在該InsGa1-sN種子層656組成中s之範圍便可為0.05s0.10。 再者，該InsGa1-sN種子層656可具有一極性生長平面662，該極性生長平面662包含大於約3.2Å之生長平面晶格參數。該InsGa1-sN種子層亦可被形成至大於約100奈米(100nm)之總層厚度 T s 。
該生長模片113形成圖1A之基底層102之一部分。在一些實施例中，該基底層亦包含一InnGa1-nN基底層112，其中該InnGa1-nN基底層承繼了相鄰InsGa1-sN種子層656之結晶特性。因此，該InnGa1-nN基底層112亦可包含一極性生長平面，例如一鎵極性生長平面，且該極性生長平面具有大於約3.2Å之生長平面晶格參數。
該InnGa1-nN基底層112可包括一層InnGa1-nN，其中0.00n0.10，或者，在一些實施例中，其中0.02n0.08。作為特定之一非限制性實施例，n可等於大約0.05。該InnGa1-nN基底層112可具有一平均層厚度T n ，其介於大約10奈米(10nm)與大約3,000奈米(3,000nm)間，或者，在一些實施例中，其介於大約10奈米(10nm)與大約1,000奈米(1,000nm)間。視需要地，該InnGa1-nN基底層112可經過摻雜。舉例而言，該InnGa1-nN基底層112可使用電子供體(electron donors)元素，例如矽或鍺，加以摻雜，而被摻雜成n型。摻雜物在該InnGa1-nN基底層112中之濃度，可在大約3e17cm-3至大約1e20cm-3之範圍內，或者，在一些實施例中，摻雜物在該InnGa1-nN基底層112中之濃度，可在大約5e17cm-3至大約1e19cm-3之範圍內。
在形成該半導體結構100中包含InGaN之其他各層當中一者或多者後，便可在該InnGa1-nN基底層112之一部分上面形成一第一電極接點，以從該半導體結構100製作一發光元件。
如圖1A所示，完成之基底層102包括該生長模片113，如 上文所說明，且包含該InnGa1-nN基底層112。該半導體結構100之各個不同III族氮化物層，可在一疊層(layer-by-layer)製程中生長或以其他方式形成，如下文詳細說明。在一些實施例中，該基底層102可包括一基底，以供該半導體結構100之其他層生長或以其他方式形成於該基底上。因此，該半導體結構100之各個不同III族氮化物層可從該基底層102開始，依照以圖1A之角度而言由左至右之方向加以生長或以其他方式形成，不過該結構於製作期間可實際上被定向成使該基底層102被設置在底部。換言之，該結構於製作期間可被定向成從圖1A之定向而言逆時針旋轉90度。
如下文所詳論，該主動區106係被設置在該基底層102與該p型接觸層104之間。該主動區106包括至少一InGaN井層114及至少一InGaN阻障層116。在一些實施例中，該主動區106可至少實質上由InGaN組成(除摻雜物之存在以外)。詳細而言，該主動區106可包括至少一井層114，其包含InwGa1-wN，其中0.10w0.40，或者，在一些實施例中，0.12w0.25，或者，在進一步之實施例中，w等於大約0.14。該主動區106亦可包括至少一阻障層116，其包含InbGa1-bN，其中0.01b0.10，或者，在一些實施例中，0.03b0.08，或者，在進一步之實施例中，b等於大約0.05。在一些實施例中，該InGaN阻障層116可靠近(例如直接鄰接)該至少一InGaN井層114。
該半導體結構之主動區106，為該半導體結構被製作到一發光元件，例如發光二極體(LED)，中時，電子及電洞彼此再結合以產生該LED所發出光子之區域。在一些實施例中，該些光子係以可見光之形式發射出來。在該可見光中，至少有一些可見光所具有之波長，係在大 約380奈米(380nm)至大約560奈米(560nm)之電磁輻射頻譜範圍內。
如前所述，該半導體結構100之主動區106包括一層或多層InGaN井層114及一層或多層InGaN阻障層116，且在一些實施例中，該主動區106可至少實質上由InGaN組成(除摻雜物之存在以外)。因此，在一些實施例中，該主動區106可主要由InGaN構成。該主動區106包括一對或多對鄰接層，每對鄰接層包含一井層114及一阻障層116，其中每一井層114包括InwGa1-wN，其中0.10w0.40，且其中每一阻障層116包括InbGa1-bN，其中0.01b0.10。
在圖1A及1B所說明之實施例中，該半導體結構100之主動區106包含一對主動層(一井層114與一阻障層116)，但在額外之實施例中，該半導體結構100之主動區106可包含超過一對之主動層。舉例而言，該半導體結構100之主動區106可包含一對至25對之鄰接主動層，每對包含一井層114與一阻障層116，這樣，該主動區106便包含交互相間之井層114與阻障層116之一堆疊(在包含超過一對主動層之實施例中)。但應了解的是，阻障層116之數目可以不等於井層114之數目。該些井層114可一一被該些阻障層116分開。因此，在一些實施例中，阻障層116之數目可以等於井層114之數目、比井層114之數目多一層，或比井層114之數目少一層。
繼續參考圖1A，每一井層114可具有一平均層厚度 T W ，該平均層厚度 T W 介於大約1奈米(1nm)與大約1,000奈米(1,000nm)之間、介於大約1奈米(1nm)與大約100奈米(100nm)之間，或甚至介於大約1奈米(1nm)與大約10奈米(10nm)之間。在一些實施例中，該些井層114可包含量子井。在此等實施例中，每一井層114可具有大約10奈米(10nm)或更薄之平 均層厚度 T W 。在其他實施例中，該些井層114可不包含量子井，且每一井層114可具有大於約10奈米(10nm)之平均層厚度 T W 。在此等實施例中，該主動區106可包括本發明所屬技術領域中稱為「雙異質結構(double heterostructures)」者。每一阻障層116可具有一平均層厚度T B ，該平均層厚度T B 介於大約1奈米(1nm)與大約50奈米(50nm)之間，或甚至介於大約1奈米(1nm)與大約10奈米(10nm)之間，但在其他實施例中，該些阻障層116可以更厚。
該些井層114及該些阻障層116可擇一者加以摻雜或兩者同時加以摻雜。舉例而言，該些井層114及該些阻障層116可擇一或同時使用電子供體元素，例如矽或鍺，加以摻雜，而被摻雜成n型。摻雜物在該些井層114中之濃度，可在大約3e17cm-3至大約1e19cm-3之範圍內，或者，在一些實施例中，該濃度可在大約3e17cm-3至大約5e17cm-3之範圍內。同樣地，摻雜物在該些阻障層116中之濃度，可在大約3e17cm-3至大約1e19cm-3之範圍內，或者，在一些實施例中，該濃度可在大約1e18cm-3至大約3e18cm-3之範圍內。
該些井層114及該些阻障層116可擇一或同時具有纖維鋅礦(Wurtzite)晶體結構。此外，在一些實施例中，該些井層114及該些阻障層116可擇一或同時包含一極性生長表面，例如一鎵極性生長表面，其在平行於該些井層114與該些阻障層116兩者間界面之生長平面中，可具有大於約3.2Å之平均晶格常數。更明確而言，在一些實施例中，該平均生長平面晶格常數c可介於大約3.2Å與大約3.3Å之間。
包含至少一井層及至少一阻障層之該主動區106可具有 一平均總厚度，其範圍介於大約40奈米(40nm)與大約1,000奈米(1,000nm)之間、介於大約40奈米(40nm)與大約750奈米(750nm)之間，或甚至介於大約40奈米(40nm)與大約200奈米(200nm)之間。
繼續參考圖1A，該半導體結構100可視需要地在該主動區106與該p型接觸層104間，及/或在該主動區106與該基底層102間，包含額外之層。舉例而言，在一些實施例中，該半導體結構100可在該主動區106與該基底層102間包含一間隔層118。
該選擇性間隔層118可包括一層InspGa1-spN，其中0.01sp0.10，或其中0.03sp0.06，或其中sp等於大約0.05。該間隔層118可用於在該基底層102與該主動區106之多層間提供較和緩之過渡，因相對於該InGa1-nN基底層112而言，該主動區106可具有相異之組成(及因此而相異之晶格參數)。因此，在一些實施例中，該InspGa1-spN間隔層118可直接設置在該基底層102與該主動區106之間。經由在該基底層102與該主動區106之間提供較和緩之過渡，可減少各個不同InGaN層晶格內部之應變，以及可能因此等應變而產生之缺陷。該InspGa1-spN間隔層118可具有一平均層厚度 T sp ，該平均層厚度 T sp 介於大約1奈米(1nm)與大約100奈米(100nm)之間，或甚至介於大約1奈米(1nm)與大約25奈米(25nm)之間。作為一特定非限制性示例，該平均層厚度 T sp 可等於大約10奈米(10nm)。
視需要地，該InspGa1-spN間隔層118可經過摻雜。舉例而言，該InspGa1-spN間隔層118可使用電子供體元素，例如矽或鍺，加以摻雜，而被摻雜成n型。摻雜物在該間隔層118中之濃度，可在大約3e17cm-3至大約1e19cm-3之範圍內。作為特定之一非限制性示例，該間隔層118中可具有 等於大約2e18cm-3之摻雜物濃度。
繼續參照圖1A，該半導體結構100可更包括選擇性之一IncpGa1-cpN頂蓋層120，其被設置在該主動區106與該p型接觸層104之間。該選擇性IncpGa1-cpN頂蓋層120可包含一層IncpGa1-cpN，其中0.01cp0.10，或其中0.03cp0.07。作為特定之一非限制性示例，該cp之值可等於大約0.05。該IncpGa1-cpN頂蓋層120可用於避免該主動區106中該些底下層之銦在後續處理之高溫下溶解及/或汽化，而且/或者，該IncpGa1-cpN頂蓋層120可發揮與間隔層相同之功能。
該IncpGa1-cpN頂蓋層120可具有一平均層厚度 T cp ，該平均層厚度 T cp 介於大約1奈米(1nm)與大約100奈米(100nm)之間，或甚至介於大約1奈米(1nm)與大約25奈米(25nm)之間。作為一特定非限制性示例，該平均層厚度 T cp 可等於大約10奈米(10nm)。視需要地，該IncpGa1-cpN頂蓋層120可為經過摻雜。舉例而言，該頂蓋層120可使用電子受體(electron acceptors)元素，例如鎂、鋅及碳，加以摻雜，而被摻雜成p型。但在其他實施例中，該頂蓋層120可被摻雜成n型。摻雜物在該頂蓋層120中之濃度，可在大約3e17cm-3至大約1e19cm-3之範圍內，或大約1e18cm-3至大約5e18,cm-3之範圍內。作為一特定非限制性示例，摻雜物在該頂蓋層120中之濃度可等於大約2e18cm-3。
本發明之半導體結構100可更包括設置在該主動區106與該p型接觸層104間之一層或多層電子阻擋層(electron blocking layers，EBLs)。此等電子阻擋層可包含一種材料，其導帶之能帶邊緣之能階相對高於該主動區106之導帶之能帶邊緣，此點可用來將電子限制在該主動區 106內並防止載子從該主動區106溢流出去。
作為非限制性之一示例，圖1A描繪了一電子阻擋層108被設置在就該頂蓋層120而言相反於該主動區106之一側。在包含一p型主體層110之實施例中，如圖1A所示，該電子阻擋層108可被直接設置在該頂蓋層120與該p型主體層110兩者之間。
該電子阻擋層108包括一種III族氮化物。作為非限制性之一示例，該電子阻擋層108可至少實質上由IneGa1-eN組成(除摻雜物之存在以外)，其中0.00e0.02，而且，在一些實施例中，該電子阻擋層108可至少實質上由GaN組成(除摻雜物之存在以外)。在進一步之實施例中，該電子阻擋層108可至少實質上由AleGa1-eN組成，其中0.00e0.20。在一些實施例中，該電子阻擋層108可至少實質上由AleGa1-eN組成(除摻雜物之存在以外)。
該電子阻擋層108可使用從鎂、鋅及碳所構成群組中選定之一種或多種摻雜物摻雜成p型。該一種或多種摻雜物在該電子阻擋層108內之濃度，可在大約1e17cm-3至大約1e21cm-3之範圍內，或者，在一些實施例中，該濃度可等於大約3e19cm-3。在一些實施例中，該電子阻擋層108可具有一平均層厚度 T e ，其範圍從大約5奈米(5nm)至大約50奈米(50nm)，或者，在一些實施例中，該平均層厚度 T e 可等於大約20奈米(20nm)。
在本發明之半導體結構100之進一步實施例中，該半導體結構100可設有類似該電子阻擋層108之一電子阻擋層，但該電子阻擋層具有一超晶格結構(superlattice structure)，該超晶格結構包含交互相間之相異材料層，如圖1A之插圖122所示。舉例而言，該電子阻擋層108可具有 一超晶格結構，其包含交互相間之GaN層124及IneGa1-eN層124，其中0.01e0.02。在進一步之實施例中，該電子阻擋層108可具有一超晶格結構，其包含交互相間之GaN層124及AleGa1-eN層126，其中0.01e0.20。此等超晶格結構之每一層，可具有大約1奈米(1nm)至大約20奈米(20nm)之平均層厚度。
如前所述，本發明之半導體結構100可更包括設置在該電子阻擋層108與該p型接觸層104間之一p型主體層110。此等p型主體層可包含p型摻雜之一種III族氮化物材料，例如p型摻雜之InpGa1-pN。此等p型主體層可作為，舉例而言，電洞載子之來源，及用於增進往來該主動區106之電傳導及光取出(light extraction)。
該p型主體層110可至少實質上由組成InpGa1-pN，其中0.01p0.08(除摻雜物之存在以外)。作為一特定非限制性示例，該p型主體層110可至少實質上由InpGa1-pN組成，其中p等於大約0.02。該p型主體層110可使用從鎂、鋅及碳所構成群組中選定之一種或多種摻雜物摻雜成p型。該一種或多種摻雜物在該p型主體層110內之濃度，可在大約1e17cm-3至大約1e21cm-3之範圍內。作為特定之非限制性一示例，摻雜物在該p型主體層110內之濃度可等於大約3e19cm-3。在一些實施例中，該p型主體層110可具有一平均層厚度 T bk ，其範圍從大約50奈米(50nm)至大約600奈米(600nm)。作為非限制性之一示例，該平均層厚度 T bk 可等於大約175奈米(175nm)。
該半導體結構100可更包括一p型接觸層104，其被設置在就該p型主體層110而言相反於該電子阻擋層108之一側。該p型接觸層 104可包含一種III族氮化物。此等p型接觸層可用於，舉例而言，增進電洞進入該主動區106之傳導。該p型接觸層104可包括較高濃度之一種或多種摻雜物，例如p型摻雜物，以於使用該半導體結構100製作發光元件期間，對在p型接觸層一部分上方形成之一電極接點之電阻加以限制。
作為非限制性之一示例，該p型接觸層104可包含被摻雜成p型之IncGa1-cN。舉例而言，該p型接觸層104可至少實質上由IncGa1-cN組成，其中0.01c0.10(除摻雜物之存在以外)，而且，在一些實施例中，該p型接觸層104可至少實質上由GaN組成(除摻雜物之存在以外)。該p型接觸層104可使用從鎂、鋅及碳所構成群組中選定之一種或多種摻雜物摻雜成p型。該一種或多種摻雜物在該p型接觸層104內之濃度，可在大約1e17cm-3至大約1e21cm-3之範圍內。作為一特定非限制性示例，該一種或多種摻雜物在該p型接觸層104內之濃度可等於大約1e20cm-3.。該p型接觸層104可具有一平均層厚度 T c ，其範圍從大約2奈米(2nm)至大約50奈米(50nm)。作為一特定非限制性示例，該平均層厚度 T c 可等於大約15奈米(15nm)。如圖1A所示，該p型接觸層104可直接形成在該p型主體層110上面。
如下文所詳細說明，完成之該半導體結構100可用於製作一個或多個半導體發光元件(例如LED)。簡言之，一電極接點可形成在該基底層102之多個半導體層之一部分之上方，例如該InnGa1-cN基底層112之一部分之上方，且另一電極接點可形成在該p型接觸層104之一部分之上方，從而允許電荷載子被注入該主動區106，進而造成電磁輻射之發射(其得以可見光之形式發射)。
圖1B為一簡圖，其呈現圖1A之半導體結構100各個不同 層中(注意，該支撐底材658及該鍵合層660係被省略)該些相異材料之導帶128能階之相對差(在一能帶圖中)。圖1B係與圖1A之半導體結構100垂直對齊。在圖1B中，該些垂直虛線係與圖1A之半導體結構100中各個不同層彼此間之界面對齊。在圖1B中，縱軸為能量，較高之能階在縱向上位於較低能階之上。應注意的是，圖1B所描繪者，為示例性之一半導體100之導帶能階之非限制性示例。因此，橫向上相對之該些導帶能階，其作為至少該些個別半導體層之組成及摻雜之函數，可能會改變其相對位置，該些各個不同半導體層之組成範圍如本說明書前文所述。因此，圖1B可用於了解該半導體結構100各個不同層中，該導帶128能階之相對差。如圖1B所示，在該井層114中，該導帶128之能階可低於該半導體結構100其他層中該導帶128之能階。
如在本發明所屬技術領域中已知，對諸如InGaN等III族氮化物層而言，該導帶128之能階係多個變數之函數，該些變數包含，但不限於，銦含量及摻雜物水平。該些井層114及該些阻障層116可被形成為具有某一組成，並在其他方面被組構成使該些井層114中導帶128之能階，低於該些阻障層116中導帶128之能階。這樣，在以該半導體結構100製成之一發光元件之操作期間，電荷載子(例如電子)便可在該些井層114中累積，且該些阻障層116可發揮阻礙電荷載子(例如電子)橫跨該主動區106遷移之作用。因此，在一些實施例中，每一井層114之銦含量可高於每一阻障層116之銦含量。舉例而言，每一井層114之銦含量與每一阻障層116之銦含量兩者之差，可大於或等於大約0.05(亦即，w-b0.05)，或者，在一些實施例中，兩者之差可大於或等於大約0.20(亦即，w-b0.20)。 在一些實施例中，該些阻障層116之摻雜物濃度可相異於該些井層114之摻雜物濃度。高摻雜濃度可造成InGaN晶體結構之缺陷，此等缺陷可造成電子-電洞對之非輻射結合(non radiative combination)。在一些實施例中，該些井層114之摻雜物濃度可低於該些阻障層116之摻雜物濃度，以減低該些井層114中電子-電洞對之非輻射結合比率，此係相對於該些阻障層116中電子-電洞對之非輻射結合比率而言。在其他實施例中，該些阻障層116之摻雜物濃度可高於該些井層114之摻雜物濃度。
如圖1B所示，該電子阻擋層108所提供之能障(energy barrier)可來自於該導帶128在該電子阻擋層108與在該頂蓋層120(或在最靠近該主動區106之一側與該電子阻擋層108緊鄰之其他層)之能階差。該能障之高度可經由改變該電子阻擋層108之組成而更動。舉例而言，如圖1B所示，該導帶能階130(以實線表示者)可表示至少實質上由GaN組成(除摻雜物之存在以外)之一電子阻擋層之導帶能階。經由形成至少實質上由IneGa1-eN組成之一電子阻擋層，其中0.01e0.02，該電子阻擋層內之導帶能階可相對低於一GaN電子阻擋層之導帶能階，如導帶能階132(以虛線表示者)所示。在進一步之實施例中，經由形成至少實質上由AleGa1-eN組成之一電子阻擋層，其中0.01e0.20，該導帶能階可相對高於一GaN電子阻擋層之導帶能階，如導帶能階134(以虛線表示者)所示。因此，該電子阻擋層內之導帶能階可加以更動，以在該半導體結構100之電子阻擋層108與其他III族氮化物層間，提供所欲之導帶偏移(conduction band off-set)。
在該半導體結構100之實施例中，當該電子阻擋層108具 有包含交互相間相異材料層之一超晶格結構時，該導帶能階可以週期般之方式增加或降低，如圖1B之插圖136所繪。舉例而言，該電子阻擋層108可具有一超晶格結構，其包含交互相間之GaN層138及AleGa1-eN層140，其中0.01e0.20，或者另一選擇為，該超晶格結構可包含交互相間之GaN層及IneGa1-eN層，其中0.01e0.02。該些交互相間相異材料層間之導帶能量偏移之程度，可透過該些GaN層與該些AleGa1-eN或IneGa1-eN層間之組成差異而選定。
本發明之半導體結構可更包括多個電子中止層(electron stopping layer)，其被設置在該半導體結構之主動區與該半導體結構之InnGa1-nN基底層之間。此等電子中止層可包含n型摻雜之一種III族氮化物材料，該材料之導帶能帶邊緣之能階，相對高於該InnGa1-nN基底層及/或該InspGa1-spN基底層之能帶邊緣，此點可發揮進一步將電子限制在該主動區內之作用且可防止載子從該主動區溢流，從而提供該主動區內更佳之載子均勻度。
作為非限制性之一示例，圖2A及2B呈現一半導體結構200之實施例，該半導體結構200包含一電子中止層202。該半導體結構200類似半導體結構100且包含一主動區106，該主動區106包括一層或多層InGaN井層114及一層或多層InGaN阻障層116，如同前文關於該半導體結構100之說明所述。該半導體結構200亦包含一基底層102、一間隔層118、一頂蓋層120、一電子阻擋層108、一p型主體層110，以及一p型接觸層104，如同前文關於該半導體結構100之說明所述。該半導體結構200之電子中止層202係設置在該InnGa1-nN基底層112與該間隔層118之間。
該電子中止層202包括一種III族氮化物。作為非限制性之一示例，該電子中止層202可包括n型摻雜之AlGaN。舉例而言，在一些實施例中，該電子中止層202可至少實質上由AlstGa1-stN組成(除摻雜物之存在以外)，其中0.01st0.20。在其他實施例中，該電子中止層202可具有一超晶格結構，如插圖204所示，其包含交互相間之AlstGa1-stN層206，其中0.01st0.20，以及GaN層208。該半導體結構200可包含任何數目(例如從大約1至大約20)之交互相間AlstGa1-stN層206及GaN層208。在此種超晶格結構中，該些層206及208可具有大約1奈米(1nm)至大約100奈米(100nm)之平均層厚度。
該電子中止層202可使用從矽及鍺所構成群組中選定之一種或多種摻雜物摻雜成n型。該一種或多種摻雜物在該電子中止層202內之濃度，可在大約0.1e18cm-3至大約20e18cm-3之範圍內。在一些實施例中，該電子中止層202可具有一平均層厚度 T st ，其範圍從大約1奈米(1nm)至大約50奈米(50nm)。
圖2B為簡化之導帶圖，其呈現該半導體結構200中各個不同材料之導帶228之相對能階。如圖2B所示，在圖2A之半導體結構200之實施例中，在該半導體結構200之電子中止層202(圖2B)至少一部分內部之導帶228之能階，相對高於該InnGa1-nN基底層112內之導帶200之能階，及/或該間隔層118內之導帶228之能階。在實施例中，當該電子中止層202包含一超晶格結構，如圖2B之插圖210所示，且該超晶格結構包含交互相間之AlstGa1-stN層206，其中0.01st0.20，與GaN層208時，該導帶能階可以週期方式變化。
在額外實施例中，本發明之半導體結構可在其主動區與用於協助製作該半導體結構之InnGa1-nN基底層間，包含一層或多層材料。舉例而言，在一些實施例中，本發明之半導體結構，以及以此等結構製成之一個或多個發光元件，可包含設置在該主動區與該InnGa1-nN基底層間之一層或多層應變釋放層(strain relief layer)，其中該些應變釋放層被組成及組構成容納該半導體結構在該InnGa1-nN基底層與該p型接觸層間各個不同層之晶體結構之晶格應變，該些層可在一疊層(layer-by-layer)製程中以磊晶方式逐層生長。
作為非限制性之一示例，圖3A及3B呈現包含此種應變釋放層302之一半導體結構300之實施例。該半導體結構300類似半導體結構100且包含一主動區106，該主動區106包括一層或多層InGaN井層114及一層或多層InGaN阻障層116，如同前文關於該半導體結構100之說明所述。該半導體結構300亦包含一基底層102、一間隔層118、一頂蓋層120、一電子阻擋層108、一p型主體層110，以及一p型接觸層104，如同前文關於該半導體結構100之說明所述。該半導體結構300之應變釋放層302係設置在該InnGa1-nN基底層112與該間隔層118之間。在圖3A及3B之實施例中，該應變釋放層302係直接設置在該InnGa1-nN基底層112與該InspGa1-spN間隔層118之間。
該應變釋放層302可包括一種III族氮化物。作為非限制性之一示例，該應變釋放層302可具有一超晶格結構，如插圖304所示，其包含交互相間之InsraGa1-sraN層306，其中0.01sra0.10，以及InsrbGa1-srbN層308，其中0.01srb0.10。此外，sra可大於srb。該半導體結構300可包含任 何數目(例如從大約1至大約20)之交互相間InsraGa1-sraN層306及InsrbGa1-srbN層308。在此種超晶格結構中，該些層306及308可具有大約1奈米(1nm)至大約20奈米(20nm)之平均層厚度。
該應變釋放層302可使用從矽及鍺所構成群組中選定之一種或多種摻雜物摻雜成n型。該一種或多種摻雜物在該應變釋放層302內之濃度可在大約0.1e18cm-3至大約20e18cm-3之範圍內。在一些實施例中，該應變釋放層302可具有一平均層厚度，其範圍從大約1奈米(1nm)至大約50奈米(50nm)。
圖3B為簡化之導帶圖，其呈現該半導體結構300中各個不同材料之導帶328之相對能階。如圖3B所示，在圖3A之半導體結構300之實施例中，該半導體結構300之應變釋放層302(圖3A)至少一部分內部之導帶328之能階，可相對低於該InnGa1-nN基底層112內之導帶328之能階，及/或該間隔層118內之導帶328之能階。在其他實施例中，該半導體結構300之應變釋放層302(圖3A)至少一部分之內部之導帶328之能階，可相對高於該InnGa1-nN基底層112內之導帶328之能階，及/或該間隔層118內之導帶328之能階。在實施例中，當該應變釋放層302包含一超晶格結構，如圖3B之插圖310所示，且該超晶格結構包含交互相間之InsraGa1-sraN層306與InsrbGa1-srbN層308時，該導帶能階可以週期方式變化。
圖4A及4B呈現本發明一半導體結構400之又另一實施例。該半導體結構400類似半導體結構100且包含一主動區406，該主動區406包括一層或多層InGaN井層114及一層或多層InGaN阻障層116，如同前文關於該半導體結構100之說明所述。該半導體結構400亦包含一基底層 102、一間隔層118、一頂蓋層120、一電子阻擋層108、一p型主體層110，以及一p型接觸層104，如同前文關於該半導體結構100之說明所述。該半導體結構400之主動區406更包括額外之GaN阻障層402。每一額外GaN阻障層402可被設置在一InGaN井層114與一InGaN阻障層116之間。該些額外GaN阻障層402可發揮進一步將電子限制在該些井層114內之作用，因電子在該些井層114中更有可能與電洞再結合，從而帶來更高之輻射發出機率。
在一些實施例中，每一GaN阻障層402可使用從矽及鍺所構成群組中選定之一種或多種摻雜物摻雜成n型。舉例而言，該一種或多種摻雜物在該GaN阻障層402內之濃度，可在大約1.0e17cm-3至大約50e17cm-3之範圍內。在一些實施例中，每一GaN阻障層402可具有一平均層厚度 T b2 ，其範圍從大約0.5奈米(0.5nm)至大約20奈米(20nm)。
圖4B為簡化之導帶圖，其呈現該半導體結構400中各個不同材料之導帶428之相對能階。如圖4B所示，在圖4A之半導體結構400之實施例中，該半導體結構400之該些GaN阻障層402(圖4A)內之導帶428之能階，可相對高於該些InGaN阻障層116內之導帶428之能階，以及相對高於該些InGaN井層114內之導帶428之能階。
圖5A及5B呈現本發明之更進一步實施例，其包含一半導體結構500。在這些實施例中，一主動區506可應用如2012年1月31日以Arena等人之名提出之美國專利申請案第13/362,866號所揭露之方法加以形成。該半導體結構500類似該半導體結構100且包含一主動區506，該主動區506包含一層或多層InGaN井層514及一層或多層InGaN阻障層516，如同前文關於該半導體結構100之說明所述。該半導體結構500亦可包含一基 底層、一間隔層、一頂蓋層、一電子阻擋層、一p型主體層，以及一p型接觸層，如同前文關於該半導體結構100之說明所述。為清楚呈現起見，圖中只繪出圍繞該主動區506之各層，這些層可包括選擇性之該間隔層118及頂蓋層120，以及該InnGa1-nN基底層112及電子阻擋層108。當該半導體結構500不包含選擇性之該些層是，該主動區506可直接設置在該InnGa1-nN基底層112與該電子阻擋層108之間。
該半導體結構500之主動區506類似半導體結構100之主動區，但更包含兩層或更多層之InGaN阻障層，這些後續阻障層彼此間之帶隙能，係從右到左以階梯般之方式增加，如圖5A及圖5B所示，亦即，從該頂蓋層120往該間隔層118之方向增加。在該半導體結構500中，該主動區506之此種組構可防止載子從該主動區506溢流出來，從而協助將電荷載子限制在該主動區500內，進而增加以該半導體結構500製成之發光元件之效率。
該些阻障區516A-C可具有選定之材料組成及結構組構，以提供該些阻障區516A-C當中每一者各自之帶隙能550A-C，該帶隙能係由包含該半導體結構500之該些半導體材料每一者之導帶能量528與價帶能量552間之能量差所提供。該第一阻障區516A之帶隙能550A可小於該第二阻障區516B之帶隙能550B，且該第二阻障區516B之帶隙能550B可小於該第三阻障區516C之帶隙能550C，如圖5B之能帶圖所示。再者，該些量子井區514A-C之帶隙能552A-C當中每一者可實質上為相等，且可小於該些阻障區550A-C之帶隙能516A-C當中每一者。
在此組構中，介於該第一量子井514A與該第二量子井 514B間之一電洞能障554A，可低於介於該第二量子井514B與該第三量子井514C間之一電洞能障554B。換言之，橫跨該些阻障區516A-C之該些電洞能障554A-C，可從該頂蓋層120往該間隔層118之方向，以階梯般之方式橫跨該主動區506而增加。該些電洞能障554A-C為該價帶552橫跨該些量子井區514A-C與鄰接之該些阻障區516A-C間界面之能量差。由於該些電洞能障554A-C係從該頂蓋層120往該間隔層118之方向，橫跨該些阻障區516A-C而增加，因此可帶來該主動區506內電洞分佈均勻度之提升，進而使得以半導體結構500製成之發光元件在操作期間有更佳之效率。
如前所述，該些阻障區516A-C可具有選定之材料組成及結構組構，以提供該些阻障區516A-C當中每一者各自之相異帶隙能550A-C。作為非限制性示例，每一阻障區516A-C可包括一種三元III族氮化物材料，例如Inb3Ga1-b3N，其中b3為至少大約0.01。降低該些阻障區516A-C之Inb3Ga1-b3N當中之銦含量(亦即降低b3之值)，可增加該些阻障區516A-C之帶隙能。因此，相對於該第一阻障區516A，該第二阻障區516B可具有較低之銦含量，且相對於該第二阻障區516B，該第三阻障區516C可具有較低之銦含量。此外，該些阻障區516A-C及該些量子井區514A-C可經過摻雜，且可具有如前文就半導體結構100所說明之平均層厚度。
如前所述，依照本發明之實施例，該主動區106(圖1A)可包括至少一InGaN井層及至少一InGaN阻障層，而且，在一些實施例中，該主動區106可至少實質上由InGaN組成(例如，除摻雜物之存在以外，主要由InGaN組成)。含有InGaN井層之習知發光元件，大多數包含GaN阻障層(至少實質上沒有銦)。由於導帶在InGaN井層與GaN阻障層間之能階差 相對高，依照本發明所屬技術領域之教示，這樣可使電荷載子更為受限在該些井層內，且可為LED結構帶來改進之效率。然而，此等習知結構及方法卻可能因為載子溢流及壓電極化(piezoelectric polarization)而造成元件效率下降。
在載子溢流理論中，一層或多層之量子井層可類比為一水桶，其捕獲及留住注入載子之能力，隨載子注入之提高而縮減。當注入之載子沒有被捕獲或留住時，這些載子會溢流出主動區而浪費掉，導致元件效率下降。在包含InGaN量子井及GaN阻障層之習知結構中，其能帶偏移(band off-set)，亦即導帶在該些量子井與阻障間之能階差，顯著大於實質上由InGaN組成之一主動區之能帶偏移，如本說明書該些實施例所述主動區。在本說明書所述結構中，能帶偏移之減少，使該些注入載子得以更有效率地橫跨該主動區之該些量子井區而分佈，從而增加以本說明書所述半導體結構製成之發光元件之效率。
此外，由於該些InGaN井層與該些GaN阻障層間之晶格不匹配，在此等發光元件結構中，主動區內會發生相對強之壓電極化。該壓電極化可減少此等發光元件結構之主動區內電子波函數與電洞波函數間之重疊。如，舉例而言，J.H.Son及J.L.Lee在〈Numerical Analysis of Efficiency Droop Induced by Piezoelectric Polarization in InGaN/GaN Light Emitting Diodes〉,Appl.Phys.Lett.97,032109(2010)所揭露，壓電極化可在此等發光元件結構(例如LED)中造成所謂之「效率衰減(efficiency droop)」。該效率衰減現象係指在LED結構之內部量子效率(IQE)圖中，該內部量子效率隨電流密度增加而衰減(下降)。
本發明之發光結構之實施例，例如LED結構，可減輕或克服習知LED結構中與InGaN井層與GaN阻障層關聯之晶格不匹配問題、載子溢流問題、壓電極化現象，以及效率衰減。本發明之LED之實施例，例如以圖1A及1B之半導體結構100製成之LED結構，可被組構成，且其能帶結構可被設計成，使該主動區106表現出減少之壓電極化效應，以及電子波函數與電洞波函數之重疊增加。因此，該發光元件(例如LED)可表現出橫跨該主動區106之更佳電荷載子均勻度，以及電流密度增加時有較少之效率衰減。
茲參考圖10A及10B、圖11A至11E、圖12A及12B，以及圖13A至13E，將可透過本發明實施例而獲致之該些優點進一步討論如下。圖10A及10B描繪一LED 556之一實施例，該LED 556類似習知LED。該LED 556包含一主動區558，該主動區558包括五層InGaN井層562及設置在該些InGaN井層562間之多層GaN阻障層564。該LED 556亦包含一基底層560、一第一間隔層566、一第二間隔層568、一電子阻擋層570，以及一電極層572。在該LED 556中，該些InGaN井層562包含多層之In0.18Ga0.82N，每一層皆具有大約2.5奈米(2.5nm)之平均層厚度。該些阻障層564包含多層之GaN，其可具有大約10奈米(10nm)之平均層厚度。該基底層560包含一層摻雜GaN，其具有大約325奈米(325nm)之平均層厚度，並係以濃度大約5e18cm-3之矽摻雜成n型。該第一間隔層566可包含未摻雜之GaN，其可具有大約25奈米(25nm)之平均層厚度。該第二間隔層568亦可包含未摻雜之GaN，其可具有大約25奈米(25nm)之平均層厚度。該電子阻擋層可包含p型摻雜之AlGaN。該電極層572可包含一層摻雜GaN，此種電極層可具有大約125 奈米(125nm)之平均層厚度，並係以濃度大約5e17cm-3之鎂摻雜成p型。圖10B為簡化之導帶圖，其類似圖1B之導帶圖並呈現在圖10A之LED 556各個不同層中，該些相異材料之導帶574之能階之相對差(在一能帶圖中)。在圖10B中，該些垂直虛線與圖10A之LED 556中各個不同層彼此間之界面對齊。
如本發明所屬技術領域所已知，可使用諸如，舉例而言，S.L.Chuang及C.S.Chang於〈k．p Method for Strained Wurtzite Semiconductors〉,Phys.Rev.B 54,2491(1996)所揭露之8×8 Kane模型，表示III族氮化物材料，例如GaN及InGaN，之價帶結構之特點。該些價帶在布里淵區(Brillouin zone)中心之重分支、輕分支及分裂(split off)分支之分裂，可假定為獨立於內建電場。因此，該些價電次帶(valence subbands)可從耦合之帕松方程式及遷移方程式之解而獲得。電子及電洞之波函數可假定分別為以下形式：u n Ψ v ．exp(k n ．r)，及u p,s Ψ v,s ．exp(k p ．r)，其中，u n 及u p,s 為對應於布里淵區中心之電子及電洞之布洛赫振幅(Bloch amplitudes)，k n 及k p 為面內準力矩向量(in-plane quasi-moment vectors)，Ψ v 及Ψ v,s 為包絡函數(envelope function)，且下標字母「s」可為重(hh)電洞、輕(lh)電洞，或分裂(so)電洞。電子及電洞之包絡函數之一維(one-dimensional)薛丁格方程式分別為：，及 其中，及為量子井中電子及電洞之有效位勢(effective potential)，E v 及E v,s 為電子及電洞之能階，且及為磊晶生長方向上電子及電洞之有效質量(effective mass)。經由以對應之邊界條件(boundary conditions)求得上開薛丁格方程式之解，便可由以下計算獲得電子與電洞波函數間之重疊積分(overlap integral)：
如S.L.Chuang在《Physics of Phonic Devices》,2nd Ed.(Wiley,New Jersey,2009)所揭露，電子與電洞之輻射再結合速率(radiative recombination rate)可由以下計算獲得： 其中B為輻射再結合係數，n為電子濃度，p為電洞濃度，且F n -F p 為準費米能階差(quasi-Fermi level separation)。電子與電洞濃度及準費米能階差係隨著橫跨一LED主動區之位置而異。最大輻射再結合速率可在任何量子井中發現，並視為該量子井之尖峰輻射再結合速率(peak radiative recombination rate)。
圖11A為一圖表，呈現以0外加電流施加於整個LED 556時，圖10A及10B之LED 550之導帶574及價帶576之能帶邊緣之推計能量，作為從相反於該主動區558之該基底層560表面起橫跨該LED 556之各個位置(以奈米為單位)之函數。圖11B為一圖表，其類似圖11A，但圖11B 呈現以125A/cm2之外加電流密度施加於整個LED 556時，圖10A及10B之LED 556之導帶574及價帶576之推計能帶邊緣。圖11C為一圖表，其呈現以125A/cm2之外加電流密度施加於整個LED 556時，推計強度作為該LED 556之五層InGaN量子井層562當中每一層之波長之函數。從圖10A及10B之角度而言，QW1為最左側之量子井層562，QW5為最右側之量子井層562。圖11D呈現該LED 556之推計注入效率作為外加電流密度之函數。如圖11D所示，在外加電流密度為125A/cm2時，該LED 550可表現出大約為75.6%之注入效率。圖11E呈現該LED 556之推計內部量子效率(IQE)作為外加電流密度之函數。如圖11E所示，在外加電流密度為125A/cm2時，該LED 556可表現出大約為45.2%之內部量子效率。同樣如圖11E所示，該LED 556之內部量子效率在外加電流密度為大約20A/cm2時超過50%，但在外加電流密度為大約250A/cm2時可降至不足40%。如前文所討論，在本發明所屬技術領域中此種IQE之下降稱為效率衰減。
下表1呈現圖10A及10B之LED 550中，五層InGaN量子井層562當中每一層之推計波函數重疊及尖峰輻射再結合速率。
由圖11C及上表1可看出，輻射再結合主要來自最後一個井層562(即最靠近p型摻雜側，或最靠近陽極者)，其為該LED 556之五號量子井(即QW5)。再者，如圖11E所示，該LED 556表現出效率衰減，其 原因至少有部分為使用InGaN井層562及GaN阻障層564所造成之壓電極化，如前文所討論。
本發明之LED之實施例，其包括含有至少一InGaN井層及至少一InGaN阻障層之一主動區，例如該LED 100之主動區106，可在該些井層所發生之輻射再結合中表現出更佳之均勻度，且可表現出較少之效率衰減。茲參考圖12A及12B，以及圖13A至13E，將本發明一LED實施例與該LED 550之比較提供如下。
圖12A及12B呈現本發明之LED 600實施例之另一示例。該LED 600包括一主動區106，其包含五層InGaN井層114及設置在該些InGaN井層114間之多層InGaN阻障層116。該些InGaN井層114及該些InGaN阻障層116可如前文參考圖1A及1B關於該半導體結構100之說明所述。該LED 600亦包含一基底層112、一第一間隔層118、一頂蓋層120，以及一InGaN電極層104。在該LED 600中，該些InGaN井層114包含多層之In0.18Ga0.82N，每一層可具有大約2.5奈米(2.5nm)之平均層厚度。該些阻障層116包含多層之In0.08Ga0.92N，每一層可具有大約10奈米(10nm)之平均層厚度。該基底層112包含一層摻雜In0.05Ga0.95N，其具有大約300奈米(300nm)之平均層厚度，並係以濃度大約5e18cm-3之矽摻雜成n型。該第一間隔層118可包含未摻雜之In0.08Ga0.92N，其可具有大約25奈米(25nm)之平均層厚度。該頂蓋層120亦可包含未摻雜之In0.08Ga0.92N，其可具有大約25奈米(25nm)之平均層厚度。該電極層104可包含一層摻雜In0.05Ga0.95N，其可具有大約150奈米(150nm)之平均層厚度，並係以濃度大約5e17cm-3之鎂摻雜成p型。圖12B為簡化之導帶圖，其呈現圖12A之LED 600各個不同層之相異材料 中，該導帶602之能階之相對差(在一能帶圖中)。
圖13A為一圖表，呈現以0外加電流施加於整個LED 600時，圖12A及12B之LED 600之導帶602及價帶604之能帶邊緣之推計能量，作為從相反於該主動區106之該基底層112表面起橫跨該LED 600之各個位置(以奈米為單位)之函數。圖13B為一圖表，其類似圖13A，但圖13B呈現以125A/cm2之外加電流密度施加於整個LED 600時，圖12A及12B之LED 600之導帶602及價帶604之能帶邊緣之推計能量。圖13C為一圖表，其呈現以125A/cm2之外加電流密度施加於整個LED 600時，推計強度作為該LED 600之五層InGaN量子井層108當中每一層之波長之函數。從圖12A及12B之角度而言，QW1為最左側之量子井層108，QW5為最右側之量子井層108。圖13D呈現該LED 600之推計注入效率作為外加電流密度之函數。如圖13D所示，在外加電流密度為125A/cm2時，該LED 600可表現出大約87.8%之注入效率，且在外加電流密度為大約20A/cm2至大約250A/cm2之範圍中，該LED 600可表現出至少大約80%之載子注入效率。圖13E呈現該LED 600之推計內部量子效率(IQE)作為外加電流密度之函數。如圖13E所示，在外加電流密度為125A/cm2時，該LED 600可表現出大約為58.6%之內部量子效率。同樣如圖13E所示，在外加電流密度為大約20A/cm2至大約250A/cm2之範圍中，該LED 600之內部量子效率可維持介於大約55%與大約60%之間。因此，該LED 600表現出非常少的效率衰減，其顯著少於該LED 500所表現出之效率衰減(該LED 500不符合本發明之實施例)。
下表2呈現圖12A及12B之LED 600中，五層InGaN量子井層108當中每一層之推計波函數重疊及尖峰輻射再結合速率。
由圖13C及上表2可看出，與該LED 500中該些井層508相較，橫跨該LED 600中該些井層108之輻射再結合更為均勻。
圖10A及10B之LED 550與圖12A及12B之LED 600之模型推計，均使用STR Group,Inc.市售之SiLENSe軟體。該SiLENSe軟體亦被用於產生圖11A至11E及圖13A至13E之圖表，並取得表1及表2之數據。
依照本發明之一些實施例，在外加電流密度為大約20A/cm2至大約250A/cm2之範圍中，該些LED可表現出至少為大約45%之內部量子效率，至少為大約50%之內部量子效率，或甚至至少為大約55%之內部量子效率。此外，在外加電流密度為大約20A/cm2至大約250A/cm2之範圍中，該些LED可表現出至少實質上恆定之載子注入效率。在一些實施例中，本發明之LED在外加電流密度為大約20A/cm2至大約250A/cm2之範圍中，可表現出至少為大約80%之載子注入效率。
茲參考圖6C至6D，將可用於製作本發明該些實施例之半導體結構及發光元件(例如LED)之方法之非限制性示例，簡要說明如下，並參考圖7及圖8，將應用此等方法所製作之發光元件之示例，簡要說明如下。
參考圖6C，一生長模片113(其製作如本說明書前文所述)可被設置在一沉積腔內部，而且，包含III族氮化物材料之多層，其通 常被稱為生長堆疊682(見圖6D)，可以磊晶方式依序生長在該生長模片113之一個或多個種子層656上面。應注意的是，雖然該種子層被繪成III族氮化物材料之一個或多個島狀物，但在一些實施例中，該種子層可包含該支撐底材658上方之一連續薄膜。
圖6D呈現半導體結構680，其包括一生長模片113，該生長模片113包含兩個種子層656，每一種子層656皆有圖1A及1B之半導體結構100之各個不同層沉積在其上。詳細而言，一半導體結構100之一InnGa1-nN基底層112以磊晶方式直接沉積在每一種子層結構656上面，且一InGaN間隔層118、一InGaN井層114、一InGaN阻障層116、一InGaN頂蓋層120、一電子阻擋層108、一p型主體層110，以及一p型接觸層104依序以磊晶方式沉積在該生長模片112上方。
包含該生長堆疊682之該半導體結構680各個不同層可應用，舉例而言，金屬有機化學氣相沉積(MOCVD)製程及系統，在一單一沉積腔內加以沉積，亦即該沉積腔在沉積製程期間不需裝載或卸載該生長堆疊。該沉積腔內之壓力可降至介於大約50mTorr與大約500mTorr之間。在沉積製程期間，該反應腔內之壓力在該生長堆疊682之沉積期間，可專門針對正在沉積之特定層而增加及/或減少。作為非限制性之一示例，在該InnGa1-nN基底層112、該間隔層118、該一層或多層之井層114/阻障層116、該頂蓋層120，以及該電子阻擋層108之沉積期間，該反應腔內之壓力可介於大約50mTorr與大約500mTorr之間，而且，在一些實施例中，該反應腔內之壓力可等於大約440mTorr。在沉積該p型主體層110及該p型接觸層104時，該反應腔內之壓力可介於大約50mTorr與大約250mTorr之 間，而且，在一些實施例中，該反應腔內之壓力可等於大約100mTorr。
在該沉積腔內，該生長模片113可被加熱至介於大約600℃與大約1,000℃間之溫度。接著，可使有機金屬前驅氣體及其他前驅氣體(以及，視需要地，載體氣體及/或沖洗氣體)流過該沉積腔並流過該生長模片113之一個或多個種子層656上方。該些有機金屬前驅氣體可進行反應、分解，或同時反應及分解，從而使諸如InGaN層等II族氮化物層磊晶沉積在該生長模片113上。
作為非限制性之示例，三甲基銦(TMI)可作為InGaN中銦之一有機金屬前驅物使用，三乙基鎵(TMG)可作為InGaN中鎵之一有機金屬前驅物使用，三乙鋁(TMA)可作為AlGaN之一有機金屬前驅物使用，且氨(ammonia)可作為該些III族氮化物層中氮之一前驅物使用。欲將該III族氮化物摻雜成n型時，可使用SiH4作為前驅物將矽引入InGaN，欲將該III族氮化物摻雜成p型時，可使用Cp2Mg(雙(環戊二烯基)鎂)作為前驅物將鎂引入該III族氮化物。專門針對銦前驅物(例如三甲基銦)與鎵前驅物(例如三乙基鎵)兩者之比例進行調配，以使銦在接近InGaN之銦於沉積溫度下飽和點之濃度下與InGaN結合，可為有利之方式。由於InGaN係經由控制生長溫度而磊晶生長，因此與InGaN結合之銦之百分比可受到控制。在相對較低之溫度下，會有相對較高量之銦獲得結合，而在相對較高之溫度下，則會有相對較低量之銦獲得結合。作為非限制性之示例，該些InGaN井層108可在大約600℃至大約950℃之溫度範圍中進行沉積。
在沉積製程期間，該生長堆疊682中各個不同層之沉積溫度，可專門針對正在沉積之特定層而增加及/或減少。作為非限制性之一 示例，在該InnGa1-nN基底層112、該p型主體層110及該p型接觸層104之沉積期間，其沉積溫度之範圍可介於大約600℃至大約950℃之間，而且，在一些實施例中，該沉積溫度可等於大約900℃。該InnGa1-nN基底層112、該p型主體層110及該p型接觸層104之生長速率範圍，可介於大約每分鐘1奈米(1nm/min)至大約每分鐘30奈米(30nm/min)之間，而且，在一些實施例中，該InnGa1-nN基底層112、該p型主體層110及該p型接觸層104之生長速率可等於大約每分鐘6奈米(6nm/min)。
在額外之非限制性示範實施例中，在該間隔層118、該一層或多層井層114、該一層或多層阻障層116、該頂蓋層120及該電子阻擋層108之沉積期間，其沉積溫度之範圍可介於大約600℃至大約950℃之間，而且，在一些實施例中，該沉積溫度可等於大約750℃。該間隔層118、該一層或多層井層114、該一層或多層阻障層116、該頂蓋層120及該電子阻擋層108之生長速率範圍，可介於大約每分鐘1奈米(1nm/min)至大約每分鐘30奈米(30nm/min)之間，而且，在一些實施例中，該InnGa1-nN基底層112、該p型主體層110及該p型接觸層104之生長速率可等於大約每分鐘1奈米(1nm/min)。
在包含InGaN層沉積之實施例中，該些前驅氣體之流量比(flow rate ratio)可加以選定，以提供高品質之InGaN層。舉例而言，形成半導體結構100中該些InGaN層之方法可包括選定其氣體比(gas ratio)，以提供低缺陷密度、實質上沒有應變鬆弛，且實質上沒有表面凹坑之一層或多層InGaN層。
在非限制性示例中，三甲基銦(TMI)對三乙基鎵(TMG) 之流量比(flow ratio(%))可定義如下：
在沉積製程期間，此種流量比可專門針對正在沉積之特定InGaN層而增加及/或減少。作為非限制性之一示例，在該InnGa1-nN基底層112及該p型主體層110之沉積期間，其流量比範圍可介於大約50%至大約95℃之間，而且，在一些實施例中，該流量比可等於大約85%。在進一步之實施例中，在該間隔層118、該一層或多層阻障層116及該頂蓋層120之沉積期間，其流量比範圍可介於大約1%至大約50%之間，而且，在一些實施例中，該流量比可等於大約2%。在更進一步之實施例中，在該一層或多層井層114之沉積期間，其流量比範圍可介於大約1%至大約50%之間，而且，在一些實施例中，該流量比可等於大約30%。
在沉積製程期間，可視需要地使該生長模片113在該沉積腔內旋轉。作為非限制性之一示例，在沉積製程期間，該生長模片113可在該沉積腔內以介於大約50RPM與大約1500RPM間之轉速旋轉，而且，在一些實施例中，該生長模片113可在該沉積腔內以等於大約450 RPM之轉速旋轉。在沉積製程期間，該轉速可專門針對正在沉積之特定層而增加及/或減少。作為非限制性之一示例，在該InnGa1-nN基底層112、該間隔層118、該一層或多層之井層114、該一層或多層之阻障116、該頂蓋層120及該電子阻擋層108之沉積期間，該生長模片113之轉速範圍可介於大約50 RPM與大約1500 RPM之間，而且，在一些實施例中，該生長模片113可以等於大約440 RPM之轉速旋轉。在該p型主體層110及該p型接觸層104之沉 積期間，該生長模片113之轉速範圍可介於大約50RPM與大約1500RPM之間，而且，在一些實施例中，該生長模片113可以等於大約1000RPM之轉速旋轉。
在本發明之半導體結構之實施例中，當包含III族氮化物，尤其是InGaN層，之沉積時，對於磊晶沉積在該生長模片113上方，包含該生長堆疊682之一層或多層InGaN層而言，其應變能量可影響以此等半導體結構製成之發光元件之效率。在一些實施例中，於該生長堆疊682內所發展出之總應變能量(total strain energy)可與本發明之半導體結構之效率(由內部量子效率(IQE)定義)有關。
詳言之，儲存在一第n層InGaN內之應變能量，與該第n層InGaN之平均總厚度 T n 成比例，且與該第n層InGaN之銦濃度% In n 成比例。此外，儲存在包含該生長堆疊682之複數層InGaN層內之總應變能量，與每一InGaN層之平均總厚度 T n 之總和成比例，且與每一InGaN層之銦濃度% In n 成比例，因此，包含該生長堆疊682之該些InGaN層內之總應變能量，可使用以下方程式估計：
其中，該第n層之平均總厚度 T n 係以奈米(nm)表示，且該第n層InGaN之銦濃度% In n 係以原子百分比(atomic percentage)表示。舉例而言，若一第n層InGaN具有150奈米(150nm)之平均總厚度 T n 及2.0%之銦濃度% In n ，則該第n層InGaN內之應變能量可成比例至大約300 a.u.(300=150(2))。
圖9呈現本發明之半導體結構之IQE(a.u.)與總應變能量 (a.u.)間之關係。本發明之半導體結構之IQE，可在達到被稱為該半導體結構之「臨界應變能量」之總應變能量時降低，該臨界應變能量如圖表900之線段902所示。該臨界應變能量以下(以線段904表示)之該些半導體之IQE，可實質上大於該臨界應變能量以上(以線段906表示)之該些半導體之IQE，舉例而言，圖表900呈現了本發明之若干半導體結構之IQE值(如矩形指標所示)。在一些實施例中，該臨界應變能量以下之IQE可為該臨界應變能量以上之IQE之500%。在進一步之實施例中，該臨界應變能量以下之IQE可為該臨界應變能量以上之IQE之250%。在更進一步之實施例中，該臨界應變能量以下之IQE可為該臨界應變能量以上之IQE之100%。
就本發明該些半導體結構而言，該臨界應變能量(a.u.)902可具有之值為大約1800(a.u.)或更低，大約2800(a.u.)或更低，或甚至大約4500(a.u.)或更低。
在本發明中，包含圖6D之生長堆疊682之複數層III族氮化物層，可被沉積成使該生長堆疊682實質上為完全應變(fully strained)，以與該生長模片113之InsGa1-sN種子層656之晶格相匹配。在該生長堆疊682被生長成實質上為完全應變(亦即實質上沒有應變鬆弛)之此等實施例中，該生長堆疊可承繼該InsGa1-sN種子層之晶格參數。在本發明之某些實施例中，該InsGa1-sN種子層可表現出大於3.2Å之生長平面晶格參數，且該生長堆疊可表現出大於3.2Å之生長平面晶格參數。因此，在非限制性示例中，該些半導體結構100、200、300、400及500可被形成為由完全應變之材料組成，且可具有此種生長平面晶格參數。
在進一步之實施例中，包含圖6D之生長堆疊682之複數 層III族氮化物層可被沉積成使該生長堆疊682為部分鬆弛，亦即，該生長堆疊682之晶格參數相異於底下InsGa1-sN種子層之晶格參數。在此等實施例中，應變鬆弛百分比(percentage strain relaxation) (R) 可定義如下：
其中a為該生長堆疊682之平均生長平面晶格參數，as為該InsGa1-sN種子層之平均生長平面晶格參數，且al為該生長堆疊之均衡(或自然狀態)平均生長平面晶格參數。舉例而言，在一些實施例中，該生長堆疊682可表現出小於約0.5%之應變鬆弛百分比(R)，在進一步之實施例中，該生長堆疊682可表現出小於約10%之應變鬆弛百分比(R)，在更進一步之實施例中，該生長堆疊682可表現出小於約50%之應變鬆弛百分比(R)。
以磊晶方式沉積該些半導體結構中包含III族氮化物材料之各個不同層之後，便可施加進一步之處理，以完成將該些半導體結構製作成諸如LED之發光元件。舉例而言，可應用本發明所屬技術領域中已知之製程，將電極接點形成在該些III族氮化物材料層上，茲參考圖7及圖8將上開製程簡要說明如下。
圖7呈現以該半導體結構100製作之一發光元件700之一示例，例如一LED。雖然以下說明係描述以半導體結構100製作發光元件之實施例，應注意的是，此等製作過程亦可適用於該些半導體結構200、300、400及500。
詳言之，該半導體結構100之一部分可被移除，以使該InnG1-naN基底層112之一部分曝露出來。移除該半導體結構100中選定之一 部分，可經由將一種光感化學物(photosensitive chemical)施加於該半導體結構100之p型接觸層100之曝露表面而實現(圖中未繪出)。使該光感層透過有圖案之一透明板及後續過程而曝露在電磁輻射下後，該光感層便可作為一「光罩層」使用，以允許該InnG1-naN基底層112上方該些III族氮化物層被選擇性的移除。移除該InnG1-naN基底層112上方該些III族氮化物層之選定部分，可包含一蝕刻製程，例如一濕式化學蝕刻及/或一乾式電漿蝕刻(例如反應性離子蝕刻、感應耦合電漿蝕刻)。
一第一電極接點702可形成在曝露出之InnG1-naN基底層112一部分之上方。該第一電極接點702可包括一種或多種金屬，其可包含鈦、鋁、鎳、金，及其一種或多種合金。一第二電極接點704可形成在該p型接觸層104之一部分之上方，該第二電極接點704可包括一種或多種金屬，其可包含鎳、金、鉑、銀，及其一種或多種合金。待該第一電極接點702及該第二電極接點704形成後，便可使電流通過該發光元件700以產生電磁輻射，例如可見光形式之電磁輻射。應注意的是，在本發明所屬技術領域中，該發光元件700通常被稱為「橫向元件(lateral device)」，因為該第一電極接點702與該第二電極接點704間之電流路徑至少有一部分包含橫向路徑。
圖8呈現以該半導體結構100製作之一發光元件800之進一步示例，例如一LED，同樣地，雖然以下說明係描述以半導體結構100製作發光元件之實施例，但應注意的是，此等製作製程亦可適用於該些半導體結構200、300、400及500。
詳言之，該生長模片113之全部或一部分可從半導體結 構100移除，以使該InsGa1-sN層656曝露出來，或者，在一些實施例中，使該InnGa1-nN基底層112曝露出來。移除該生長模片113之全部或一部分可包括一種或多種移除方法，其包含濕式蝕刻、乾式蝕刻、化學機械拋光、研磨及雷射剝離。待該生長模片113之全部或一部分移除後，便可如前文所述，將一第一電極接點802施加於該InnGa1-nN基底層112。接著，可將一第二電極接點804施加於該p型接觸層104之一部分，從而形成該發光元件800。待該第一電極接點802及該第二電極接點804形成後，便可使電流通過該發光元件800以產生電磁輻射，例如可見光形式之電磁輻射。應注意的是，在本發明所屬技術領域中，該發光元件800通常被稱為「垂直元件(vertical device)」，因為該第一電極接點802與該第二電極接點804間之電流路徑至少有一部分包含垂直路徑。
應注意的是，除了本說明書前文所述之製作非限制示例性質之發光元件700及800之方法及製程外，亦可應用本發明所屬技術領域中已知之其他方法及製程，例如，舉例而言，改進光取出之表面粗化製程，為改進散熱而鍵合至金屬載體之製程，以及本發明所屬技術領域中被稱為「覆晶鍵合(flip-chip bonding)」之製程，以及其他眾所周知之製作方法。
符合本發明實施例之發光元件，例如LED，可製成並用於含有一個或多個LED之任何類型發光元件中。本發明之LED實施例特別適合用於在相對高功率下操作及需要相對高光度之LED應用中。舉例而言，本發明之LED特別適合用於LED燈具及LED為主之燈泡，此等燈具及燈泡可用於建築照明、街道照明、汽車照明等等。
本發明之額外實施例包含發出光之照明裝置，其包含本 說明書所述之一個或多個LED，例如圖7之發光元件700及圖8之發光元件800。作為非限制性示例，該些照明裝置可如，舉例而言，2003年7月29日核發予Baretz等人之美國專利第6,600,175號所述(上開專利之全部揭露茲以此參考方式納入本說明書)，但包含本說明書所述之一個或多個LED。
圖14呈現本發明一照明裝置900之一示例性實施例，該照明裝置900包含一發光元件，例如前文參考圖7及圖8所說明之元件700、800。如圖14所示，該照明裝置900可包含一容器902，該容器902之至少一部分至少實質上對電磁輻射頻譜中可見光區之電磁輻射為透明。該容器902可包括，舉例而言，一種非晶質或晶質陶瓷材料(例如一種玻璃)或一種聚合物材料。該LED 800被設置在該容器902內部，且可被裝配在該容器902內部之一支撐結構904(例如一印刷電路板或其他基板)上。該照明裝置900更包含一第一電接觸結構906，以及一第二電接觸結構908。該第一電接觸結構906可與該LED之該些電極接點當中一個有電性連通，例如該第一電極接點802(圖8)，且該第二電接觸結構908可與該LED之該些電極接點當中另一個有電性連通，例如該第二電極接點804(圖8)。作為非限制性之一示例，該第一電接觸結構906可透過該支撐結構904而與該第一電極接點802有電性連通，而且，一電線910可用於在電性上耦合該第二電接觸結構908與該第二電極接點804。這樣，便可在該照明裝置900之第一電接觸結構906與第二電接觸結構908間施加一電壓，以在該LED之第一電極接點802與第二電極接點804間提供一電壓及相應電流，從而使該LED發出輻射。
視需要地，該照明裝置900可更包括一種螢光或磷光材 料，此種材料在吸收了該容器902內一個或多個LED 800所發出之電磁輻射而受到刺激或引發時，本身會發出電磁輻射(例如可見光)。舉例而言，該容器902之一內表面912可至少有部分是以此種螢光或磷光材料塗覆。該一個或多個LED 800可發出一個或多個特定波長之電磁輻射，且該螢光或磷光材料可包含相異材料之一混合，該些相異材料會發出相異可見波長之輻射，以使該照明裝置900從該容器902向外發出白光。本發明所屬技術領域中已知之各種不同類型螢光或磷光材料，皆可為本發明之照明裝置之實施例採用。舉例而言，一些此等材料已揭露於上開美國專利第6,600,175號。
茲將本發明實施例之非限制性額外示例敘述如下。
實施例1：一半導體結構，其包括：一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數；設置在該基底層上方之一主動區，該主動區包含複數層InGaN，該複數層InGaN包含至少一InwGa1-wN井層，其中0.10w0.40，以及至少一InbGa1-bN阻障層，其中0.01b0.10；一電子阻擋層，其被設置在就該主動區而言相反於該InnGa1-nN基底層之一側；一p型主體層，其被設置在該電子阻擋層上面，該p型主體層包含InpGa1-pN，其中0.01p0.08；以及一p型接觸層，其被設置在該p型主體層上面，該p型接觸層包含IncGa1-cN，其中0.00c0.10。
實施例2：如實施例1之半導體結構，其中該基底層更包括一生長模片，該生長模片包含：一支撐底材；以及被設置在該支撐底材上面之一InsGa1-sN種子層，其中該InsGa1-sN種子層之一生長平面為一極性平面，該極性平面具有大於約3.2Å之生長平面晶格參數，其中 0.05s0.10，且其中一鍵合界面被設置在該支撐底材與該InsGa1-sN種子層之間。
實施例3：如實施例3之半導體結構，其更包括一InspGa1-spN間隔層，該InspGa1-spN間隔層被設置在就該InsGa1-sN種子層而言相反於該InnGa1-nN基底層之一側，其中0.01sp0.10。
實施例4：如實施例1至3當中任一例之半導體結構，其更包括一IncpGa1-cpN頂蓋層，該IncpGa1-cpN頂蓋層被設置在該主動區與該電子阻擋層之間，其中0.01cp0.10。
實施例5：如實施例1至4當中任一例之半導體結構，其中該電子阻擋層包含IneGa1-eN，其中0.01e0.02。
實施例6：如實施例1至5當中任一例之半導體結構，其中該電子阻擋層至少實質上由GaN組成。
實施例7：如實施例1至6當中任一例之半導體結構，其中該電子阻擋層至少實質上由AleGa1-eN組成，其中0.1e0.2。
實施例8：如實施例7之半導體結構，其中該電子阻擋層具有一超晶格結構，該超晶格結構包含交互相間之GaN層與AleGa1-eN層，其中0.1e0.2。
實施例9：如實施例1至8當中任一例之半導體結構，其更包括一電子中止層，該電子中止層被設置在該InnGa1-nN基底層與該主動區之間，其中該電子中止層包含AlstGa1-stN，其中0.01st0.20。
實施例10：如實施例9之半導體結構，其中該電子中止層具有一超晶格結構，該超晶格結構包含交互相間之GaN層與AlstGa1-stN 層，其中0.01st0.20。
實施例11：如實施例1至10當中任一例之半導體結構，其更包括一應變釋放層，該應變釋放層被設置在該InnGa1-nN基底層與該主動區之間，該應變釋放層具有一超晶格結構，該超晶格結構包含交互相間之InsraGasraN層，其中0.01sra0.10，與InsrbGa-1srbN層，其中0.01srb0.10，且其中sra大於srb。
實施例12：如實施例1至11當中任一例之半導體結構，其中該主動區更包括一額外阻障層，該額外阻障層包含GaN且被設置在該至少一井層與該至少一阻障層之間。
實施例13：如實施例1至12當中任一例之半導體結構，其中該半導體結構之臨界應變能量為大約4500(a.u.)或更低。
實施例14：如實施例1至13當中任一例之半導體結構，其中該InnGa1-nN基底層、該主動區、該電子阻擋層、該p型主體層，以及該p型接觸層定義出一生長堆疊，該生長堆疊表現出小於10%之應變鬆弛百分比。
實施例15：如實施例1至14當中任一例之半導體結構，其中該p型接觸層至少實質上由GaN組成。
實施例16：如實施例1至15當中任一例之半導體結構，其更包括在該InnGa1-nN基底層之至少一部分上方之一第一電極接點，以及在該p型接觸層之至少一部分上方之一第二電極接點。
實施例17：一發光元件，其包括：一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格 參數；設置在該基底層上方之一主動區，該主動區包含複數層InGaN，該複數層InGaN包含至少一井層及至少一阻障層；被設置在該主動區上方之一電子阻擋層；被設置在該電子阻擋層上方之一p型InpGa1-pN主體層；以及被設置在該p型InpGa1-pN主體層上方之一p型IncGa1-cN接觸層，其中該發光元件之臨界應變能量為大約4500(a.u.)或更低。
實施例18：如實施例17之發光元件，其中在該InnGa1-nN基底層中，0.01n0.10。
實施例19：如實施例17或實施例18之發光元件，其中該至少一井層包含InwGa1-wN，其中0.10w0.40。
實施例20：如實施例17至19當中任一例之發光元件，其中該至少一阻障層包含InbGa1-bN，其中0.01b0.10。
實施例21：如實施例17至20當中任一例之發光元件，其中該電子阻擋層至少實質上由GaN組成。
實施例22：如實施例17至21當中任一例之發光元件，其中在該p型InpGa1-pN主體層中，0.01p0.08。
實施例23：如實施例17至22當中任一例之發光元件，其中在該p型IncGa1-cN接觸層中，0.01c0.10。
實施例24：如實施例17至23當中任一例之發光元件，其中該p型IncGa1-cN接觸層至少實質上由GaN組成。
實施例25：如實施例17至24當中任一例之發光元件，其更包括在該InnGa1-nN基底層之至少一部分上方之一第一電極接點，以及在該p型IncGa1-cN接觸層之至少一部分上方之一第二電極接點。
實施例26：如實施例17至25當中任一例之發光元件，其中該InnGa1-nN基底層、該主動區、該電子阻擋層、該p型InpGa1-pN主體層，以及該p型IncGa1-cN接觸層形成一生長堆疊，該生長堆疊表現出小於1%之應變鬆弛百分比。
實施例27：一種形成一半導體結構之方法，該方法包括：提供一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數；生長複數層InGaN以在該基底層上方形成一主動區，生長該複數層InGaN包含：生長至少一InwGa1-wN井層，其中0.10w0.40，以及在該至少一井層上面生長至少一InbGa1-bN阻障層，其中0.01b0.10；在該主動區上方生長一電子阻擋層；在該電子阻擋層上方生長一p型InpGa1-pN主體層，其中0.01p0.08；以及在該p型InpGa1-pN主體層上方生長一p型IncGa1-cN接觸層，其中0.00c0.10。
實施例28：如實施例27之方法，其中提供該InnGa1-nN基底層更包括形成一生長模片，形成該生長模片包括：提供一支撐底材；以及將一InsGa1-sN種子層鍵合至該支撐底材，其中該InsGa1-sN種子層之一生長平面為極性平面，該極性平面具有大於約3.2Å之生長平面晶格參數，且在該InsGa1-sN種子層中，0.05s0.10。
實施例29：如實施例28之方法，其更包括將一InspGa1-spN間隔層生長在就該InsGa1-sN種子層而言相反於該InnGa1-nN基底層之一側上方，其中在該InspGa1-spN間隔層中，0.01sp0.10。
實施例30：如實施例27至29當中任一例之方法，其更包括生長一IncpGa1-cpN頂蓋層使其被設置在該主動區與該電子阻擋層之間， 其中在該IncpGa1-cpN頂蓋層中，0.01cp0.10。
實施例31：如實施例27至30當中任一例之方法，其中生長該電子阻擋層包括生長該電子阻擋層使其至少實質上由IneGa1-eN組成，其中0.00e0.02。
實施例32：如實施例31之方法，其中生長該電子阻擋層包括生長該電子阻擋層使其至少實質上由GaN組成。
實施例33：如實施例27至32當中任一例之方法，其中生長該電子阻擋層包括生長該電子阻擋層使其包含AleGa1-eN，其中0.1e0.2。
實施例34：如實施例33之方法，其中生長該電子阻擋層更包括生長該電子阻擋層使其具有一超晶格結構，該超晶格結構包含交互相間之GaN層與AleGa1-eN層，其中0.1e0.2。
實施例35：如實施例27至34當中任一例之方法，其更包括生長一電子中止層，使其被設置在該InnGa1-nN基底層與該主動區之間，其中該電子中止層包括AlstGa1-stN，其中0.01st0.20。
實施例36：如實施例27至35當中任一例之方法，其更包括生長一應變釋放層，使其被設置在該InnGa1-nN基底層與該主動區之間，該應變釋放層具有一超晶格結構，該超晶格結構包含交互相間之InsraGasraN層，其中0.01sra0.10，與InsrbGa-1srbN層，其中0.01srb0.10，且其中sra大於srb。
實施例37：如實施例27至36當中任一例之方法，其中形成該主動區更包括生長一額外阻障層使其包含GaN且被設置在該至少一 InwGa1-wN井層與該至少一InbGa1-bN阻障層之間。
實施例38：如實施例27至37當中任一例之方法，其中該InnGa1-nN基底層、該主動區、該電子阻擋層、該p型主體層，以及該p型接觸層一起定義出一生長堆疊，該生長堆疊表現出小於1%之應變鬆弛百分比。
實施例39：如實施例38之方法，其更包括形成該生長堆疊使其具有大約4500(a.u.)或更低之臨界應變能量。
實施例40：如實施例27至39當中任一例之方法，其中生長該p型IncGa1-cN接觸層包括生長該p型IncGa1-cN接觸層使其至少實質上由GaN組成。
實施例41：如實施例38或實施例39之方法，其更包括在一單一化學氣相沉積系統中，在介於大約50與大約500mTorr間之壓力下，生長該生長堆疊。
實施例42：如實施例27至41當中任一例之方法，其更包括在一腔中生長該InnGa1-nN基底層及該p型InpGa1-pN主體層同時使三甲基銦(TMI)及三乙基鎵(TMG)流過該腔，其中該三甲基銦(TMI)流量與該三乙基鎵(TMG)流量之流量比(%)介於大約50%與95%之間。
上開該些示範性實施例並不會限制本發明之範圍，因該些實施例僅為本發明實施例之示例，本發明乃是由後附之申請專利範圍及其法律均等範圍所定義。任何均等之實施例均會落入本發明之範圍。事實上，對於本發明所屬技術領域具有通常知識者而言，除本說明書所示及所述者外，對於本發明之各種修改，例如所述元件有用組合之替換，亦會因 本說明書之敘述而變得顯而易見。此等修改及實施例亦會落入後附之申請專利範圍中。
100‧‧‧半導體結構
102‧‧‧基底層
104‧‧‧p型接觸層
106‧‧‧主動區
108‧‧‧電子阻擋層
110‧‧‧p型主體層
112‧‧‧InnGa1-nN基底層
113‧‧‧生長模片
114‧‧‧井層
116‧‧‧阻障層
118‧‧‧間隔層
120‧‧‧頂蓋層
122‧‧‧插圖
124‧‧‧GaN層
126‧‧‧IneGa1-eN層
656‧‧‧InsGa1-sN種子層
658‧‧‧支撐底材
660‧‧‧介電材料
662‧‧‧極性生長平面

Claims (14)

  1. 一半導體結構，其包含：一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數；一主動區，其被設置在該基底層上方，該主動區包含複數層InGaN，該複數層InGaN包含至少一InwGa1-wN井層，其中0.10w0.40，以及至少一InbGa1-bN阻障層，其中0.01b0.10；一電子阻擋層，其被設置在就該主動區而言相反於該InnGa1-nN基底層之一側；一p型主體層，其被設置在該電子阻擋層上面，該p型主體層包含InpGa1-pN，其中0.01p0.08；以及一p型接觸層，其被設置在該p型主體層上面，該p型接觸層包含IncGa1-cN，其中0.00c0.10。
  2. 如申請專利範圍第1項之半導體結構，其中該基底層更包括一生長模片，該生長模片包含：一支撐底材；以及一InsGa1-sN種子層，其被設置在該支撐底材上面，其中該InsGa1-sN種子層之一生長平面為一極性平面，該極性平面具有大於約3.2Å之生長平面晶格參數，其中0.05s0.10，且其中一鍵合界面被設置在該支撐底材與該InsGa1-sN種子層之間。
  3. 如申請專利範圍第2項之半導體結構，其更包括一InspGa1-spN間隔層，該InspGa1-spN間隔層被設置在就該InsGa1-sN種子層而言相反於該InnGa1-nN基底層之一側上，其中0.01sp0.10。
  4. 如申請專利範圍第1項之半導體結構，其更包括一IncpGa1-cpN頂蓋層，該IncpGa1-cpN頂蓋層被設置在該主動區與該電子阻擋層之間，其中0.01cp0.10。
  5. 如申請專利範圍第1項之半導體結構，其中該電子阻擋層至少實質上由GaN組成。
  6. 如申請專利範圍第1項之半導體結構，其更包括一電子中止層，該電子中止層被設置在該InnGa1-nN基底層與該主動區之間，其中該電子中止層包含AlstGa1-stN，其中0.01st0.20。
  7. 如申請專利範圍第1項之半導體結構，其更包括一應變釋放層，該應變釋放層被設置在該InnGa1-nN基底層與該主動區之間，該應變釋放層具有一超晶格結構，該超晶格結構包含交互相間之InsraGasraN層，其中0.01sra0.10，與InsrbGa-1srbN層，其中0.01srb0.10，且其中sra大於srb。
  8. 如申請專利範圍第1項之半導體結構，其中該半導體結構之臨界應變能量為大約4500(a.u.)或更低。
  9. 一種形成一半導體結構之方法，該方法包括：提供一InnGa1-nN基底層，其具有一極性生長平面，該極性生長平面具有大於約3.2Å之生長平面晶格參數；生長複數層InGaN以在該基底層上方形成一主動區，生長該複數層InGaN包含：生長至少一InwGa1-wN井層，其中0.10w0.40，以及在該至少一井層上面生長至少一InbGa1-bN阻障層，其中0.01b0.10；在該主動區上方生長一電子阻擋層；在該電子阻擋層上方生長一p型InpGa1-pN主體層，其中0.01p0.08；以及在該p型InpGa1-pN主體層上方生長一p型IncGa1-cN接觸層，其中0.00c0.10。
  10. 如申請專利範圍第9項之方法，其中提供該InnGa1-nN基底層更包括形成一生長模片，形成該生長模片包括：提供一支撐底材；以及將一InsGa1-sN種子層鍵合至該支撐底材，其中該InsGa1-sN種子層之一生長平面為極性平面，該極性平面具有大於約3.2Å之生長平面晶格參數，且在該InsGa1-sN種子層中，0.05s0.10。
  11. 如申請專利範圍第9項之方法，其中生長該電子阻擋層包括生長該電子阻擋層使其至少實質上由GaN組成。
  12. 如申請專利範圍第9項之方法，其更包括生長一電子中止層，使其被設置在該InnGa1-nN基底層與該主動區之間，其中該電子中止層包括AlstGa1-stN，其中0.01st0.20。
  13. 如申請專利範圍第9項之方法，其更包括生長一應變釋放層，使其被設置在該InnGa1-nN基底層與該主動區之間，該應變釋放層具有一超晶格結構，該超晶格結構包含交互相間之InsraGasraN層，其中0.01sra0.10，與InsrbGa-1srbN層，其中0.01srb0.10，且其中sra大於srb。
  14. 如申請專利範圍第9項之方法，其中生長該p型IncGa1-cN接觸層包括生長該p型IncGa1-cN接觸層使其至少實質上由GaN組成。
TW103107989A 2013-03-15 2014-03-07 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件 TWI593135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361790085P 2013-03-15 2013-03-15
FR1300860A FR3003396B1 (fr) 2013-03-15 2013-04-11 Structures semi-conductrices dotees de regions actives comprenant de l'ingan

Publications (2)

Publication Number Publication Date
TW201438278A TW201438278A (zh) 2014-10-01
TWI593135B true TWI593135B (zh) 2017-07-21

Family

ID=51523622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107989A TWI593135B (zh) 2013-03-15 2014-03-07 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件

Country Status (2)

Country Link
US (2) US9246057B2 (zh)
TW (1) TWI593135B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI593135B (zh) * 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
FR3003397B1 (fr) * 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
FR3004005B1 (fr) * 2013-03-28 2016-11-25 Commissariat Energie Atomique Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique
WO2015198117A1 (en) 2014-06-26 2015-12-30 Soitec Semiconductor structures including bonding layers, multijunction photovoltaic cells and related methods
FR3050872B1 (fr) 2016-04-27 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente comprenant au moins une couche intermediaire de plus grand gap disposee dans au moins une couche barriere de la zone active
KR20170124439A (ko) * 2016-05-02 2017-11-10 서울바이오시스 주식회사 고효율 장파장 발광 소자
WO2017204522A1 (ko) * 2016-05-26 2017-11-30 서울바이오시스주식회사 고효율 장파장 발광 소자

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6600175B1 (en) 1996-03-26 2003-07-29 Advanced Technology Materials, Inc. Solid state white light emitter and display using same
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JP3679914B2 (ja) 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP3864735B2 (ja) 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
JP4441563B2 (ja) 2000-12-28 2010-03-31 日亜化学工業株式会社 窒化物半導体レーザ素子
US7058105B2 (en) 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR100525545B1 (ko) 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100670531B1 (ko) 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100765004B1 (ko) 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
EP1864337A4 (en) 2005-03-24 2009-12-30 Agency Science Tech & Res GROUP III NITRIDE WHITE LIGHT LIGHT DIODE
JP2008545266A (ja) 2005-07-06 2008-12-11 エルジー イノテック カンパニー リミテッド 窒化物半導体ｌｅｄ及びその製造方法
CN101449394A (zh) 2006-05-26 2009-06-03 罗姆股份有限公司 氮化物半导体发光元件
JP2009021361A (ja) 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
US8546846B2 (en) 2007-08-20 2013-10-01 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device
WO2010024436A1 (ja) 2008-08-29 2010-03-04 株式会社 東芝 半導体装置
KR20110063773A (ko) 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
JP5077303B2 (ja) 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法
KR101408475B1 (ko) 2008-10-30 2014-06-19 소이텍 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들
US8227791B2 (en) 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
WO2011022724A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
TWI593135B (zh) * 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN

Also Published As

Publication number Publication date
TW201438278A (zh) 2014-10-01
US20160126410A1 (en) 2016-05-05
US20140264408A1 (en) 2014-09-18
US9634182B2 (en) 2017-04-25
US9246057B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
TWI593135B (zh) 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
TWI648872B (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
TWI451591B (zh) 以氮化物為主之發光裝置
WO2016047386A1 (ja) 窒化物半導体発光素子
TWI359506B (en) Light-emitting device and manufacturing method the
WO2017076117A1 (zh) 一种 led 外延结构及制作方法
TW201230385A (en) III-nitride light emitting device
JP2016513880A (ja) ＩｎＧａＮを含んでいる活性領域を有している発光ダイオード半導体構造
TWI497762B (zh) 用於製造光電半導體晶片之方法
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100830643B1 (ko) 발광 소자의 제조 방법
KR102120682B1 (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
TWI626765B (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
KR101198759B1 (ko) 질화물계 발광 소자
US20180122986A1 (en) Light-emitting device and manufacturing method thereof
CN105576085B (zh) 制造发光器件的方法及制造第iii族氮化物半导体的方法
TWI714891B (zh) 發光元件及其製造方法
JP2023511822A (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
JP2013077690A (ja) 半導体発光デバイス及び半導体発光デバイスの製造方法
KR101875231B1 (ko) 질화물계 발광소자 및 그 제조방법
KR101018760B1 (ko) 반도체 기판과 이의 제조 방법
KR100963973B1 (ko) 질화물계 발광소자 및 그의 제조방법