JPH10189474A - お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス - Google Patents
お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセスInfo
- Publication number
- JPH10189474A JPH10189474A JP9339049A JP33904997A JPH10189474A JP H10189474 A JPH10189474 A JP H10189474A JP 9339049 A JP9339049 A JP 9339049A JP 33904997 A JP33904997 A JP 33904997A JP H10189474 A JPH10189474 A JP H10189474A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- separation process
- ions
- process according
- constituent materials
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
- G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
- G01L1/148—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors using semiconductive material, e.g. silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Element Separation (AREA)
- Physical Vapour Deposition (AREA)
Abstract
成材料からなる構造体を分離するプロセスを提供する。 【解決手段】 界面27に到達するような適切なエネル
ギーで、かつ、原子間結合を破壊するような適切なドー
ズ量で、かつ、界面において2つの構成材料(21,2
2)の分離を許容する適切な圧力を有するガス状の相を
形成するように、適切なドーズ量で、構造体20中にイ
オンを導入するためのイオン注入を行う工程を具備す
る。
Description
成する少なくとも2つの構成材料を分離するためのプロ
セスに関し、前記2つの構成材料は、界面に沿ってお互
いに接触しており、かつ、前記界面において、原子間の
結合によってお互いに固定されている。前記構造体を構
成する2つの構成材料は、複数の固体材料により形成さ
れており、この複数の固体材料は、異なるタイプのもの
であっても良い。固体材料は、導電性、或いは、半導電
性、或いは、絶縁性の材料であっても良い。
前記構造体を構成する2つの構成材料を完全に分離可能
である。本発明による第2のプロセスに用いれば、例え
ば、ガス状の相によって圧力をかけられたマイクロ・ク
ッション(micro−cushion)を得るため
に、2つの構成材料を局所的に分離する(locali
zed separation)ことができる。
る2つの構成材料を分離するのは、たやすいことではな
い。特に、マイクロエレクトロニクスの分野において生
じるような、非常に小さい寸法の構成材料の場合には、
たやすいことではない。この分離工程は、2つの構成材
料の局所的な分離を生じさせようと望む場合には、より
一層困難である。マイクロエレクトロニクス構造体を構
成する2つの層の間で局所的な分離を行おうとする場合
には、2つの層の分離している部分の間にガスを導入す
ることにより加圧されたマイクロ・クッションを得るこ
とが可能であろう。
を用いたのでは、マイクロエレクトロニクス・デバイス
における、そのような加圧されたマイクロ・クッション
を得ることは、非常に難しい。従って、多くのマイクロ
エレクトロニクスのプロセスは、大気圧下又は減圧下で
生じる。そのような条件下においては、たとえ、1つの
構造体を構成する中に形成されたマイクロキャビティ中
へ、所望の圧力で、対応するガスを含む媒体を用いて物
理的に連絡することにより、所定の圧力でガス状の相を
導入することが可能であったとしても、ガス状の相を所
望の圧力に保つようにマイクロキャビティを封止するの
は困難であるというよりはむしろ不可能に近い。
の間の界面において外部との間に何らの物理的な連絡を
する必要なしに、2つの接触している層の間の界面にガ
ス状の相を導入することが可能であることを発見した。
彼らは、適切なガスのイオンを注入することにより、界
面の両側に存在する2つの層の原子間に存在する原子間
の結合を破壊することが可能であることを発見した。さ
らに、彼らは、注入するイオンのドーズ量が十分に多け
れば、イオン注入された界面の領域中に、ガス状の相が
存在するということをも発見した。もしも注入されるイ
オンのドーズ量が正確に調節されれば、導入されたガス
状の相は、2つの層の分離を引き起こすような所定の圧
力を有しており、加圧されたマイクロ・クッションを供
給する。界面全体にわたって処理を行えば、2つの層を
完全に分離することが可能である。
の構造体を構成する少なくとも2つの構成材料を分離す
るためのプロセスを提供することを目的とする。前記2
つの構成材料は、その界面に沿ってお互いに接触してお
り、前記界面において原子間の結合によってお互いに固
定されている。
ンに対する適切なエネルギーで、かつ、前記原子間の結
合を破壊するのに十分なドーズ量で、2つの構成材料を
分離することができるように構造中にイオンを導入する
ためのイオン注入を実行する工程を含むことを特徴とす
る。
において、2つの構成材料を分離するのに適切な圧力を
有するガス状の相を構成するようにすることができるよ
うなドーズ量とされる。
は細分化してもよいし、その後に、イオン注入されたイ
オンを前記界面に集中することができるようにする熱処
理工程を加えても良い。
る2つの構成材料のうちの1つの構成材料をなしてお
り、酸化ケイ素層が、前記構造体を構成するもう一方の
構成材料をなしているようなSOIタイプの半導体構造
であれば、水素イオンを注入すれば良い。
全に分離するためには、構造体の全体にイオン注入すれ
ば良い。
2つの構成材料を分離することができるように、前記界
面のうち少なくとも1つの領域においてイオン注入を行
うこともできる。この場合には、前記領域に形成された
ガス状の相に対して、前記構造体を構成する2つの構成
材料のうちの少なくとも一方を変形させるような適度な
圧力を印加することができるようなドーズ量で、イオン
注入をすればよい。好ましくは、前記イオン注入領域の
形状は、構造体を構成する前記構成材料の変形により、
パッド、すなわち、クッションを構成するような形状で
ある。ガス状の相の圧力によって変形された前記構成材
料の外面は、導電性にされている。(例えば、金属被覆
物を蒸着させることにより)、そのために、前記構造体
は、外部の構成材料に対してフレキシブルな電気的接触
を実現することができる。前記プロセスには、少なくと
も1つのキャパシタを構成するように設けられた電極の
形成をも具備させることができる。ここで、前記ガス状
の相は、誘電体として機能する。
ロセスは、キャパシタの容量を測定することにより、圧
力トランスデューサを得るために用いることができる。
本発明は、また、そのように注入された領域のアレイに
より形成されるキャパシタに対応する容量を測定するこ
とにより、圧力トランスデューサのアレイを得るために
も用いられる。
って覆われた厚いSiC層(a mass of Si
C)を得るのにも用いることができる。前記構造体は、
第1のシリコン材料と、第1のシリコン材料とを熱成長
することにより得られる第2のSiO2材料とにより構
成されており、第1の構成材料と第2の構成材料との間
を分離する前に、前記第2の構成材料が、厚いSiC層
(SiC mass)に加えられる。
および添付図面を参照して、以下に、詳細に説明され
る。図1は、材料中に注入されたイオンの濃度プロファ
イルを示すグラフである。図2は、界面に沿ってお互い
に結合している2つの層の分離を行うために、本発明の
プロセスを適用したものである。図3は、本発明のプロ
セスを適用することにより得られる圧力トランスデュー
サのアレイの平面図である。図4は、図3に示す圧力ト
ランスデューサのアレイのIV−IV矢視側断面図であ
る。図5は、本発明によるプロセスを適用することによ
り得られたフレキシブルな電気的接触を有する構造体を
構成する側断面図である。図6(A)および図6(B)
は、本発明のプロセスの他の応用例を示したものであ
る。
にイオン注入により衝撃を与えると、イオンに与えられ
るエネルギーおよび材料の特性によって、イオンは、プ
レート、すなわち、ウエハ中に、深く入ったり浅く入っ
たりする。もし、ウエハが同一の材料によって形成され
るとともに、平らな面を有しており、かつ、イオンの衝
撃が、所定のエネルギーを有するイオンビームによって
起こるならば、ウェハ中に注入されるイオンは、その平
均深さの周辺で最大の濃度を有するような前記平均深さ
を中心として分布する。図1は、単結晶シリコンウェハ
中へのH+イオン(プロトン)の注入に対応するイオン
の濃度プロファイルの一つの例を示している。さらに詳
細については、「薄い半導体材料層の製造プロセス」に
関する仏国特許公開公報第2681472号に説明され
ている。
を有するイオンビームが入り込むウエハの平坦な面に対
応しており、かつ、矢印によって示されている。横軸
は、イオンビームの進行方向に平行な方向、すなわち、
ウェハの深さpを表している。曲線1は、注入されたイ
オンの濃度プロファイルCを表しており、イオン注入
は、所定の温度、すなわち、常温で行われている。曲線
1は、注入されたイオンの濃度が、深さRpにおいて最
大値となることを示している。その結果、固体の構成材
料中において、比較的多量のイオンを所定の深さに集中
させることが可能である。
つの界面に沿ってお互いに接合している2つの構成材料
を分離するための前記手順を行うのに用いられる。本発
明の原理は、2つの構成材料の界面にイオンを導入する
ことから構成されている。前記イオンは、2つの構成材
料間に存在している原子間結合を破壊することができ
る。これらのイオンは、所定のドーズ量で界面に導入さ
れる。このドーズ量は、2つの構成材料を分離するのに
適切なドーズ量である。このことは、次のことを意味す
る。すなわち、十分に原子間結合が破壊されており、か
つ、2つの構成材料の分離に寄与することのできる圧力
を有する界面において、イオン注入がドーズ量の関数と
してガス状の相を構成することができるから、分離が起
こるのである。この分離は、自然に、すなわち、構成材
料に何らの力も加えないでも起こる。分離は、また、前
記構成材料に力、例えば、機械的な力を加えることによ
っても生じさせることができる。
2つの構成材料間の界面と、注入イオンの最大濃度にな
る点とを一致させるのは好都合である。このような目的
のためには、分離すべき構成要素を構成する1つの材料
又は複数の材料の特性の関数として、かつ、イオンの特
性の関数として、イオン注入のパラメータを計算するだ
けですむ。
の後に適切な熱処理を行うことによっても改善すること
ができる。ある場合には、そのような熱処理により、よ
り高い最高値を有し、かつ、より幅の狭い濃度プロファ
イルが得られるように、注入された原子の濃度プロファ
イルを再分布させることが可能となる。従って、図1に
示した例では、曲線2に対応するような濃度プロファイ
ルを得ることができる。
らの界面13に沿って原子間結合によりお互いに結合さ
れている2つの構成材料11と構成材料12との完全な
分離を行うために、前記プロセスを適用する様子を示し
たものである。例えば、構成材料11は、単結晶のシリ
コン基板である構成材料12上に、減圧CVDによって
得られた厚さ1ミクロンのSiO2であると考えること
ができる。界面13に平行な層11の表面14を通して
注入されるイオンは、H+イオンである。注入ドーズ量
は、5x1016 ions/cm2であり、イオンの注
入エネルギーは、100keVから140keVの間で
ある。イオン注入工程に続く熱処理工程は、500゜C
で30分間で行うことができる。注入されたイオンは、
前記界面の両側の構成材料の原子の間に存在する原子間
の結合を変化させる。Si−SiO2界面を有する本ケ
ースにおいては、水素を導入することにより、Si−O
−H及びSi−Hの結合に変換することにより、Si−
O−Si結合を破壊することが可能である。
て、薄膜を分離することに関連する。本発明のプロセス
を適用する結果として、基板から、シリコンの表面層を
分離したり、基板の残りの部分からシリコンの表面層と
埋込絶縁層とによって構成されるアセンブリを分離した
りすることが可能である。シリコン層を回復させようと
望むならば、薄いシリコンの層と絶縁層との界面に水素
イオンを注入するだけで良い。或いは、シリコン層と絶
縁層とによって構成されるアセンブリを回復させようと
望むなら、絶縁層と固体シリコンとの界面に水素イオン
注入するだけでも良い。
に分離するためのプロセスへの適用を示したものであ
る。図3と図4とは、圧力トランスデューサ20のアレ
イを構成することに関する。出発構造体は、その上に熱
酸化物層22が成長されている、n型にドープされた単
結晶のシリコン基板21を有している。従って、層22
と基板21とは、界面27を有している。基板21は、
リセス23を導電性にするためにp+にドープされた平
行なストリップの形状をした複数のリセス23を有して
いる。
は、次のようにして生じる。リソグラフィーによってマ
スキングすることにより、イオン注入すべき表面領域に
対応する開口が露出される。次に、所定のドーズ量と所
定のエネルギーとで、水素のイオン注入がなされる。通
常は、前記イオンは、層22上に堆積されたマスクの開
口を通して、層22と基板21との間の界面に到達す
る。マスクは、(開口以外の領域では)イオンが、界面
に到達するのを防止する役割をも果たす。注入されたイ
オンのドーズ量は、当該界面領域において、ガス状の相
を構成するのに適したドーズ量である。次に、マスクが
取り除かれる。従って、マスク中の開口部のアレイに対
応して、加圧されたクッション24のアレイを得ること
ができる。前記クッション24は、リセス23の上に位
置する。前記プロセスは、界面における注入されたイオ
ンを集中させるための熱処理を含んでいても良い。
行であるがストリップ状のリセス23に垂直で、かつ、
加圧されたクッションの上を通過するストリップで構成
された電極25を蒸着する。酸化物層をエッチングした
後に、コンタクトブロック26を蒸着することにより、
リセス23との電気的な接続が確実になる。電極25と
コンタクトブロック26とは、アルミニウムで形成可能
であり、かつ、同じ工程で蒸着することが可能である。
ック26との蒸着を、イオン注入工程の前に行っても良
い。この場合は、次いで、電極25と酸化物層22とを
通過するような適当なエネルギーでイオン注入を行う。
サのアレイを得る。各圧力トランスデューサは、電極2
5と電極23(或いは導電性のリセス)との交点に設け
られた原理的なキャパシタによって構成される。各電極
25・23間には、加圧されたクッション24が存在す
る。
は、行(例えば金属電極25)と列(例えば導電性のリ
セス23)とを具備している。トランスデューサのアレ
イ中の要素(i,j)、すなわち、行iと列jとの交点
に対応する要素における圧力は、要素(i,j)の容量
を測定することにより得られる。この目的のために、行
i以外の全ての行と列j以外の全ての列とが、高インピ
ーダンス下におかれる。従って、行iと列jとの間の容
量が測定される。
シブルな電気的な接触を有する構造体を持たせることが
できる。この構造体は、図5に示されている。ここで、
出発構造体30は、熱酸化物層32で覆われた単結晶シ
リコン基板31によって構成される。従って、層32と
基板31とは、界面36を有している。イオン注入とそ
の後の任意の熱処理とによって所望の形状をしたパッド
33を得るために、基板31から層32の所定の領域を
分離することができる。酸化物層32は、金属層34に
よって覆われている。従って、構造体30は、外部の構
成要素と、確実にフレキシブルな電気的接続ができる。
られていた層を、対象基板に移すことに関する。本発明
のプロセスは、特に対象基板の上、特にSiCの上に、
良質の熱酸化物層を得るためのプロセスに関する。Si
C基板上への直接の酸化物の熱成長では、酸化物の品質
が悪い。本発明によれば、出発シリコン基板上に、良質
の酸化物層が形成でき、かつ、これをSiCの対象基板
上に移すことができる。プロセスは、以下のような方法
で行うことができる。
ーバイドを得るために、例えばエピタキシャル成長され
たSiC層で覆われたSiCウェハで構成される。出発
基板は、シリコンウェハで構成されており、このシリコ
ンウェハの上には、熱酸化物層が成長されている。本発
明によれば、例えば水素イオンのようなイオンが、酸化
膜と出発基板の厚いシリコン層との間の界面にイオン注
入される。イオン注入されるドーズ量は、酸化物層が急
激に分離するのではなく、適切な熱処理によって、順
次、分離が起こるような量に選択される。
理(クリーニング・研磨)された後、2つの基板が接触
させられ、熱酸化物層は、エピタキシャル成長されたS
iC層と接触させられる。前記表面処理によって、分子
の凝着力による2つの層の結合が可能となる。これによ
り、図6(A)に示されるようなアセンブリが得られ
る。ここで、対象基板40は、エピタキシャル層42で
覆われたSiCウェハ41によって構成され、出発基板
50は、熱酸化物層52で覆われたシリコンウェハ51
によって構成される。符号53は、ウェハ51と層52
との界面を示し、該界面にイオン注入が施される。
はあるが、層42と層52との付着力を増すように層間
の原子間結合を補強するために比較的低い温度T1で熱
処理することもできる。
センブリを、界面53において、かつ、本発明に従って
2つの部分に分離する。例えば、T1よりも高いT2の温
度で熱処理することにより分離される。得られた結果
は、図6(B)に示される。
の補充の工程としては、酸化物層52の自由面の仕上げ
工程(例えば研磨又はエッチング)と、T2よりも高い
温度T3での熱処理による層42と層52との結合の安
定化工程とが行われる。
リコンと酸化ケイ素である場合を例として上記において
説明したが、本発明のプロセスは、前記構成材料の厚さ
が、考慮されている界面において適切なイオンの注入を
許容するような厚さであれば、いかなる固体材料にも応
用可能である。
ルを示すグラフである。
の分離を行うために、本発明のプロセスを適用したもの
である。
れる圧力トランスデューサのアレイの平面図である。
IV−IV矢視側断面図である。
れたフレキシブルな電気的接触を有する構造体の側断面
図である。
ロセスの他の応用例を示したものである。
Claims (13)
- 【請求項1】 1つの構造体を構成する少なくとも2以
上の構成材料を分離するためのプロセスであって、 前記2つの構成材料は、界面に沿ってお互いに接触して
おり、かつ、前記界面において原子間結合によってお互
いに結合されており、 前記界面に到達するための適切なエネルギーで、かつ、
前記原子間結合を破壊するとともに、2つの構成材料を
分離可能とするような適切なドーズ量で前記構造中にイ
オンを導入するためのイオン注入を行う工程を有するこ
とを特徴とする分離プロセス。 - 【請求項2】 前記イオン注入されたイオンのドーズ量
は、前記界面において、前記2つの構成材料を分離する
ことができる適切な圧力を有するガス状の相を形成する
ようなドーズ量であることを特徴とする請求項1に記載
の分離プロセス。 - 【請求項3】 実際のイオン注入工程と、それに続く前
記界面における注入されたイオンを集中させる熱処理工
程とを具備する請求項1記載の分離プロセス。 - 【請求項4】 前記構造は、SOIタイプの半導体構造
であり、 シリコン層が、前記構造体を構成する2つの構成材料の
うちの1つを構成するとともに、酸化ケイ素層が、前記
構造体を構成するもう一方の構成材料を構成しており、 注入されるイオンは、水素イオンであることを特徴とす
る請求項1に記載の分離プロセス。 - 【請求項5】 前記構造体を構成する2つの構成材料を
完全に分離するように、界面の全体についてイオン注入
が行われることを特徴とする請求項1に記載の分離プロ
セス。 - 【請求項6】 前記界面のうち少なくとも1つの領域に
おいて前記構造体を構成する2つの構成材料が分離する
ように前記界面のうち少なくとも1つの領域にイオン注
入が行われることを特徴とする請求項1に記載の分離プ
ロセス。 - 【請求項7】 前記界面においてガス状の相を形成する
ようなドーズ量でイオン注入が行われ、 注入されたイオンのドーズ量は、前記構造体を形成する
2つの構成材料のうちの少なくとも1つを変形させるよ
うな適切な圧力を前記領域に形成されたガス状の相に対
して与えることができるようなドーズ量とされているこ
とを特徴とする請求項6に記載の分離プロセス。 - 【請求項8】 前記イオン注入された領域の形状は、前
記構造体を構成する前記構成材料が変形して、パッド又
はクッションを構成するような形状とされていることを
特徴とする請求項7に記載の分離プロセス。 - 【請求項9】 ガス状の相の圧力により変形する前記構
造材料の外表面は導電性を有するようにされ、これによ
り、結果として外部の構成材料に対してフレキシブルな
電気的接触を提供するようにされていることを特徴とす
る請求項7に記載の分離プロセス。 - 【請求項10】 前記ガス状の相が誘電体として働く少
なくとも1つのキャパシタを構成するように位置決めさ
れた電極の形成工程を含むことを特徴とする請求項7に
記載の分離プロセス。 - 【請求項11】 前記キャパシタの容量を測ることによ
って圧力トランスデューサを得ることを特徴とする請求
項10に記載の分離プロセスの使用。 - 【請求項12】 イオン注入された領域のアレイにより
形成されたキャパシタに対応する容量を測ることによっ
て圧力トランスデューサのアレイを得ることを特徴とす
る請求項10に記載の分離プロセスの使用。 - 【請求項13】 前記構造は、第1のシリコン材料と、
これを熱成長させて形成した第2のSiO2材料とから
構成されており、かつ、 前記第2の構成材料は、前記第1の構成材料と前記第2
の構成材料との間を分離する前に、厚いSiC層に対し
て加えられることを特徴とする、SiO2層に覆われた
厚いSiC層を得るための請求項5に記載の分離プロセ
スの使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9615089A FR2756847B1 (fr) | 1996-12-09 | 1996-12-09 | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
FR9615089 | 1996-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189474A true JPH10189474A (ja) | 1998-07-21 |
JP3439968B2 JP3439968B2 (ja) | 2003-08-25 |
Family
ID=9498466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33904997A Expired - Lifetime JP3439968B2 (ja) | 1996-12-09 | 1997-12-09 | お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス |
Country Status (5)
Country | Link |
---|---|
US (1) | US6225190B1 (ja) |
EP (1) | EP0851465B1 (ja) |
JP (1) | JP3439968B2 (ja) |
DE (1) | DE69739571D1 (ja) |
FR (1) | FR2756847B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048825A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
JP2003529526A (ja) * | 2000-04-03 | 2003-10-07 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製作方法及び装置 |
JP2004535664A (ja) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US6503321B2 (en) * | 1998-02-17 | 2003-01-07 | The Trustees Of Columbia University In The City Of New York | Slicing of single-crystal films using ion implantation |
US20040229443A1 (en) * | 1998-12-31 | 2004-11-18 | Bower Robert W. | Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials |
US20050124142A1 (en) * | 1998-12-31 | 2005-06-09 | Bower Robert W. | Transposed split of ion cut materials |
EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
US8507361B2 (en) | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
US7094667B1 (en) | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
US6787012B2 (en) * | 2001-09-20 | 2004-09-07 | Helio Volt Corp | Apparatus for the synthesis of layers, coatings or films |
US6736986B2 (en) | 2001-09-20 | 2004-05-18 | Heliovolt Corporation | Chemical synthesis of layers, coatings or films using surfactants |
US6559372B2 (en) | 2001-09-20 | 2003-05-06 | Heliovolt Corporation | Photovoltaic devices and compositions for use therein |
US6881647B2 (en) * | 2001-09-20 | 2005-04-19 | Heliovolt Corporation | Synthesis of layers, coatings or films using templates |
US6593213B2 (en) | 2001-09-20 | 2003-07-15 | Heliovolt Corporation | Synthesis of layers, coatings or films using electrostatic fields |
US6500733B1 (en) * | 2001-09-20 | 2002-12-31 | Heliovolt Corporation | Synthesis of layers, coatings or films using precursor layer exerted pressure containment |
FR2830983B1 (fr) * | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
US6821342B2 (en) * | 2002-10-23 | 2004-11-23 | Medtronic, Inc. | Method for forming suspended microstructures |
FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
US7176108B2 (en) * | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
TW200500290A (en) * | 2003-02-10 | 2005-01-01 | Reveo Inc | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
CN100466203C (zh) * | 2003-12-16 | 2009-03-04 | 国际商业机器公司 | 绝缘体上硅晶片的成形绝缘层及其制造方法 |
US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
JP4830418B2 (ja) * | 2005-09-16 | 2011-12-07 | 株式会社デンソー | 半導体装置 |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
US7566582B2 (en) * | 2005-10-25 | 2009-07-28 | The Charles Stark Draper Laboratory, Inc. | Systems, methods and devices relating to actuatably moveable machines |
US8084685B2 (en) * | 2006-01-12 | 2011-12-27 | Heliovolt Corporation | Apparatus for making controlled segregated phase domain structures |
US20070160763A1 (en) * | 2006-01-12 | 2007-07-12 | Stanbery Billy J | Methods of making controlled segregated phase domain structures |
US7767904B2 (en) * | 2006-01-12 | 2010-08-03 | Heliovolt Corporation | Compositions including controlled segregated phase domain structures |
FR2899378B1 (fr) * | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
FR2910179B1 (fr) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2925221B1 (fr) * | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US7855087B2 (en) * | 2008-03-14 | 2010-12-21 | Varian Semiconductor Equipment Associates, Inc. | Floating sheet production apparatus and method |
US20100258180A1 (en) * | 2009-02-04 | 2010-10-14 | Yuepeng Deng | Method of forming an indium-containing transparent conductive oxide film, metal targets used in the method and photovoltaic devices utilizing said films |
KR20110025638A (ko) * | 2009-06-05 | 2011-03-10 | 헬리오볼트 코오퍼레이션 | 비-접촉 압력 용기를 통해 얇은 필름 혹은 복합층을 합성하는 프로세스 |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8256621B2 (en) * | 2009-09-11 | 2012-09-04 | Pro-Pak Industries, Inc. | Load tray and method for unitizing a palletized load |
US8544336B2 (en) * | 2009-11-26 | 2013-10-01 | Xsensor Technology Corporation | Sealed conductive grid capacitive pressure sensor |
US8021641B2 (en) * | 2010-02-04 | 2011-09-20 | Alliance For Sustainable Energy, Llc | Methods of making copper selenium precursor compositions with a targeted copper selenide content and precursor compositions and thin films resulting therefrom |
WO2011146115A1 (en) | 2010-05-21 | 2011-11-24 | Heliovolt Corporation | Liquid precursor for deposition of copper selenide and method of preparing the same |
WO2012023973A2 (en) | 2010-08-16 | 2012-02-23 | Heliovolt Corporation | Liquid precursor for deposition of indium selenide and method of preparing the same |
FR2968861B1 (fr) | 2010-12-10 | 2013-09-27 | Commissariat Energie Atomique | Procédé de fabrication d'un résonateur a ondes acoustiques comprenant une membrane suspendue |
FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
US9105797B2 (en) | 2012-05-31 | 2015-08-11 | Alliance For Sustainable Energy, Llc | Liquid precursor inks for deposition of In—Se, Ga—Se and In—Ga—Se |
CN105977145B (zh) * | 2016-06-22 | 2018-07-24 | 中国科学院上海微系统与信息技术研究所 | 一种应变量子点的制备方法及应变量子点 |
FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
FR3077924B1 (fr) | 2018-02-13 | 2020-01-17 | Soitec | Structure demontable et procede de demontage utilisant ladite structure |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4676841A (en) * | 1985-09-27 | 1987-06-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C. |
GB8725497D0 (en) * | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
JP3012673B2 (ja) * | 1990-08-21 | 2000-02-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3112106B2 (ja) * | 1991-10-11 | 2000-11-27 | キヤノン株式会社 | 半導体基材の作製方法 |
FR2714524B1 (fr) * | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
US5510277A (en) * | 1994-06-29 | 1996-04-23 | At&T Corp. | Surface treatment for silicon substrates |
FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
US5863832A (en) * | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
-
1996
- 1996-12-09 FR FR9615089A patent/FR2756847B1/fr not_active Expired - Lifetime
-
1997
- 1997-11-13 US US08/970,077 patent/US6225190B1/en not_active Expired - Lifetime
- 1997-12-05 EP EP97402947A patent/EP0851465B1/fr not_active Expired - Lifetime
- 1997-12-05 DE DE69739571T patent/DE69739571D1/de not_active Expired - Lifetime
- 1997-12-09 JP JP33904997A patent/JP3439968B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048825A1 (fr) * | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
US6566233B2 (en) | 1999-12-24 | 2003-05-20 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
KR100796249B1 (ko) * | 1999-12-24 | 2008-01-21 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조방법 |
JP2003529526A (ja) * | 2000-04-03 | 2003-10-07 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製作方法及び装置 |
JP2004535664A (ja) * | 2001-04-13 | 2004-11-25 | コミサリヤ・ア・レネルジ・アトミク | 剥離可能な基板または剥離可能な構造、およびそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6225190B1 (en) | 2001-05-01 |
EP0851465B1 (fr) | 2009-09-09 |
DE69739571D1 (de) | 2009-10-22 |
JP3439968B2 (ja) | 2003-08-25 |
EP0851465A1 (fr) | 1998-07-01 |
FR2756847A1 (fr) | 1998-06-12 |
FR2756847B1 (fr) | 1999-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3439968B2 (ja) | お互いに接触している1つの構造体を構成する少なくとも2つの構成材料をイオン注入により分離するためのプロセス | |
JP3395661B2 (ja) | Soiウエーハの製造方法 | |
JP4222644B2 (ja) | 特に電子構成品を含む半導体材料薄膜の製法 | |
KR100869327B1 (ko) | 가스종의 도입을 포함하는 박막층의 제조방법 | |
US7498245B2 (en) | Embrittled substrate and method for making same | |
US5013681A (en) | Method of producing a thin silicon-on-insulator layer | |
JP4465306B2 (ja) | 半導体基板の製造方法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JPH11121377A (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
US9197184B2 (en) | Method for manufacturing piezoelectric device | |
JP2001508943A (ja) | イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法 | |
JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
KR20040028993A (ko) | 전자 회로용의 자립 반도체 박층을 얻는 방법 | |
KR20080106038A (ko) | Soi 웨이퍼의 제조 방법 | |
JP2000183157A (ja) | Soiウェ―ハの製造方法 | |
JPH07297377A (ja) | 半導体装置およびその製造方法 | |
JPH0312775B2 (ja) | ||
JP3864495B2 (ja) | 半導体基板の製造方法 | |
JP3707200B2 (ja) | 半導体基板の製造方法 | |
JP2699359B2 (ja) | 半導体基板の製造方法 | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
JP2004096044A (ja) | 基板及びその製造方法 | |
JP3864886B2 (ja) | Soiウエーハ | |
JP2517182B2 (ja) | 半導体基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |