JP4830418B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4830418B2 JP4830418B2 JP2005270844A JP2005270844A JP4830418B2 JP 4830418 B2 JP4830418 B2 JP 4830418B2 JP 2005270844 A JP2005270844 A JP 2005270844A JP 2005270844 A JP2005270844 A JP 2005270844A JP 4830418 B2 JP4830418 B2 JP 4830418B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- semiconductor device
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 239000010408 film Substances 0.000 claims description 146
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 82
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000000137 annealing Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00071—Channels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/05—Microfluidics
- B81B2201/058—Microfluidics not provided for in B81B2201/051 - B81B2201/054
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/06—Bio-MEMS
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0161—Controlling physical properties of the material
- B81C2201/0163—Controlling internal stress of deposited layers
- B81C2201/0169—Controlling internal stress of deposited layers by post-annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
本発明は、容易に製造することができ、小さな面積で高機能を付加することのできる、立体構造を有してなる半導体装置に関する。
半導体基板上に形成する抵抗素子は、同じ占有面積であっても立体構造とすることで抵抗長を長くすることができ、平面構造の抵抗素子に較べて抵抗値を増大させることができる。例えば、ポリシリコン薄膜抵抗は、クロム−シリコン（Ｃｒ−Ｓｉ）合金薄膜抵抗等と比べ、一般的なポリシリコン工程を利用して容易に形成することができる反面、得られるポリシリコン膜自体の抵抗値は低い。従って、立体構造のポリシリコン薄膜抵抗を形成することができれば、小さな占有面積で高抵抗値を有し、かつ安価な抵抗素子とすることができる。同様に、容量素子についても、立体構造とすることで電極面積を大きくとることができ、平面構造の容量素子に較べて容量値を増大させることができる。このように、半導体基板上に形成する抵抗素子や容量素子は、立体構造とすることで、平面構造の抵抗素子や容量素子に較べて、小さな面積で大きな抵抗値や容量値を付加させることができる。
上記のように、小さな面積で高機能が付加された立体構造の抵抗素子や容量素子を有してなる半導体装置およびその製造方法が、例えば、特開平７−１２２７１０号公報（特許文献１）、特開２００１−５３２５０号公報（特許文献２）、特開２００２−１１８１８１号公報（特許文献３）に開示されている。
特許文献１に開示された半導体装置においては、抵抗体を絶縁膜で被覆した後、ドライエッチで横に溝を掘り、そこからエッチング液を流し込むことで抵抗体の下に空洞を設ける。又、基板を鋳型にして立体構造の抵抗体を設ける。これによって、マイクロ波領域での抵抗素子のインピーダンス変動を低減している。
特許文献２に開示された半導体装置およびその製造方法は、立体構造を有する第１電極と、第１電極に対向して形成された第２電極と、第１および第２電極間に形成されたキャパシタ絶縁膜とからなる情報蓄積用容量素子を含む半導体装置およびその製造方法に関する。これによれば、深孔内に表面が粗面化された多結晶シリコン膜を形成した後、シリコン酸窒化膜、第１および第２酸化タンタル膜からなるキャパシタ絶縁膜を形成し、アスペクト比が高い深孔内においても均一性の高い膜となるようにしている。
特許文献３では、導電層に立体形状を与えるための絶縁層を採用する半導体素子の製造方法が開示されている。これによれば、半導体基板上に蒸着変数を可変して固有エッチング率が深さ方向に増加する絶縁層を形成し、貫通孔を形成するために絶縁層を選択的にエッチングして、ストレージ電極の３次元構造の高さ増加で有効表面積を増加している。
特開平７−１２２７１０号公報
特開２００１−５３２５０号公報
特開２００２−１１８１８１号公報
上記した特許文献１〜３の半導体装置は、小さな面積で高機能が付加された立体構造の抵抗素子や容量素子を有している反面、これら素子の高機能の基となる立体構造の形成には、複雑な工程や多くの工程を要する。
そこで本発明は、容易に製造することができ、小さな面積で高機能を付加することのできる、立体構造を有してなる半導体装置を提供することを目的としている。
請求項１に記載の発明は、シリコン（Ｓｉ）半導体からなる基板上に、部分的に基板表面から浮き上がって形成された、立体構造のシリコン酸化膜を有してなる半導体装置であって、前記立体構造が、前記基板表面から浮き上がって形成された部分が線状に連なった波の山部をなす、波形構造であることを特徴としている。
上記半導体装置では、シリコン酸化膜からなり、基板表面から浮き上がって形成された部分が線状に連なった波の山部をなす、波形構造の立体構造が形成されており、この立体構造を用いて、小さな面積で高機能を付加した半導体装置とすることができる。例えば、立体構造のシリコン酸化膜上に抵抗素子や容量素子を形成し、これらを立体構造とすることで、平面構造の抵抗素子や容量素子に較べて、小さな面積で大きな抵抗値や容量値を付加させることができる。また、上記立体構造はシリコン酸化膜が部分的にシリコン基板表面から浮き上がって形成されたものであり、上記立体構造を有する当該半導体装置は、容易に製造することができる。
例えば請求項２に記載のように、前記基板表面に、ストライプ状の溝が、複数本、略平行に形成されることで、前記シリコン酸化膜の波形構造が、前記複数本の溝に挟まれた基板上に、前記線状に連なった波の山部が前記溝のストライプ方向と略垂直に交わるようにして、安定的に形成される。
また、請求項３に記載のように、前記シリコン酸化膜が、ストライプ状のパターンに形成される場合にも、前記シリコン酸化膜の波形構造が、前記線状に連なった波の山部が前記パターンのストライプ方向と略垂直に交わるようにして、安定的に形成される。
例えば請求項２に記載のように、前記基板表面に、ストライプ状の溝が、複数本、略平行に形成されることで、前記シリコン酸化膜の波形構造が、前記複数本の溝に挟まれた基板上に、前記線状に連なった波の山部が前記溝のストライプ方向と略垂直に交わるようにして、安定的に形成される。
また、請求項３に記載のように、前記シリコン酸化膜が、ストライプ状のパターンに形成される場合にも、前記シリコン酸化膜の波形構造が、前記線状に連なった波の山部が前記パターンのストライプ方向と略垂直に交わるようにして、安定的に形成される。
請求項４に記載のように、上記半導体装置においては、前記シリコン酸化膜が、形成方法の異なる多層膜からなり、前記基板との界面を構成する下層膜を、熱酸化膜とすることが好ましい。
シリコン基板との界面を構成する下層膜を熱酸化膜とすることで、他の形成方法によるシリコン酸化膜に較べて均一な界面を得ることができ、立体構造を安定的に形成することができる。また、上記熱酸化膜と他の形成方法によるシリコン酸化膜を組み合わせて多層化することで、任意膜厚のシリコン酸化膜を、安価に形成することができる。
請求項５に記載のように、上記半導体装置は、例えば、前記シリコン酸化膜上に、ポリシリコン膜が形成されてなるように構成することができる。このシリコン酸化膜上に形成されるポリシリコン膜は、シリコン酸化膜と同じ立体構造（波形構造）を有している。
請求項６に記載のように、前記ポリシリコン膜は、例えば、薄膜抵抗として用いることができる。
ポリシリコン薄膜抵抗は、クロム−シリコン（Ｃｒ−Ｓｉ）合金薄膜抵抗等と比べ、一般的なポリシリコン工程を利用して容易に形成することができる反面、得られるポリシリコン膜自体の抵抗値は低い。しかしながら、上記ポリシリコン薄膜抵抗は、立体構造を有している。このため、平面構造を有するポリシリコン薄膜抵抗と較べて、小さな占有面積で高抵抗値を有し、かつ安価な抵抗素子とすることができる。
また、請求項７に記載のように、前記ポリシリコン膜は、例えば、太陽電池として用いることもできる。上記ポリシリコン膜からなる太陽電池は、立体構造を有しており、平面構造の太陽電池に較べて同じ占有面積であっても表面積（受光面積）が広く、高機能の太陽電池とすることができる。
請求項８に記載のように、上記半導体装置は、例えば、前記シリコン酸化膜上に、容量素子が形成されてなるように構成することもできる。
上記容量素子についても、立体構造を有しているため、平面構造の容量素子に較べて電極面積を大きくとることができ、容量値を増大させることができる。
また、請求項９に記載のように、前記シリコン酸化膜上に、センサ素子が形成されてなるように構成することもできる。
例えば、ガスセンサ素子を形成する場合、立体構造を有しているため、平面構造のガスセンサ素子に較べてガスを吸着するための表面積を大きくとることができ、高感度のガスセンサ素子とすることができる。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１（ａ），（ｂ）は本発明の半導体装置の一例で、（ａ）は半導体装置１０の斜め上から見たＳＥＭ（Scanning Electron Microscope）像であり、（ｂ）は（ａ）の右側方向（溝に垂直な方向）から見た模式的な断面図である。
図１（ａ），（ｂ）に示す半導体装置１０は、シリコン（Ｓｉ）半導体からなる基板１上に、部分的に基板１表面から浮き上がって形成された、立体構造のシリコン酸化膜２を有している。
図１（ａ）に示すように、基板１の表面にはストライプ状の溝が、複数本、略平行に形成されている。複数本の溝に挟まれた基板１上にあるシリコン酸化膜２の立体構造は、基板１の表面から浮き上がって形成された部分が線状に連なった波の山部をなす、波形構造となっている。この波形構造の線状に連なった波の山部は、基板１の溝のストライプ方向と略垂直に交わるようにして、溝のストライプ方向に繰り返し形成されている。言い換えれば、上記波形構造は、溝に挟まれた基板１上にあるストライプ状のパターンに形成されたシリコン酸化膜２が、波型に変形し、波の谷部がシリコン基板１に接合した構造となっている。
上記シリコン酸化膜２の立体構造（波形構造）は、後述するように、基板１上に形成された平坦なシリコン酸化膜を水素アニール処理して形成される。図１（ａ）にある基板１の表面に形成されたストライプ状の溝は、後述するように、上記したシリコン酸化膜２の波形構造を安定的に形成するためのものである。尚、安定的な波形構造を形成するためには、図１（ａ）において、基板１の表面に形成されたストライプ状の溝の代わりに、シリコン酸化膜２のみが、ストライプ状のパターンに形成されていてもよい。
図１（ａ），（ｂ）に示す半導体装置１０のシリコン酸化膜２は、形成方法の異なる２層の膜で構成されている。シリコン基板１との界面を構成する下層膜が、シリコン基板１の熱酸化膜となっており、上層膜が、ＮＳＧ（Non-doped Silicate Glass）膜となっている。シリコン酸化膜２のトータル厚さは、３００ｎｍである。
上記のように、シリコン基板１との界面を構成する下層膜を熱酸化膜とすることで、他の形成方法によるシリコン酸化膜に較べて均一な界面を得ることができ、立体構造を安定的に形成することができる。また、上記のように、熱酸化膜と他の形成方法によるシリコン酸化膜を組み合わせて多層化することで、任意膜厚のシリコン酸化膜２を、安価に形成することができる。
図１（ａ），（ｂ）に示す半導体装置１０では、シリコン酸化膜２からなる立体構造が形成されており、この立体構造を用いて、小さな面積で高機能を付加した半導体装置することができる。例えば、立体構造のシリコン酸化膜２上に抵抗素子や容量素子を形成し、これらを立体構造とすることで、平面構造の抵抗素子や容量素子に較べて、小さな面積で大きな抵抗値や容量値を付加させることができる。
図２（ａ），（ｂ）は、それぞれ、半導体装置１０ａと半導体装置９０の模式的な断面図で、立体構造の抵抗素子を有する本発明の半導体装置１０ａと平面構造の抵抗素子を有する従来の半導体装置９０を比較して示した図である。
図２（ａ）に示す半導体装置１０ａは、図１（ｂ）の半導体装置１０のシリコン酸化膜２上に、薄膜抵抗として用いられるポリシリコン膜３を形成した半導体装置である。立体構造（波形構造）のシリコン酸化膜２上に形成されたポリシリコン膜３は、シリコン酸化膜２と同じ立体構造（波形構造）の抵抗素子となる。一方、図２（ｂ）に示す半導体装置９０は、図２（ａ）と同じ抵抗値を有する抵抗素子を、平面構造で形成している。図２（ｂ）の半導体装置９０においては、平坦なシリコン酸化膜２ａ上に、平坦なポリシリコン膜３ｂからなる薄膜抵抗が形成されている。
ポリシリコン膜３，３ａからなる薄膜抵抗は、クロム−シリコン（Ｃｒ−Ｓｉ）合金薄膜抵抗等と比べ、一般的なポリシリコン工程を利用して容易に形成することができる反面、得られるポリシリコン膜３，３ａ自体の抵抗値は低い。しかしながら、図２（ａ）に示す半導体装置１０ａのポリシリコン薄膜抵抗３は、立体構造を有している。このため、図２（ｂ）に示す半導体装置９０の平面構造を有するポリシリコン薄膜抵抗３ａと較べて、小さな占有面積で高抵抗値を有し、かつ安価な抵抗素子とすることができる。
また、図２（ａ）に示す半導体装置１０ａのポリシリコン膜３は、例えば、太陽電池として用いることもできる。図２（ａ），（ｂ）を比較してわかるように、立体構造（波形構造）のポリシリコン膜３からなる太陽電池は、平面構造の太陽電池に較べて同じ占有面積であっても表面積（受光面積）が広く、高機能の太陽電池とすることができる。
一方、ポリシリコン膜３を形成する代わりに、図１（ｂ）の半導体装置１０のシリコン酸化膜２上に下層電極膜／誘電体膜／上層電極膜を形成して、積層型の容量素子が形成されてなる半導体装置としてもよい。立体構造（波形構造）のシリコン酸化膜２上に形成された下層電極膜／誘電体膜／上層電極膜からなる積層型容量素子は、シリコン酸化膜２と同じ立体構造（波形構造）の容量素子となる。このような立体構造の積層型容量素子は、平面構造の積層型容量素子に較べて電極面積を大きくとることができ、容量値を増大させることができる。
また、図１（ｂ）の半導体装置１０のシリコン酸化膜２上に、センサ素子が形成されてなる半導体装置としてもよい。例えば、ガスセンサ素子を形成する場合、シリコン酸化膜２と同じ立体構造（波形構造）のセンサ素子とすることで、平面構造のガスセンサ素子に較べてガスを吸着するための表面積を大きくとることができ、高感度のガスセンサ素子とすることができる。
図１（ａ），（ｂ）に示す半導体装置１０の立体構造は、シリコン酸化膜３が部分的にシリコン基板１表面から浮き上がって形成されたものである。このような立体構造を有する半導体装置１０は、以下に示す簡単な方法で容易に製造することができ、安価な半導体装置とすることができる。
図３（ａ）〜（ｃ）は、半導体装置１０ｂの模式的な製造工程別断面図で、図１（ａ），（ｂ）および図２（ａ）に示す立体構造のシリコン酸化膜２を有してなる半導体装置１０，１０ａの製造方法と、立体構造の形成原理を説明する図である。
最初に、図３（ａ）に示すように、シリコン（Ｓｉ）半導体からなる基板１上に、平坦なシリコン酸化膜２ｂを形成する。このシリコン酸化膜２ｂは、形成方法の異なる多層膜とすることが好ましく、特に、シリコン基板１との界面を構成する下層膜を、熱酸化により形成することが好ましい。熱酸化により形成した下層膜は、常圧ＣＶＤ等の他の形成方法によるシリコン酸化膜に較べて均一な界面を得ることができ、これによって、次工程におけるシリコン酸化膜２ｂの立体構造を、安定的に形成することができる。また、上記熱酸化膜上に他の形成方法によるシリコン酸化膜を積層して多層化することで、任意膜厚のシリコン酸化膜２ｂを、安価に形成することができる。
例えば、シリコン酸化膜２ｂを２層膜とする場合には、下層膜をシリコン基板１の熱酸化膜とし、上層膜を、ＮＳＧ（Non-doped Silicate Glass）膜で形成する。シリコン酸化膜２ｂのトータル厚さは、例えば３００ｎｍとする。
また、シリコン基板１上のシリコン酸化膜２ｂは、ストライプ状のパターンに形成しておくことが好ましい。これによっても、次工程におけるシリコン酸化膜２ｂの立体構造を、安定的に形成することができる。尚、シリコン酸化膜２ｂのストライプ状のパターンは、エッチングにより形成することができる。このエッチングにより、特に、図１（ａ）に示すように基板１へのトレンチ（溝）を形成しておくことで、次工程におけるシリコン酸化膜２ｂの立体構造の形成を安定化させることができる。
次に、図３（ｂ）に示すように、基板１上に形成された平坦なシリコン酸化膜２ｂを水素アニール処理して、立体構造とする。
図３（ａ）に示すシリコン半導体基板１上に形成された平坦なシリコン酸化膜２ｂは、一般的に、圧縮応力がかかっている。このシリコン酸化膜２ｂを適当な条件で水素アニール処理することにより、シリコン酸化膜２ｂとの界面付近にある基板１のシリコン（Ｓｉ）が流動化すると共に、シリコン酸化膜２ｂとシリコン基板１の界面結合を部分的に分断することができる。これによって、圧縮応力がかかっていたシリコン酸化膜２ｂは、図３（ｂ）に示すように膜自体が収縮し、部分的に基板１表面から浮き上がって立体構造のシリコン酸化膜２ｂとなる。
尚、上記したように図３（ａ）に示す水素アニール処理前の平坦なシリコン酸化膜２ｂをストライプ状のパターンに形成（より好ましくは、基板１へのトレンチを形成）しておくことで、ストライプ方向への収縮が促進される。このため、基板１表面から浮き上がって形成された部分が線状に連なった波の山部をなし、この波の山部がパターンのストライプ方向と略垂直に交わる波形構造が、安定的に形成される。
図４は、上記水素アニール処理におけるアニール条件の一例を示す図である。図４のアニール条件は、上記した熱酸化膜を下層膜とし、ＮＳＧ膜を上層膜として、シリコン酸化膜２ｂのトータル厚さを３００ｎｍとしたサンプルについて調べた結果である。
図４に示すように、上記シリコン酸化膜２ｂに関する立体構造は、アニール温度１１００℃以上、１２００℃以下、アニール時間２００秒以下の、図中のハッチングで囲った条件下で得ることができる。
次に、図３（ｃ）に示すように、半導体装置１０ｂにおいては、電極の取り出しを容易にするため、シリコン酸化膜２ｂが収縮して開いた基板１の平坦面上に、シリコン酸化膜２ｃを追加形成する。
最後に、シリコン酸化膜２ｂ，２ｃ上に、薄膜抵抗等となるポリシリコン膜３を堆積して、立体構造を有する半導体装置１０ｂが完成する。
上記半導体装置１０ｂにおける立体構造のシリコン酸化膜２ｂは、図３（ａ）に示す基板１上に形成された平坦なシリコン酸化膜２ｂを水素アニール処理するだけで形成することができる。従って、上記半導体装置の製造方法は、立体構造のシリコン酸化膜２ｂを有してなる半導体装置の製造方法であって、容易で安価な製造方法となっている。
尚、図３（ａ）の工程において、基板１と平坦なシリコン酸化膜２ｂの界面近傍に、窒素（Ｎ）イオンを部分的にイオン注入してもよい。
上記窒素（Ｎ）イオンのイオン注入された領域では、シリコン−窒素（Ｓｉ−Ｎ）結合が形成されるため、イオン注入領域と周囲とで界面の結合状態を変化させることができる。従って、図３（ｂ）の水素アニール工程において、例えばイオン注入領域の界面結合を周囲の較べて分断し易くすることができる。これにより、イオン注入領域ではシリコン酸化膜２ｂが基板１表面から浮き上がり易くなる。以上のようにして、上記窒素（Ｎ）イオンの部分的なイオン注入を利用し、シリコン酸化膜２ｂの基板１表面からの浮き上がり領域の形成を、制御することができる。
以上のようにして、本発明の半導体装置は、容易に製造することができ、小さな面積で高機能を付加することのできる、立体構造を有してなる半導体装置となっている。
１０，１０ａ，１０ｂ，９０ 半導体装置
１ （シリコン半導体）基板
２，２ａ〜２ｃ シリコン酸化膜
３，３ａ，３ｂ ポリシリコン膜
１ （シリコン半導体）基板
２，２ａ〜２ｃ シリコン酸化膜
３，３ａ，３ｂ ポリシリコン膜
Claims (9)
- シリコン（Ｓｉ）半導体からなる基板上に、部分的に基板表面から浮き上がって形成された、立体構造のシリコン酸化膜を有してなる半導体装置であって、
前記立体構造が、前記基板表面から浮き上がって形成された部分が線状に連なった波の山部をなす、波形構造であることを特徴とする半導体装置。 - 前記基板表面に、ストライプ状の溝が、複数本、略平行に形成され、
前記シリコン酸化膜の波形構造が、前記複数本の溝に挟まれた基板上に、前記線状に連なった波の山部が前記溝のストライプ方向と略垂直に交わるようにして、形成されてなることを特徴とする請求項１に記載の半導体装置。 - 前記シリコン酸化膜が、ストライプ状のパターンに形成されてなり、
前記シリコン酸化膜の波形構造が、前記線状に連なった波の山部が前記パターンのストライプ方向と略垂直に交わるようにして、形成されてなることを特徴とする請求項１に記載の半導体装置。 - 前記シリコン酸化膜が、形成方法の異なる多層膜からなり、
前記基板との界面を構成する下層膜が、熱酸化膜であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 - 前記シリコン酸化膜上に、ポリシリコン膜が形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記ポリシリコン膜が、薄膜抵抗として用いられることを特徴とする請求項５に記載の半導体装置。
- 前記ポリシリコン膜が、太陽電池として用いられることを特徴とする請求項５に記載の半導体装置。
- 前記シリコン酸化膜上に、容量素子が形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記シリコン酸化膜上に、センサ素子が形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005270844A JP4830418B2 (ja) | 2005-09-16 | 2005-09-16 | 半導体装置 |
| US11/519,064 US7541257B2 (en) | 2005-09-16 | 2006-09-12 | Semiconductor device having three-dimensional construction and method for manufacturing the same |
| DE102006043360A DE102006043360B4 (de) | 2005-09-16 | 2006-09-15 | Verfahren zur Herstellung einer Halbleitervorrichtung mit dreidimensionalem Aufbau |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005270844A JP4830418B2 (ja) | 2005-09-16 | 2005-09-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007081337A JP2007081337A (ja) | 2007-03-29 |
| JP4830418B2 true JP4830418B2 (ja) | 2011-12-07 |
Family
ID=37832806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005270844A Expired - Fee Related JP4830418B2 (ja) | 2005-09-16 | 2005-09-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7541257B2 (ja) |
| JP (1) | JP4830418B2 (ja) |
| DE (1) | DE102006043360B4 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007022748B4 (de) * | 2007-05-15 | 2009-03-05 | Qimonda Ag | Verfahren zur Strukturierung eines Materials und strukturiertes Material |
| WO2012043616A1 (ja) * | 2010-09-28 | 2012-04-05 | 株式会社村田製作所 | 圧電デバイス、圧電デバイスの製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| JP3060486B2 (ja) * | 1990-05-22 | 2000-07-10 | 日本電気株式会社 | Ｓｏｉ基板の形成方法 |
| JPH07122710A (ja) | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 受動体を有する半導体装置及びその製造方法 |
| FR2756847B1 (fr) * | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
| JP3187754B2 (ja) * | 1997-09-26 | 2001-07-11 | 富士電機株式会社 | 半導体センサおよびその製造方法 |
| FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
| US6551946B1 (en) * | 1999-06-24 | 2003-04-22 | Agere Systems Inc. | Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature |
| JP2001053250A (ja) | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6864532B2 (en) * | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| ITMI20010039A1 (it) * | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
| TW544849B (en) * | 2000-08-29 | 2003-08-01 | Samsung Electronics Co Ltd | Method for manufacturing semiconductor device |
| US6620681B1 (en) * | 2000-09-08 | 2003-09-16 | Samsung Electronics Co., Ltd. | Semiconductor device having desired gate profile and method of making the same |
| US6414365B1 (en) * | 2001-10-01 | 2002-07-02 | Koninklijke Philips Electronics N.V. | Thin-layer silicon-on-insulator (SOI) high-voltage device structure |
| KR100464852B1 (ko) * | 2002-08-07 | 2005-01-05 | 삼성전자주식회사 | 반도체 장치의 게이트 산화막 형성방법 |
| JP4046014B2 (ja) * | 2003-05-30 | 2008-02-13 | 株式会社デンソー | 構造体の製造方法 |
| US7166525B2 (en) * | 2004-01-15 | 2007-01-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer |
-
2005
- 2005-09-16 JP JP2005270844A patent/JP4830418B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-12 US US11/519,064 patent/US7541257B2/en not_active Expired - Fee Related
- 2006-09-15 DE DE102006043360A patent/DE102006043360B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070066052A1 (en) | 2007-03-22 |
| DE102006043360B4 (de) | 2011-12-08 |
| JP2007081337A (ja) | 2007-03-29 |
| US7541257B2 (en) | 2009-06-02 |
| DE102006043360A1 (de) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112466873B (zh) | 半导体器件 | |
| US7821813B2 (en) | Nanowire memory device and method of manufacturing the same | |
| US20060186451A1 (en) | Memory device for storing electric charge, and method for fabricating it | |
| KR20060049208A (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| WO2008050716A1 (fr) | Mémoire non volatile à semi-conducteurs et procédé de fabrication associé | |
| KR100652298B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조 방법 | |
| TWI334158B (en) | Method of forming a device by removing a conductive layer of a wafer | |
| JP2010062329A (ja) | 半導体装置及びその製造方法 | |
| US7615814B2 (en) | Ferroelectric device having a contact for taking the potential of a metal film and a plurality of capacitors positioned periodically | |
| JP4830418B2 (ja) | 半導体装置 | |
| US6900071B2 (en) | Substrate and method for producing the same, and thin film structure | |
| US8298909B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20070029542A (ko) | 반도체 메모리의 제조방법 | |
| US8247885B2 (en) | Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same | |
| CN115295538A (zh) | 一种mim电容及其制备方法 | |
| KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| JPH02263467A (ja) | メモリ装置 | |
| TWI642169B (zh) | 三維堆疊半導體結構之製造方法及其製得之結構 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| JP2002299572A (ja) | 半導体装置およびその製造方法 | |
| JPH0399473A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4731025B2 (ja) | シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法 | |
| KR100605229B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| CN1241030A (zh) | 高电介质电容器及其制造方法 | |
| JP2010272675A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |