JP5588448B2 - 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 - Google Patents
埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 Download PDFInfo
- Publication number
- JP5588448B2 JP5588448B2 JP2011533791A JP2011533791A JP5588448B2 JP 5588448 B2 JP5588448 B2 JP 5588448B2 JP 2011533791 A JP2011533791 A JP 2011533791A JP 2011533791 A JP2011533791 A JP 2011533791A JP 5588448 B2 JP5588448 B2 JP 5588448B2
- Authority
- JP
- Japan
- Prior art keywords
- zone
- layer
- substrate
- amorphous
- recrystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
例えば、文献の国際公開第2004/059711または対応する米国特許出願公開第2006/0166461号が参照されてもよく、2つの基板の分子結合によって混合またはハイブリッド構造の形成を提供し、2つの基板の1つは、その表面上に、それらの構成材料の点で異なる2つのタイプのゾーンを含む。その文献では、これらの2つのタイプのゾーンは、熱酸化物がエッチングされた領域にのみ残されるように、リソグラフィ、エッチング、表面での熱酸化、および研磨の技術によって得られる。この技術の改良は、欧州特許第1923912号または対応する米国特許出願公開第2008/0079123号で提案されており、最終的に露出した表面の平坦性を確実にする犠牲層の形成を教示している。
電気絶縁連続下位層を有する混合層を含む第1の基板を準備し、電気絶縁連続下位層は混合層に沿って延在し、混合層は、少なくとも第1の結晶材料の第1の単結晶ゾーンおよびアモルファス形態で第2の材料の第2の隣接ゾーンから形成され、それら第2のゾーンは、その第1の基板の自由表面の少なくとも一部を形成することと、
第1の基板に、疎水性分子結合によって、少なくともそれらのアモルファスゾーンにわたって、所定の結晶配向を有する表面基準層を含む第2の基板を結合することと、
少なくとも混合層に、基準層の結晶配向に従うアモルファスゾーンの少なくとも一部の固相で再結晶を引き起こすためになされる熱処理を適用し、その基準層は、結合界面を介して再結晶種の役割をすることと、
第2の基板の基準層と第1の基板の少なくとも部分的に再結晶されたゾーンの間の結合界面において分離を引き起こすことと
を含む。
Allon I.Hochbaum,Rong Fan,Rongrui He and Peidong Yang,NANO LETTERS 2005,Vol5,No.3,457−460頁
Kuiqing Peng,Juejun Hu,Yunjie Yan,Yin Wu,Hui Fang,Ying Xu,Shuit−Tong Lee and Jing Zhu,Adv.Funct.Mater.2006,16,387−394頁
図1から図5は、本発明の第1の実施形態を示し、特に簡単である。
図6から図9は、本発明の方法の第2の例の実施形態を図式化する。
第1および第2の実施形態の例によれば、SOI型の第1の基板が開始され、その上側層は、混合層内で形成することが望まれるゾーンの族の1つの結晶特性を有し、アモルファスゾーンの形成は、その上側層の一部のアモルファス化によってその中で実行されることが留意されてもよい。図10から図14は、アモルファスゾーンの他のタイプの形成を実行する本発明の第3の例の実施形態を表す。
前の例は、再結晶に必要なアニール処理がもたらす強化にもかかわらず、取り外し可能な結合、このように、分離されることが可能に制御される機械的強度を実行する。
参考文献1:Yang,Ieong,Shi,Chan,Chan,Chou,Gusev,Jenkins,Boyd,Ninomiya,Pendleton,Surpris,Heenan,Ott,Guarini,D’Emic,Cobb,Mooney,To,Rovedo,Benedict,Mo,Ngによる「High Performance CMOS Fabricated on Hybrid Substrate With Different Crystal Orientations」,IEDM03−2003,453−456頁に掲載
参考文献2:Yang,Chan,Chan,Shi,Fried,Stathis,Chou,Gusev,Ott,Burns,Fischetti,Ieongによる「Hybrid−Orientation Technology(HOT):Opportunities and Challenges」,IEEE Transaction on Electron Devices,Vol.53,No.5,2006年5月,965−978頁に掲載
参考文献3:Yin,Sung,Ng,Saenger,Chan,Crowder,Zhang,Li,Ott,Pfeiffer,Bendernagel,Ko,Ren,Chen,Wang,Liu,Cheng,Mesfin,Kelly,Ku,Luo,Rovedo,Fogel,Sadana,Khare,Shahidiによる「Direct Silicon Bonded(DSB)Substrate Solid Phase Epitaxy(SPE)Integration Scheme Study for High Performance Bulk CMOS」,1−4244−0439−8/06/$20.00(C),2006,IEEEに掲載
参考文献4:Yang,Chan,Kumar,Lo,Sleight,Chang,Rao,Bedell,Ray,Ott,Patel,D’Emic,Rubino,Zhang,Shi,Steen,Sikorski,Newbury,Meyer,To Kozlowski,Graham,Maurer,Medd,Canaperi,Deligianni,Tornello,Gibson,Dalton,Ieong,Shabidiによる「Silicon−on−Isolator MOSFETs with Hybrid Crystal Orientations」,Symposium on VLSI Technology Digest of Technical Papers,2006に掲載
Claims (10)
- ハイブリッド基板を製造する方法であって、
a)電気絶縁連続下位層を有する混合層を含む第1の基板を準備し、電気絶縁連続下位層は混合層に沿って延在し、混合層は、少なくとも第1の結晶材料の第1の単結晶ゾーンおよびアモルファス形態で第2の材料の第2の隣接ゾーンから形成され、それら第2の隣接ゾーンは、その第1の基板の自由表面の少なくとも一部を形成することと、
b)第1の基板に、疎水性分子結合によって、少なくともそれらのアモルファスゾーンにわたって、所定の結晶配向を有する表面基準層を含む第2の基板を結合することと、
c)少なくとも混合層に、基準層の結晶配向に従うアモルファスゾーンの少なくとも一部の固相で再結晶を引き起こすためになされる熱処理を適用し、基準層は、結合界面を介して再結晶種の役割をすることと、
d)分子結合界面で、第2の基板の基準層と第1の基板の少なくとも部分的に再結晶されたゾーンとの間の分離を引き起こすこととを含み、
結合することb)の前に、分子結合によって結合されるようになされた面の少なくとも1つの粗面化を引き起こすことをさらに含み、熱処理の適用c)の間に生じる強化にもかかわらず結合エネルギーを低減するために、得られる粗さが、0.1nmのRMSと1nmのRMSとの間に含まれるように粗面化を引き起こすことが実行されることを特徴とする、方法。 - 基準層を構成する材料が、アモルファスゾーンの材料と同一であることを特徴とする、請求項1に記載の方法。
- 基準層を構成する材料およびアモルファスゾーンの材料が、共通の元素を含むことを特徴とする、請求項1に記載の方法。
- 混合層が、ゾーンに従って所定の結晶配向を有する単一材料から形成されることを特徴とする、請求項1から3のいずれか一項に記載の方法。
- 第2のゾーンが、第1のゾーンの結晶配向を最初に有する単結晶層のアモルファス化によって得られることを特徴とする、請求項4に記載の方法。
- 第1のゾーンの結晶配向を最初に有する単結晶層にキャビティを開け、そうして開けられたキャビティ内にアモルファス形態で第2の材料を堆積させることによって、第2のゾーンが形成されることを特徴とする、請求項1から3のいずれか一項に記載の方法。
- 第1のゾーンを被覆する層が形成されるまで、アモルファス材料の堆積が実行されることを特徴とする、請求項6に記載の方法。
- 第1および第2のゾーンはシリコンからなり、電気絶縁連続層は、酸化シリコンからなることを特徴とする、請求項1から7のいずれか一項に記載の方法。
- 再結晶のための熱処理は、アモルファスゾーンの一部のみの再結晶を引き起こすようになされ、分離後に、第2の熱処理が、それらのアモルファスゾーンの再結晶を達成するようになされて適用されることを特徴とする、請求項1から8のいずれか一項に記載の方法。
- 第1の基板の少なくとも部分的に再結晶されたゾーンから基準層の分離は、結合界面によって構成された少なくとも脆弱ゾーン内で、ツールの機械的挿入によってまたは流体あるいは音波によって実行される、請求項1から9のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0806072A FR2938117B1 (fr) | 2008-10-31 | 2008-10-31 | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree |
FR08/06072 | 2008-10-31 | ||
PCT/FR2009/052091 WO2010049654A1 (fr) | 2008-10-31 | 2009-10-29 | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012507171A JP2012507171A (ja) | 2012-03-22 |
JP5588448B2 true JP5588448B2 (ja) | 2014-09-10 |
Family
ID=40688850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011533791A Active JP5588448B2 (ja) | 2008-10-31 | 2009-10-29 | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8318555B2 (ja) |
EP (1) | EP2342745B1 (ja) |
JP (1) | JP5588448B2 (ja) |
FR (1) | FR2938117B1 (ja) |
WO (1) | WO2010049654A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3002080B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
FR3002078B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes |
FR3002079B1 (fr) | 2013-02-11 | 2016-09-09 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
US20140264456A1 (en) * | 2013-03-15 | 2014-09-18 | Semiconductor Components Industries, Llc | Method of forming a high electron mobility semiconductor device |
TWI637907B (zh) * | 2013-10-04 | 2018-10-11 | 綠點高新科技股份有限公司 | Graphene circuit pattern forming method and product thereof |
CN104582295A (zh) * | 2013-10-25 | 2015-04-29 | 绿点高新科技股份有限公司 | 石墨烯电路图案成型方法及其产品 |
US9490161B2 (en) * | 2014-04-29 | 2016-11-08 | International Business Machines Corporation | Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same |
KR102182789B1 (ko) * | 2014-06-24 | 2020-11-26 | 에베 그룹 에. 탈너 게엠베하 | 기판의 표면 처리를 위한 방법 및 장치 |
US9496373B2 (en) | 2015-04-02 | 2016-11-15 | International Business Machines Corporation | Damage-resistant fin structures and FinFET CMOS |
FR3039699B1 (fr) * | 2015-07-31 | 2017-07-28 | Commissariat Energie Atomique | Procede de realisation d'un dispositif electronique |
FR3076292B1 (fr) * | 2017-12-28 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile sur un substrat support |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310446A (en) * | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
JPH05129200A (ja) * | 1991-11-06 | 1993-05-25 | Nippondenso Co Ltd | 半導体膜の製造方法 |
JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
JPH06163954A (ja) * | 1992-11-20 | 1994-06-10 | Sanyo Electric Co Ltd | 結晶系シリコン薄膜の形成方法及びこの膜を用いた光起電力装置 |
JPH0730354A (ja) * | 1993-07-14 | 1995-01-31 | Matsushita Electric Ind Co Ltd | 複合単結晶圧電基板の製造方法 |
JPH10335617A (ja) * | 1997-05-30 | 1998-12-18 | Denso Corp | 半導体基板の製造方法 |
FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
FR2774511B1 (fr) * | 1998-01-30 | 2002-10-11 | Commissariat Energie Atomique | Substrat compliant en particulier pour un depot par hetero-epitaxie |
FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
US7060585B1 (en) * | 2005-02-16 | 2006-06-13 | International Business Machines Corporation | Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization |
US7217629B2 (en) * | 2005-07-15 | 2007-05-15 | International Business Machines Corporation | Epitaxial imprinting |
FR2893181B1 (fr) * | 2005-11-09 | 2008-01-11 | Commissariat Energie Atomique | Procede de realisation de premieres et secondes zones actives semi-conductrices distinctes et utilisation pour la fabrication de structures de type c-mos |
FR2914110B1 (fr) * | 2007-03-20 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat hybride |
JP2008205062A (ja) * | 2007-02-19 | 2008-09-04 | Covalent Materials Corp | 半導体基板の製造方法および半導体基板 |
-
2008
- 2008-10-31 FR FR0806072A patent/FR2938117B1/fr not_active Expired - Fee Related
-
2009
- 2009-10-29 WO PCT/FR2009/052091 patent/WO2010049654A1/fr active Application Filing
- 2009-10-29 JP JP2011533791A patent/JP5588448B2/ja active Active
- 2009-10-29 EP EP09760239.5A patent/EP2342745B1/fr active Active
- 2009-10-29 US US13/125,953 patent/US8318555B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8318555B2 (en) | 2012-11-27 |
US20110207293A1 (en) | 2011-08-25 |
FR2938117B1 (fr) | 2011-04-15 |
FR2938117A1 (fr) | 2010-05-07 |
WO2010049654A8 (fr) | 2010-06-17 |
JP2012507171A (ja) | 2012-03-22 |
EP2342745A1 (fr) | 2011-07-13 |
EP2342745B1 (fr) | 2015-02-11 |
WO2010049654A1 (fr) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
JP5592387B2 (ja) | マイクロエレクトロニクス分野において単結晶膜を形成する方法 | |
JP4064816B2 (ja) | 気体種の導入を含む薄膜製造方法 | |
JP4959690B2 (ja) | ハイブリッド配向基板のための改善されたアモルファス化/テンプレート再結晶化の方法 | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
EP1986219A1 (en) | Soi substrate and method for manufacturing soi substrate | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
US20070117350A1 (en) | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor | |
JP2005311367A (ja) | ハイブリッド結晶方位上の歪みシリコンcmos | |
TWI711118B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
JP2005203756A (ja) | 水素注入による膜移動および緩和による絶縁体上の歪みシリコン | |
JP2002164520A (ja) | 半導体ウェーハの製造方法 | |
JP2004247610A (ja) | 基板の製造方法 | |
EP1911084A1 (en) | Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer | |
TW200952050A (en) | Method for manufacturing bonded substrate | |
JP2006505928A5 (ja) | ||
TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
JP5728158B2 (ja) | 混合層の部分的再結晶化によるハイブリッド基板生成方法 | |
JP2006140187A (ja) | 半導体ウェーハの製造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
EP1568073A1 (en) | Manufacturing process for a multilayer structure | |
JPH10335617A (ja) | 半導体基板の製造方法 | |
JP2024501139A (ja) | 薄層を転写するためのドナー基板及び関連する転写方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5588448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |