JPH05129200A - 半導体膜の製造方法 - Google Patents
半導体膜の製造方法Info
- Publication number
- JPH05129200A JPH05129200A JP3289886A JP28988691A JPH05129200A JP H05129200 A JPH05129200 A JP H05129200A JP 3289886 A JP3289886 A JP 3289886A JP 28988691 A JP28988691 A JP 28988691A JP H05129200 A JPH05129200 A JP H05129200A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- wafer
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 絶縁基板の基板材料に制約をうけることなく
該絶縁基板上に単結晶半導体膜を形成する。 【構成】 非晶質Ｓｉ薄膜３’の表面側から、結晶軸の
揃った単結晶Ｓｉウエハ４の突起４ａによるシードを供
給し、このシードから固相成長させる。これにより、単
結晶Ｓｉウエハ４できまる所定の方位を有する単結晶Ｓ
ｉ薄膜３が形成される。その後、２枚のウエハ１，４を
貼り合わせたまま酸化し、接触部に酸化膜５を形成し、
ＨＦ水溶液に浸漬することで該酸化膜５をエッチング除
去する。これにより、単結晶Ｓｉ薄膜３が形成されたウ
エハ１とシード用単結晶Ｓｉウエハ４とが分離される。
該絶縁基板上に単結晶半導体膜を形成する。 【構成】 非晶質Ｓｉ薄膜３’の表面側から、結晶軸の
揃った単結晶Ｓｉウエハ４の突起４ａによるシードを供
給し、このシードから固相成長させる。これにより、単
結晶Ｓｉウエハ４できまる所定の方位を有する単結晶Ｓ
ｉ薄膜３が形成される。その後、２枚のウエハ１，４を
貼り合わせたまま酸化し、接触部に酸化膜５を形成し、
ＨＦ水溶液に浸漬することで該酸化膜５をエッチング除
去する。これにより、単結晶Ｓｉ薄膜３が形成されたウ
エハ１とシード用単結晶Ｓｉウエハ４とが分離される。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ（Silicon On I
nsulator）構造における半導体薄膜，特に、単結晶半導
体薄膜の製造方法に関するものである。
nsulator）構造における半導体薄膜，特に、単結晶半導
体薄膜の製造方法に関するものである。
【０００２】
【従来の技術】従来より、ＳＯＩ構造を実現する方法が
各種提案されている。代表的な製造方法として、絶縁基
板上に非晶質半導体を堆積後、低温（６００℃前後）で
長時間熱処理をして、結晶化する方法がある（固相成長
法）。
各種提案されている。代表的な製造方法として、絶縁基
板上に非晶質半導体を堆積後、低温（６００℃前後）で
長時間熱処理をして、結晶化する方法がある（固相成長
法）。
【０００３】この場合、結晶成長時の核を持たない場合
には非晶質膜中にランダムに核が発生し、多結晶の膜と
なってしまうという問題がある。一方、絶縁基板を単結
晶基板と絶縁膜とで構成し、絶縁膜に設けた開口部を介
して下地の単結晶面をシードに用いて結晶成長させる方
法がある。この場合には下地基板の結晶性を継承した単
結晶膜を形成することができる。しかしながら、単結晶
シードからの成長距離には限界があるため周期的に下地
開口部を設けなければならず、有効なＳＯＩ領域が限定
されてしまう。また、下地シードを用いる必要性から基
板材料が限定されてしまうという問題点も有している。
には非晶質膜中にランダムに核が発生し、多結晶の膜と
なってしまうという問題がある。一方、絶縁基板を単結
晶基板と絶縁膜とで構成し、絶縁膜に設けた開口部を介
して下地の単結晶面をシードに用いて結晶成長させる方
法がある。この場合には下地基板の結晶性を継承した単
結晶膜を形成することができる。しかしながら、単結晶
シードからの成長距離には限界があるため周期的に下地
開口部を設けなければならず、有効なＳＯＩ領域が限定
されてしまう。また、下地シードを用いる必要性から基
板材料が限定されてしまうという問題点も有している。
【０００４】また、絶縁基板上に所定の方位を有する結
晶のみを残し、これをシードとして結晶成長させる方法
（特開昭６３−２９２６１７号公報参照）がある。この
方法によれば、絶縁基板の基板材料に制約をうけること
もなく、また形成するＳＯＩ領域の自由度も大きくする
ことが可能である。しかしながら、シードの位置制御は
不可能であり、また個々のシードにおいて軸方向は揃っ
ても、面内において結晶軸が回転することについては制
御できないという問題がある。
晶のみを残し、これをシードとして結晶成長させる方法
（特開昭６３−２９２６１７号公報参照）がある。この
方法によれば、絶縁基板の基板材料に制約をうけること
もなく、また形成するＳＯＩ領域の自由度も大きくする
ことが可能である。しかしながら、シードの位置制御は
不可能であり、また個々のシードにおいて軸方向は揃っ
ても、面内において結晶軸が回転することについては制
御できないという問題がある。
【０００５】
【発明が解決しようとする課題】本発明は上記種々の問
題を鑑みてなされたものであり、絶縁基板の基板材料に
制約をうけることなく該絶縁基板上に単結晶半導体膜を
形成することができ、しかも、ＳＯＩ素子のレイアウト
の自由度を向上して集積度を向上させ、単結晶膜の結晶
方位も制御することができる半導体薄膜の製造方法を提
供することを目的とする。
題を鑑みてなされたものであり、絶縁基板の基板材料に
制約をうけることなく該絶縁基板上に単結晶半導体膜を
形成することができ、しかも、ＳＯＩ素子のレイアウト
の自由度を向上して集積度を向上させ、単結晶膜の結晶
方位も制御することができる半導体薄膜の製造方法を提
供することを目的とする。
【０００６】
【発明の概要】あらかじめ表面に非晶質半導体膜を形成
した絶縁基板と、これとは別に表面が複数の突起形状と
なるように加工された単結晶半導体基板とを用意する。
そして非晶質半導体膜表面と突起形状を有する面とが対
向するように両基板を配置して接触させた後、これを熱
処理する。
した絶縁基板と、これとは別に表面が複数の突起形状と
なるように加工された単結晶半導体基板とを用意する。
そして非晶質半導体膜表面と突起形状を有する面とが対
向するように両基板を配置して接触させた後、これを熱
処理する。
【０００７】このとき突起部と接触した非晶質半導体領
域では突起部をシードとしてこの結晶性を継承しながら
順次結晶成長していく。この複数ある突起部相互の位置
関係を制御しておけば、ランダムな核発生が起こる前に
固相成長した結晶同士が結合することになる。ここで、
突起部は単結晶であるためにその結晶方位は揃ってお
り、固相成長した結晶同士の結合面において粒界を形成
することはない。
域では突起部をシードとしてこの結晶性を継承しながら
順次結晶成長していく。この複数ある突起部相互の位置
関係を制御しておけば、ランダムな核発生が起こる前に
固相成長した結晶同士が結合することになる。ここで、
突起部は単結晶であるためにその結晶方位は揃ってお
り、固相成長した結晶同士の結合面において粒界を形成
することはない。
【０００８】次に、これら接触状態にある両基板を互い
の接触点が酸化膜により分離するまで熱酸化する。そし
て、この酸化膜を介して貼り合せられた基板をエッチャ
ント中に浸漬することより該酸化膜をエッチング除去
し、単結晶化薄膜の形成された絶縁基板とシードとして
用いた単結晶半導体基板とを分離する。
の接触点が酸化膜により分離するまで熱酸化する。そし
て、この酸化膜を介して貼り合せられた基板をエッチャ
ント中に浸漬することより該酸化膜をエッチング除去
し、単結晶化薄膜の形成された絶縁基板とシードとして
用いた単結晶半導体基板とを分離する。
【０００９】このように、位置制御され且つ結晶軸の完
全に揃ったシードを非晶質半導体膜の表面側から供給す
るようにしているため、このシードから固相成長を施す
ことにより絶縁基板の全面に所定の方位を有する単結晶
膜を形成することができる。また、下地からシードを供
給しないため、絶縁基板の材質も特に選ばない。
全に揃ったシードを非晶質半導体膜の表面側から供給す
るようにしているため、このシードから固相成長を施す
ことにより絶縁基板の全面に所定の方位を有する単結晶
膜を形成することができる。また、下地からシードを供
給しないため、絶縁基板の材質も特に選ばない。
【００１０】従って本発明の製造方法によれば、絶縁基
板の基板材料に制約をうけることなく該絶縁基板上に単
結晶半導体膜を形成することができ、しかも、ＳＯＩ素
子のレイアウトの自由度を向上して集積度を向上させ、
単結晶膜の結晶方位も制御することができるという優れ
た効果が奏される。
板の基板材料に制約をうけることなく該絶縁基板上に単
結晶半導体膜を形成することができ、しかも、ＳＯＩ素
子のレイアウトの自由度を向上して集積度を向上させ、
単結晶膜の結晶方位も制御することができるという優れ
た効果が奏される。
【００１１】
【実施例】以下，本発明を具体化した実施例を図面に従
って説明する。図１，図２は本発明第１実施例を適用し
たシリコン（Ｓｉ）単結晶ＳＯＩ薄膜の製造工程を説明
するのに供する図である。以下、図面を参照しつつ本実
施例の製造工程を説明する。
って説明する。図１，図２は本発明第１実施例を適用し
たシリコン（Ｓｉ）単結晶ＳＯＩ薄膜の製造工程を説明
するのに供する図である。以下、図面を参照しつつ本実
施例の製造工程を説明する。
【００１２】まず、図１（ａ）に示すように、主表面が
（１００）面，オリエンテーションフラットが＜１１０
＞軸方向であるような単結晶Ｓｉウエハ４表面にＳｉＯ
2 膜などのマスク材料６を形成し、該マスク材料６を公
知のフォトリソグラフィによりパターニングし、＜１１
０＞方向に対して平行および垂直な辺を有する正方形状
のマスクパターンを形成する。そして、ＫＯＨ水溶液等
によってＳｉウエハ４表面をエッチングする。
（１００）面，オリエンテーションフラットが＜１１０
＞軸方向であるような単結晶Ｓｉウエハ４表面にＳｉＯ
2 膜などのマスク材料６を形成し、該マスク材料６を公
知のフォトリソグラフィによりパターニングし、＜１１
０＞方向に対して平行および垂直な辺を有する正方形状
のマスクパターンを形成する。そして、ＫＯＨ水溶液等
によってＳｉウエハ４表面をエッチングする。
【００１３】この結果、図１（ｂ）に示すように、結晶
面のエッチング速度の違いによって（１１１）面のみで
構成されるピラミッド状の突起４ａをウエハ表面に形成
することができる。
面のエッチング速度の違いによって（１１１）面のみで
構成されるピラミッド状の突起４ａをウエハ表面に形成
することができる。
【００１４】また、別途用意したＳｉウエハ１の主表面
側全面に、ＳｉＯ2等の絶縁膜２および非晶質Ｓｉ薄膜
３’を順次堆積する。そして、このＳｉウエハ１とＳｉ
ウエハ４とを各々ＨＦ等で表面の酸化膜を除去した後、
図２（ａ）に示すように、その非晶質Ｓｉ薄膜３’を形
成した主表面側と突起４ａを形成した主表面側とにおい
て対向させて突起４ａにて接触させ、その後、熱処理を
行い、非晶質Ｓｉ薄膜３’を結晶化させる。このとき突
起４ａと接触した非晶質Ｓｉ薄膜３’は、突起４ａをシ
ードとしてこの結晶性を継承しながら順次結晶成長し、
単結晶Ｓｉ薄膜３を形成する。
側全面に、ＳｉＯ2等の絶縁膜２および非晶質Ｓｉ薄膜
３’を順次堆積する。そして、このＳｉウエハ１とＳｉ
ウエハ４とを各々ＨＦ等で表面の酸化膜を除去した後、
図２（ａ）に示すように、その非晶質Ｓｉ薄膜３’を形
成した主表面側と突起４ａを形成した主表面側とにおい
て対向させて突起４ａにて接触させ、その後、熱処理を
行い、非晶質Ｓｉ薄膜３’を結晶化させる。このとき突
起４ａと接触した非晶質Ｓｉ薄膜３’は、突起４ａをシ
ードとしてこの結晶性を継承しながら順次結晶成長し、
単結晶Ｓｉ薄膜３を形成する。
【００１５】ここで、ピラミッド状の突起４ａの相互の
位置関係を制御しておけば、ランダムな核発生が起こる
前に固相成長した結晶同士が結合することになる。この
突起４ａの間隔は熱処理（６００℃前後）における結晶
の成長距離によって設定できるものであるが、完全な単
結晶とするには５μｍ以下とするのが望ましい。また、
突起４ａは単結晶であるためにその結晶方位は揃ってお
り、固相成長した結晶同士の結合面において粒界を形成
することはない。なお、熱処理時には非晶質Ｓｉ薄膜
３’と突起４ａとの接触を確実にするため、荷重をかけ
るようにするとよい。
位置関係を制御しておけば、ランダムな核発生が起こる
前に固相成長した結晶同士が結合することになる。この
突起４ａの間隔は熱処理（６００℃前後）における結晶
の成長距離によって設定できるものであるが、完全な単
結晶とするには５μｍ以下とするのが望ましい。また、
突起４ａは単結晶であるためにその結晶方位は揃ってお
り、固相成長した結晶同士の結合面において粒界を形成
することはない。なお、熱処理時には非晶質Ｓｉ薄膜
３’と突起４ａとの接触を確実にするため、荷重をかけ
るようにするとよい。
【００１６】次に、図２（ｂ）に示すように、この２枚
のウエハ１，４を貼り合わせたまま酸化する。これによ
り突起４ａの先端を介して接触する２枚のウエハ１，４
は、接触部に酸化膜５が介在することになる。
のウエハ１，４を貼り合わせたまま酸化する。これによ
り突起４ａの先端を介して接触する２枚のウエハ１，４
は、接触部に酸化膜５が介在することになる。
【００１７】次に、この貼り合せウエハをＨＦ水溶液に
浸漬することで、上述の図２（ｂ）の工程で形成された
酸化膜５はエッチング除去され、図２（ｃ）に示すよう
に、２枚のウエハ１，４が分離される。
浸漬することで、上述の図２（ｂ）の工程で形成された
酸化膜５はエッチング除去され、図２（ｃ）に示すよう
に、２枚のウエハ１，４が分離される。
【００１８】以上のように、本実施例の製造方法によれ
ば、非晶質Ｓｉ薄膜３’の表面側から、結晶軸の揃った
単結晶Ｓｉウエハ４の突起４ａによるシードを供給し、
このシードから固相成長するようにしているため、単結
晶Ｓｉウエハ４できまる所定の方位を有する単結晶Ｓｉ
薄膜３を得ることができる。
ば、非晶質Ｓｉ薄膜３’の表面側から、結晶軸の揃った
単結晶Ｓｉウエハ４の突起４ａによるシードを供給し、
このシードから固相成長するようにしているため、単結
晶Ｓｉウエハ４できまる所定の方位を有する単結晶Ｓｉ
薄膜３を得ることができる。
【００１９】また、従来のように下地からシードを供給
するものではないため、絶縁基板の材質も特に選ばず、
例えばガラス基板でもよい。またシード形成時に従来構
成していた開口部に起因して発生する凹凸も低減でき、
平坦化も期待できる。
するものではないため、絶縁基板の材質も特に選ばず、
例えばガラス基板でもよい。またシード形成時に従来構
成していた開口部に起因して発生する凹凸も低減でき、
平坦化も期待できる。
【００２０】なお、上記実施例では突起をピラミッド状
としてその先端を点状としたが、これを線状としても非
晶質Ｓｉ薄膜３’との接触面積が小さければ分離酸化の
際に形成する酸化膜厚は薄くでき、接合部と非接合部で
のＳｉ薄膜の差を小さくできる。
としてその先端を点状としたが、これを線状としても非
晶質Ｓｉ薄膜３’との接触面積が小さければ分離酸化の
際に形成する酸化膜厚は薄くでき、接合部と非接合部で
のＳｉ薄膜の差を小さくできる。
【００２１】次に、図３，図４を用いて本発明の第２実
施例を説明する。まず、シードを供給する単結晶Ｓｉウ
エハ４の主表面にレジストを塗布し、電子ビーム露光に
より微細ドットパターンを形成する。その後、異方性ド
ライエッチングによりＳｉをエッチングして、図３に示
すように、突起４ｂを形成する。その後、図４（ａ）〜
（ｃ）に示すように、上述の図２（ａ）〜（ｃ）に示す
工程と同様にして、２枚のウエハ１，４を貼り合わせ、
熱処理して分離酸化を行い、ＨＦ水溶液によるウエハ分
離を行うことで、単結晶ＳＯＩ薄膜３を形成した絶縁基
板を得ることができる。
施例を説明する。まず、シードを供給する単結晶Ｓｉウ
エハ４の主表面にレジストを塗布し、電子ビーム露光に
より微細ドットパターンを形成する。その後、異方性ド
ライエッチングによりＳｉをエッチングして、図３に示
すように、突起４ｂを形成する。その後、図４（ａ）〜
（ｃ）に示すように、上述の図２（ａ）〜（ｃ）に示す
工程と同様にして、２枚のウエハ１，４を貼り合わせ、
熱処理して分離酸化を行い、ＨＦ水溶液によるウエハ分
離を行うことで、単結晶ＳＯＩ薄膜３を形成した絶縁基
板を得ることができる。
【００２２】なお、上記第１実施例のようにアルカリ溶
液による異方性エッチングを用いて突起を形成する場合
には、マスクパターンサイズにバラツキがあるとピラミ
ッド状突起の高さがバラツクことがある。その場合、非
晶質Ｓｉ薄膜との接触を行った時に部分的に接触しない
箇所ができることがある。しかしながら、本実施例では
ウエハの主表面を維持したまま突起４ｂを形成できるた
め、複数ある突起の高さを均一に揃えることができる。
ここで、本実施例では接触領域が面となるためこの面積
を極力低減する必要があるが、電子ビーム描画を用いる
ようにすれば線幅として数１００Ａ程度のパターンを加
工でき、後工程の分離酸化において酸化膜５により両基
板を良好に分離することができ、問題は起こらない。な
お、電子ビームのかわりにＦＩＢ装置をもちいて直接Ｓ
ｉウエハ４を加工するようにしてもよい。また、突起４
ｂの高さは酸化工程で酸素の供給の妨げにならないよ
う、数１０００Å程度以上とすることが望ましい。
液による異方性エッチングを用いて突起を形成する場合
には、マスクパターンサイズにバラツキがあるとピラミ
ッド状突起の高さがバラツクことがある。その場合、非
晶質Ｓｉ薄膜との接触を行った時に部分的に接触しない
箇所ができることがある。しかしながら、本実施例では
ウエハの主表面を維持したまま突起４ｂを形成できるた
め、複数ある突起の高さを均一に揃えることができる。
ここで、本実施例では接触領域が面となるためこの面積
を極力低減する必要があるが、電子ビーム描画を用いる
ようにすれば線幅として数１００Ａ程度のパターンを加
工でき、後工程の分離酸化において酸化膜５により両基
板を良好に分離することができ、問題は起こらない。な
お、電子ビームのかわりにＦＩＢ装置をもちいて直接Ｓ
ｉウエハ４を加工するようにしてもよい。また、突起４
ｂの高さは酸化工程で酸素の供給の妨げにならないよ
う、数１０００Å程度以上とすることが望ましい。
【００２３】図５および図６は本発明の第３実施例によ
る，シード用単結晶Ｓｉウエハ４の加工方法を説明する
図である。本実施例は単結晶Ｓｉの突起を陽極化成処理
によって形成するものである。図５に示すように、単結
晶Ｓｉ基板４を用意し、単結晶Ｓｉ基板４の裏面側にア
ルミ電極板７を配置し、単結晶Ｓｉ基板４の表面が露出
するようにアルミ電極板７を保護用ワックス８で覆う。
そして、この単結晶Ｓｉ基板４を濃度約２５％のＨＦ水
溶液１２に浸し、白金電極９を対向配置する。そして、
単結晶Ｓｉ基板４を陽極とし、白金電極９を陰極として
定電流源１０から電流を流して、単結晶Ｓｉ基板４の表
面を陽極化成処理する。
る，シード用単結晶Ｓｉウエハ４の加工方法を説明する
図である。本実施例は単結晶Ｓｉの突起を陽極化成処理
によって形成するものである。図５に示すように、単結
晶Ｓｉ基板４を用意し、単結晶Ｓｉ基板４の裏面側にア
ルミ電極板７を配置し、単結晶Ｓｉ基板４の表面が露出
するようにアルミ電極板７を保護用ワックス８で覆う。
そして、この単結晶Ｓｉ基板４を濃度約２５％のＨＦ水
溶液１２に浸し、白金電極９を対向配置する。そして、
単結晶Ｓｉ基板４を陽極とし、白金電極９を陰極として
定電流源１０から電流を流して、単結晶Ｓｉ基板４の表
面を陽極化成処理する。
【００２４】これは、ＨＦ水溶液１２中においてＯ2-と
ＯＨ- が単結晶Ｓｉ基板４に引きつけられ、単結晶Ｓｉ
基板４の表面においてＯ2-とＯＨ- の電子が奪われ活性
な酸素が発生する。そして、この活性な酸素によりＳｉ
Ｏ2 が単結晶Ｓｉ基板４の表面に形成され、このＳｉＯ
2 がＨＦ水溶液１２にて溶解される。このようなメカニ
ズムのもとに陽極化成処理が進み、図６に示すように単
結晶Ｓｉ基板４の表面において多孔質Ｓｉ層４ｃが形成
される。この多孔質Ｓｉ層４ｃは径が数ｎｍ程度の量子
細線よりなっている。なお、図５中、１１は電流計であ
る。
ＯＨ- が単結晶Ｓｉ基板４に引きつけられ、単結晶Ｓｉ
基板４の表面においてＯ2-とＯＨ- の電子が奪われ活性
な酸素が発生する。そして、この活性な酸素によりＳｉ
Ｏ2 が単結晶Ｓｉ基板４の表面に形成され、このＳｉＯ
2 がＨＦ水溶液１２にて溶解される。このようなメカニ
ズムのもとに陽極化成処理が進み、図６に示すように単
結晶Ｓｉ基板４の表面において多孔質Ｓｉ層４ｃが形成
される。この多孔質Ｓｉ層４ｃは径が数ｎｍ程度の量子
細線よりなっている。なお、図５中、１１は電流計であ
る。
【００２５】本第３実施例によれば高価なＥＢ露光装置
やＦＩＢ装置を用いなくても簡単に安価に微細突起を形
成できる。
やＦＩＢ装置を用いなくても簡単に安価に微細突起を形
成できる。
【図１】図（ａ），（ｂ）は本発明第１実施例に使用す
る単結晶Ｓｉ基板４の製造方法を説明するために供する
図である。
る単結晶Ｓｉ基板４の製造方法を説明するために供する
図である。
【図２】図（ａ）〜（ｃ）は本発明第１実施例の製造工
程順における断面図である。
程順における断面図である。
【図３】本発明第２実施例に使用する単結晶Ｓｉ基板４
の製造方法を説明するために供する図である。
の製造方法を説明するために供する図である。
【図４】図（ａ）〜（ｃ）は本発明第２実施例の製造工
程順における断面図である。
程順における断面図である。
【図５】本発明第３実施例に使用する単結晶Ｓｉ基板４
の製造方法を説明するために供する図である。
の製造方法を説明するために供する図である。
【図６】本発明第３実施例に使用する単結晶Ｓｉ基板４
の製造方法を説明するために供する図である。
の製造方法を説明するために供する図である。
１ Ｓｉ基板 ２ 絶縁膜 ３’ 非晶質Ｓｉ薄膜 ３ 単結晶Ｓｉ薄膜 ４ 単結晶Ｓｉ基板 ４ａ，４ｂ，４ｃ 突起 ５ 酸化膜
Claims (1)
- 【請求項１】 絶縁基板と、その表面に複数の突起が形
成された単結晶半導体基板とを用意し、前記絶縁基板上
に非晶質半導体膜を形成する工程と、 前記非晶質半導体膜表面に対向して前記単結晶半導体基
板を前記突起の形成された表面側において配置し、両者
を接触させる工程と、 前記非晶質半導体膜および前記単結晶半導体基板を熱処
理して単結晶半導体基板の突起先端部をシードとして前
記非晶質半導体膜を結晶化させる工程と、 該結晶化半導体膜と前記単結晶半導体基板の接する領域
が酸化物により完全分離するまで酸化する工程と、 該酸化物をエッチング除去することにより、前記結晶化
半導体膜の形成された絶縁基板と前記単結晶半導体基板
とを分離する工程とを含むことを特徴とする半導体膜の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289886A JPH05129200A (ja) | 1991-11-06 | 1991-11-06 | 半導体膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289886A JPH05129200A (ja) | 1991-11-06 | 1991-11-06 | 半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129200A true JPH05129200A (ja) | 1993-05-25 |
Family
ID=17749047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289886A Withdrawn JPH05129200A (ja) | 1991-11-06 | 1991-11-06 | 半導体膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129200A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260145A (ja) * | 2003-02-03 | 2004-09-16 | Mitsubishi Electric Corp | 結晶膜の製造方法 |
| JP2006216658A (ja) * | 2005-02-02 | 2006-08-17 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP2009224727A (ja) * | 2008-03-18 | 2009-10-01 | Semiconductor Technology Academic Research Center | 半導体装置とその製造方法 |
| JP2012507171A (ja) * | 2008-10-31 | 2012-03-22 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 |
| JP2012507172A (ja) * | 2008-10-31 | 2012-03-22 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | マイクロエレクトロニクス分野において単結晶膜を形成する方法 |
-
1991
- 1991-11-06 JP JP3289886A patent/JPH05129200A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004260145A (ja) * | 2003-02-03 | 2004-09-16 | Mitsubishi Electric Corp | 結晶膜の製造方法 |
| JP2006216658A (ja) * | 2005-02-02 | 2006-08-17 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP4734944B2 (ja) * | 2005-02-02 | 2011-07-27 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| JP2009224727A (ja) * | 2008-03-18 | 2009-10-01 | Semiconductor Technology Academic Research Center | 半導体装置とその製造方法 |
| US8963124B2 (en) | 2008-03-18 | 2015-02-24 | Semiconductor Technology Academic Research Center | Semiconductor device including a plurality of different functional elements and method of manufacturing the same |
| JP2012507171A (ja) * | 2008-10-31 | 2012-03-22 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 |
| JP2012507172A (ja) * | 2008-10-31 | 2012-03-22 | コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ | マイクロエレクトロニクス分野において単結晶膜を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| EP0307108A1 (en) | Method of forming crystal | |
| JPH05129200A (ja) | 半導体膜の製造方法 | |
| JP2000068493A (ja) | 量子構造体を有する半導体素子とその製造方法 | |
| JPH0529217A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2743370B2 (ja) | 多結晶膜の形成方法 | |
| JPH08213316A (ja) | 半導体薄膜の作製方法 | |
| JP2629427B2 (ja) | アルミニウム膜の形成方法 | |
| JPH07183485A (ja) | 量子細線装置及び製造方法 | |
| JPH05267270A (ja) | 多孔質半導体の作成方法及び多孔質半導体基板 | |
| JPH0468770B2 (ja) | ||
| JPH05326692A (ja) | 半導体装置の製造方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JP2000188388A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH04349619A (ja) | 単結晶半導体膜の製造方法 | |
| JPH0817741A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JP2000286245A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07169938A (ja) | 量子細線装置及び製法 | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JPH07176497A (ja) | 量子細線装置および製法 | |
| JP3485355B2 (ja) | 半導体装置の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP3293688B2 (ja) | 半導体基板の作製方法 | |
| JPH09135017A (ja) | 量子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |