JPH07183485A - 量子細線装置及び製造方法 - Google Patents

量子細線装置及び製造方法

Info

Publication number
JPH07183485A
JPH07183485A JP32395493A JP32395493A JPH07183485A JP H07183485 A JPH07183485 A JP H07183485A JP 32395493 A JP32395493 A JP 32395493A JP 32395493 A JP32395493 A JP 32395493A JP H07183485 A JPH07183485 A JP H07183485A
Authority
JP
Japan
Prior art keywords
single crystal
pattern
substrate
needle
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32395493A
Other languages
English (en)
Inventor
Yoshihiko Okajima
芳彦 岡島
Kazuo Kato
和男 加藤
Yoshihisa Moriya
吉久 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP32395493A priority Critical patent/JPH07183485A/ja
Publication of JPH07183485A publication Critical patent/JPH07183485A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/125Quantum wire structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 電子デバイス等に使用される半導体量子細線
装置を得る。 【構成】 単結晶基板に、(イ)該単結晶基板上にVL
S成長法により形成された針状単結晶からなる量子細線
及び(ロ)該単結晶基板と絶縁物層を介して形成された
少なくとも1つの電極が設置された量子細線装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子デバイス等に使用
される半導体量子細線装置に関するものである。
【0002】
【従来技術】近年、1次元電子をキャリアとして用いる
量子細線素子は、次世代の超高速素子として有望視され
ている。細線内では弾性散乱等が抑制されることから、
細線内の電子移動度は極めて高くなることが知られてい
る。(H.Sakaki:Jpn.J.Appl.Phys.19,L735-L738(1980)
【0003】従来、半導体量子細線の作成方法について
様々な提案がなされているが、まだ確立した方法はな
く、以下に従来の半導体量子細線の作成方法の一例を説
明する。図2は従来の半導体量子細線の作成方法を示す
工程図で、図2は細線の方向に対して垂直な断面図であ
る。図2の(a)に示すようにGaAs基板11上に障
壁層12(AlGaAs層)と量子井戸層13(GaA
s層)からなる積層構造を形成する。次に電子ビーム露
光によって細線パターンのレジストマスク14を形成し
たのちに、図2の(b)に示すようにウェットケミカル
エッチングのサイドエッチングを利用して細線を形成す
る。次に図2の(c)に示すようにレジストを除去した
のち埋め込み成長により量子細線15を形成する。
【0004】
【発明が解決しようとする課題】しかしながら上記の従
来の方法では、レジストと基板との密着性が不十分なた
めサイドエッチングの制御性が悪いこと、電子ビーム露
光量にゆらぎが存在することから細線幅にゆらぎが存在
し、量子細線の効果が十分得られないという課題を有し
ていた。さらに、この方法では、基板面に対して同一方
向の量子細線しか得られず、基板面に対して垂直方向の
量子細線が得られず、電子放射用エミッター等の電子デ
バイスとしては、実用的でない欠点を有していた。本発
明は、電子放射用エミッター等の電子デバイスとして実
用可能な針状単結晶で、製法上の複雑さ及び細線幅のゆ
らぎを根本的に解決するもので、1次元電子の散乱等も
少なく、高移動度が実現可能で、基板面と垂直方向の量
子細線を構成してなる量子細線装置及びその製造方法を
提供することを目的とするものである。
【0005】
【課題を解決するための手段】本発明の第1の発明は、
単結晶基板に、(イ)該単結晶基板上にVLS成長法に
より形成された針状単結晶の量子細線及び(ロ)該単結
晶基板と絶縁物層を介して形成された少なくとも1つの
電極が設置されたことを特徴とする量子細線装置であ
り、第2の発明は、量子細線装置の製造方法において、
(1)単結晶基板表面の所望の位置に、金属層のパター
ンを形成し、該パターン周辺の単結晶基板面をエッチン
グ処理し、(2)該単結晶を構成する元素を含む原料ガ
ス雰囲気内で、該パターン部の金属層に元素をとり込
み、針状単結晶を成長させ、(3)該単結晶基板表面に
絶縁物層を介して少なくとも1つの電極を形成し、
(4)該パターン部周辺の電極及び絶縁物層をエッチン
グにより除去する、の順序にて製造することを特徴とす
る量子細線装置の製造方法。であり、第3の発明は、量
子細線装置の製造方法において、(1)単結晶基板表面
に、絶縁物層を介して少なくとも1つの電極を積層し、
(2)エッチングにより電極及び絶縁物層の一部を除去
して、該単結晶基板面を露出させ、(3)該単結晶基板
の露出面の所望の位置に、金属層のパターンを形成し、
(4)該パターン周辺の単結晶基板面をエッチング処理
し、(5)該単結晶を構成する元素を含む原料ガス雰囲
気内で、該パターン部の金属層に元素を取り込み、針状
単結晶を成長させる、の順序にて製造することを特徴と
する量子細線装置の製造方法である。
【0006】まず、本発明で用いられるVLS成長法に
ついて説明する。この方法は、(R.S.Wagner and W. C.
Ellis:Appl. Phys Letters4 (1964) 89)に開示されて
いるものである。図3はかかる針状結晶の形成方法を説
明するための図である。図3(a)に示すように、表面
が(111)面であるシリコン単結晶基板1の所定の位
置にAuの層2を載置する。これをSiH4、SiCl4 などの
シリコンを含むガスの雰囲気の中でSi−Au合金の融点以
上に加熱する。Si−Au合金はその融点が低いため、Au
の層2は載置された部分にこの合金の液滴ができる。こ
の時、ガスの熱分解により、シリコンが雰囲気中より取
り込まれるが、液状体は他の固体状態に比べてシリコン
原子を取り込み易く、Si−Au合金の液滴中には次第にシ
リコンが過剰になる。この過剰シリコンはシリコン基板
1上にエピタキシャル成長し同図(b)に示すように<
111>軸方向に沿って、頂部にSi−Au合金液滴5を有
しつつ、針状結晶3が成長する。また、針状結晶3は単
結晶であり、基板1の結晶方位と同一方位を有する。ま
た、針状結晶3の直径は、図3ー(C)に示す様に、針
状結晶3形成時に温度勾配をもたせる等により可変させ
ることができる。尚、以上の結晶成長機構はVLS(Va
por-liquid-Solid)成長と呼ばれており、以下VLS成
長と記す。
【0007】本発明に用いられる単結晶基板としては、
Si、LaB6 、Ge、α−Al23 、GaAs、G
aP、MgO、NiO、SiC、AlN、B、Se、I
nP等の単結晶が表面に存在する基板で、均一厚さの薄
膜又は薄膜がパターン化された島状等の形状で存在する
基板が好ましい。単結晶基板の厚さの制限はなく、任意
の厚さのものが用いられる。具体的には、Si、LaB
6 、GaAs等の単結晶基板、SOI基板及びSIMO
X基板が特に好ましい。SOI基板としては、Si
2 、サファイア(α−Al2 3 ),スピネル(Mg
AlO3 )等の絶縁性を有する単結晶基板の表面に熱処
理法にて、単結晶Si層を張り合わせる方法又は絶縁性
基板の表面にSi単結晶膜を形成する方法等による基板
がある。SIMOX基板としては単結晶Si基板に酸素
イオンを打ち込んで単結晶領域直下に酸化領域を形成す
る方法による基板がある。
【0008】本発明の単結晶基板表面の所望の位置に、
パターンの金属層を形成する金属としては、針状単結晶
を構成する元素と合金を形成するもの、又は針状単結晶
よりも融点の低い金属が用いられる。これらは、基板上
で液滴を形成する金属であり、具体的には、Au、P
t、Ag、Cu、Pd、及びGaである。特に好ましく
はAu、Pt及びGaである。金属層のパターンの形状
に特に制限はないが、具体的には、円形、楕円形、四角
形及び多角形等である。パターンの形成はフォトリソグ
ラフ法、スパッター法、蒸着法、エッチング法などを組
み合わせることによって行われる。パターンの形状が円
形又はそれに近い場合を例にとれば、パターンの直径は
20〜3000Åが好ましく、アスペクト比(パターン
の厚み/パターンの直径)は0.1〜10の範囲が好ま
しい。
【0009】本発明のレジスト、金属層及び基板のエッ
チング処理方法としては、ドライエッチング法が好まし
く、イオンビーム法等のドライエッチング処理方法が好
ましい。本発明における単結晶基板のエッチング量は、
位置精度、キンク及びブランチ等を考慮すると、一般的
に20Å以上であり、エッチングにより形成される台形
部(凸状部)は、単結晶の位置精度を保つため及び単結
晶の成長の安定性のため必要である。
【0010】本発明の針状単結晶としては、VLS成長
によって形成できるものが挙げられる。具体的には、S
i、LaB6 、Ge、α−Al2 3 、GaAs、Ga
P、MgO、NiO、SiC,AlN、B、Se、In
P等である。特に好ましくはSi、GaAs、GaP、
InP及びLaB6 である。本発明の針状単結晶は、基
板表面に、直立的に配置されてなることが好ましいが、
必ずしも直立でなくてもよい。又、針状単結晶は、根本
よりも先端が細くなった形状のもの及び柱状が好まし
く、特に根本よりも先端が細くなった形状のものが好ま
しい。また、先端が細くなった形状のものは、針状結晶
の形成時に温度勾配をもたせる等により形成することが
できる。VLS成長法により形成された針状単結晶は上
端部にパターンとして配置された金属と単結晶との合金
が存在する。この合金が存在したままでも量子細線とし
て使用できるが、エッチング処理等で合金を除去して、
量子細線として使用することが好ましい。
【0011】針状単結晶は前記パターンに対応して形成
されるもので、針状単結晶の高さは時間、温度、Auの
量によって自由に制御できるため、針状単結晶の形状
は、任意の形状のものが形成できる。その直径は200
0Å以下であり、特に好ましくは20〜1000Åであ
り、その断面積は0.03μm2 以下である。本発明の
VLS成長法による針状単結晶は、選択成長による単結
晶に比べ、所望の位置に対する位置精度がすぐれている
ため、針状単結晶のピッチ間距離を小さくできる利点が
ある。
【0012】本発明の単結晶基板表面に絶縁物層を形成
する方法は、基板表面にSiO2 からなる絶縁膜をCV
D法等により堆積する方法、単結晶基板表面を酸素雰囲
気で常温又は加熱にて酸化する方法等が用いられる。絶
縁層の厚さは20Å以上好ましくは50Å以上である。
又、絶縁層を所定のパターンにエッチングする方法はフ
ォトリソグラフ法及びスパッター法等が用いられる。
【0013】本発明の電極は、単結晶基板表面に絶縁物
層を介して少なくとも1つが設置され、必要に応じて、
複数個設置される。電極を形成する材料は、導電性を有
するものであればよく、例えばAu、Ag、Cu、M
o、W及びTaである。通常、電極は、絶縁物層を介
し、基板とほぼ平行な層状に形成されるが、設計によ
り、平行な層状に形成できない場合は、かならずしも層
状でなくてもよい。本発明の量子細線装置は、量子効果
を利用した半導体量子細線や量子細線を用いたデバイス
並びに針状の電子放出材料を用いた電子デバイス(電子
放出用エミッター)、フラットパネルヂスプレイなどに
使用できる。
【0014】
【作用】本発明の手段により単結晶基板表面に設けた半
導体量子細線は、それ自身、均一な針状単結晶からなる
細線を有し、絶縁層を介して電極を形成することにより
電子放射用エミッター等として使用できる。本発明の針
状結晶は先端が鋭角であるため、エミッターとして使用
した場合、電子の放射効率を上げることである。
【0015】以下実施例により本発明を詳細に説明す
る。
【0016】
【実施例】
実施例1 以下、図1を用いて説明する。<111>方位の厚さ5
00μmのシリコン単結晶基板1上に、スパッター法で
Au薄膜層6を形成し、レジスト7を塗布した(図1ー
(a))。フォトリソグラフィー法にてパターンを形成
し、EBのドライエッチングを行い、Au薄膜層をエッ
チングした。次に、シリコン単結晶基板を30Åエッチ
ングする。その後、レジスト剥離を行い、Auパターン
を形成した(図1ー(b))。形成されたAuパターン
8は、直径300Å、厚み50Åであった。このAuパ
ターンの位置に、後に述べる工程で針状単結晶が形成さ
れる。その結果、台形部9に残ったSi上部の直径は3
20Åであった。このように多数のAuをパターン化し
た基板を反応管内で950℃に加熱し、四塩化珪素と水
素の混合ガス(四塩化珪素/水素ガスのモル比=0.0
2)を流し、Auパターンの位置に直立的に、針状単結
晶を形成した(図1ー(c))。次に、基板面にCVD
法により、SiO2 の絶縁物層10を1.0μmの厚さ
に形成する。次に、0.1μmのAu薄膜をスパッター
法にて形成し電極層17(引き出し電極)とした(図1
ー(d))。その後、Auパターン周辺のAu薄膜及び
SiO2 絶縁物層をフォトリソグラフィー法により、円
形(直径2μm)にエッチングした(図1ー(e))。
このようにして得られた針状単結晶は、SEM観察(1
0000倍)の結果、土台部、針状単結晶部及び先端金
属層部からなり、1/2高さの直径が170Å、高さが
0.7μmであった。微細な針状単結晶の随伴は認めら
れず、所望のAuパターンの位置に対し、得られた針状
結晶の位置は同一の位置であり、キンク(折れ曲が
り)、ブランチ(枝別れ)は認められなかった。さら
に、エッチングで先端のAu−Si合金を除去して、量
子細線装置を得た(図1ー(f))。上記から明らかの
ように、VLS成長法により形成された針状単結晶は、
極めて幅の狭いシリコン細線であり、電子放出用エミッ
ターとして使用可能であった。
【0017】実施例2 <111>方位の厚さ500μmのシリコン単結晶基板
1上に、CVD法により、SiO2 の絶縁物層10を
0.5μmの厚さに形成する。さらに、スパッター法で
絶縁物層10の上にAu電極層17(ゲート電極)を
0.1μmの厚さに形成し、さらに、SiO2 の絶縁物
層10を0.3μmの厚さに形成し、スパッター法で絶
縁物層10の上にAu電極層17(アノード電極)を
0.1μmの厚さに形成した(図4ー(a))。次に、
フォトリソグラフィー法により、SiO 2 の絶縁物層及
びAu電極層17を円形(直径2μm)にエッチング
し、単結晶露出部を10μmの距離をおいて格子状に設
けた(図4ー(b))。次に、単結晶露出部にスパッタ
ー法でAu薄膜層6を形成する(図4ー(c))。レジ
ストを塗布し、フォトリソグラフィー法にて各単結晶露
出部に1個ずつのパターンを形成し、EBのドライエッ
チングを行い、Au薄膜層をエッチングし、次に、シリ
コン単結晶基板を30Åエッチングし、その後、レジス
ト剥離を行い、Auパターンを形成した(図4ー
(d))。形成されたAuパターン8は、直径300
Å、厚み50Åであった。このAuパターンの位置に、
後に述べる工程で針状単結晶が形成される。その結果、
台形部9に残ったSi上部の直径は320Åであった。
このように多数のAuをパターン化した基板を反応管内
で950℃に加熱し、四塩化珪素と水素の混合ガス(四
塩化珪素/水素ガスのモル比=0.02)を流し、Au
パターンの位置に直立的に、針状単結晶を形成した。こ
のようにして得られた針状単結晶は、SEM観察(10
000倍)の結果、土台部、針状単結晶部及び先端金属
層部からなり、1/2高さの直径が160Å、高さが
0.4μmであった。微細な針状単結晶の随伴は認めら
れず、また所望のAuパターンの位置に対し、得られた
針状結晶の位置は同一の位置であり、キンク(折れ曲が
り)、ブランチ(枝別れ)は認められなかった(図4ー
(e))。さらに、エッチングで先端のAu−Si合金
を除去して、量子細線装置を得た。(図4ー(f))上
記から明らかのように、VLS成長法により形成された
針状単結晶は、極めて幅の狭いシリコン細線であり、電
子放出用エミッターとして使用可能であった。
【0018】実施例3 実施例2において、<111>方位の厚さ500μmの
シリコン単結晶基板にかえて、GaAs単結晶基板を用
い、四塩化珪素と水素の混合ガスにかえて、トリメチル
ガリウムとアルシンの混合ガスを用い、450〜550
℃に加熱し、GaAs針状単結晶を形成した以外は同様
におこなった。VLS成長法により形成された針状単結
晶は、極めて幅の狭いシリコン細線であり、電子放出用
エミッターとして使用可能であった。
【0019】比較例1 実施例1においてAuパターンを設置しなかった以外は
同様に行った。針状単結晶が形成されなかった。
【0020】
【発明の効果】以上のように本発明にて、単結晶基板
に、(イ)該単結晶基板上にVLS成長法により形成さ
れた針状単結晶の量子細線及び(ロ)該単結晶基板と絶
縁物層を介して形成された少なくとも1つの電極が設置
された量子細線装置が得られる。
【図面の簡単な説明】
【図1】本発明の量子細線装置の製法を示す図である。
【図2】従来の半導体量子細線の作成方法を示す工程図
【図3】従来のVLS成長法の工程を示す図である。
【図4】本発明の量子細線装置の製法を示す図である。
【符号の説明】 1 シリコン単結晶基板 2 Auの層 3 針状結晶 5 SiーAu合金液滴 6 Au溥膜層 7 レジスト 8 Auパターン 9 台形部 11 GaAs基板 12 障壁層(AlGaAs層) 13 量子井戸層(GaAs層) 14 レジストマスク 15 量子細線 16 埋め込み層 17 電極層(電極)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 単結晶基板に、(イ)該単結晶基板上に
    VLS成長法により形成された針状単結晶の量子細線及
    び(ロ)該単結晶基板と絶縁物層を介して形成された少
    なくとも1つの電極が設置されたことを特徴とする量子
    細線装置。
  2. 【請求項2】 量子細線装置の製造方法において、 (1)単結晶基板表面の所望の位置に、金属層のパター
    ンを形成し、該パターン周辺の単結晶基板面をエッチン
    グ処理し、 (2)該単結晶を構成する元素を含む原料ガス雰囲気内
    で、該パターン部の金属層に元素をとり込み、針状単結
    晶を成長させ、 (3)該単結晶基板表面に絶縁物層を介して少なくとも
    1つの電極を形成し、 (4)該パターン部周辺の電極及び絶縁物層をエッチン
    グにより除去する、 の順序にて製造することを特徴とする量子細線装置の製
    造方法。
  3. 【請求項3】 量子細線装置の製造方法において、 (1)単結晶基板表面に、絶縁物層を介して少なくとも
    1つの電極を積層し、 (2)エッチングにより電極及び絶縁物層の一部を除去
    して、該単結晶基板面を露出させ、 (3)該単結晶基板の露出面の所望の位置に、金属層の
    パターンを形成し、 (4)該パターン周辺の単結晶基板面をエッチング処理
    し、 (5)該単結晶を構成する元素を含む原料ガス雰囲気内
    で、該パターン部の金属層に元素を取り込み、針状単結
    晶を成長させる、 の順序にて製造することを特徴とする量子細線装置の製
    造方法。
JP32395493A 1993-12-22 1993-12-22 量子細線装置及び製造方法 Pending JPH07183485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32395493A JPH07183485A (ja) 1993-12-22 1993-12-22 量子細線装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32395493A JPH07183485A (ja) 1993-12-22 1993-12-22 量子細線装置及び製造方法

Publications (1)

Publication Number Publication Date
JPH07183485A true JPH07183485A (ja) 1995-07-21

Family

ID=18160488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32395493A Pending JPH07183485A (ja) 1993-12-22 1993-12-22 量子細線装置及び製造方法

Country Status (1)

Country Link
JP (1) JPH07183485A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765049A (en) * 1995-06-26 1998-06-09 Canon Kabushiki Kaisha Optical apparatus having lens system change-over mechanism
JP2005191171A (ja) * 2003-12-25 2005-07-14 Nippon Telegr & Teleph Corp <Ntt> 三次元閉じ込め量子ナノ構造体及びその製造方法
JP2006005205A (ja) * 2004-06-18 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 多孔構造体及びその製造方法
JP2009269170A (ja) * 2001-03-30 2009-11-19 Univ California ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
JP2010283381A (ja) * 2010-08-26 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765049A (en) * 1995-06-26 1998-06-09 Canon Kabushiki Kaisha Optical apparatus having lens system change-over mechanism
JP2009269170A (ja) * 2001-03-30 2009-11-19 Univ California ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
JP2010167560A (ja) * 2001-03-30 2010-08-05 Regents Of The Univ Of California ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
US7834264B2 (en) 2001-03-30 2010-11-16 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2011093090A (ja) * 2001-03-30 2011-05-12 Regents Of The Univ Of California ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
US9881999B2 (en) 2001-03-30 2018-01-30 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2005191171A (ja) * 2003-12-25 2005-07-14 Nippon Telegr & Teleph Corp <Ntt> 三次元閉じ込め量子ナノ構造体及びその製造方法
JP4563026B2 (ja) * 2003-12-25 2010-10-13 日本電信電話株式会社 三次元閉じ込め量子ナノ構造体の製造方法
JP2006005205A (ja) * 2004-06-18 2006-01-05 Nippon Telegr & Teleph Corp <Ntt> 多孔構造体及びその製造方法
JP2010283381A (ja) * 2010-08-26 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造の製造方法

Similar Documents

Publication Publication Date Title
US5188977A (en) Method for manufacturing an electrically conductive tip composed of a doped semiconductor material
EP0838865B1 (en) Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
JP5688775B2 (ja) グラフェン素材の製造方法
JPH0555545A (ja) 量子素子の製造方法
US6780663B2 (en) Method of forming floating structure of substrate and method of manufacturing floating structure gate electrode and field emission device employing the floating structure
KR100449071B1 (ko) 전계 방출 소자용 캐소드
KR100327496B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
KR101301080B1 (ko) 삼극 전계방출소자의 제조방법
JPH07183485A (ja) 量子細線装置及び製造方法
JP4032264B2 (ja) 量子細線を有する素子の製造方法
JP4362874B2 (ja) 量子構造体を有する半導体素子とその製造方法
JPH07169938A (ja) 量子細線装置及び製法
JPH07176497A (ja) 量子細線装置および製法
JPH05129200A (ja) 半導体膜の製造方法
JPH06275908A (ja) 化合物半導体の微細構造形成方法
WO2023105899A1 (ja) 電界放出素子およびその製造方法
JP2612565B2 (ja) 電子放出素子及びその製造方法
JP2527016B2 (ja) 半導体膜の製造方法
JP2612567B2 (ja) 電子放出素子
JP2612564B2 (ja) マルチ型電子放出素子及びその製造方法
JP2561263B2 (ja) 電子放出素子の製造方法
JPH1116483A (ja) 冷陰極およびその製造方法
JP2527015B2 (ja) 半導体膜の製造方法
JP3642659B2 (ja) 半導体量子構造の製造方法及び半導体量子構造
JPH01149351A (ja) 電子放出素子及びその製造方法