JP3642659B2 - 半導体量子構造の製造方法及び半導体量子構造 - Google Patents
半導体量子構造の製造方法及び半導体量子構造 Download PDFInfo
- Publication number
- JP3642659B2 JP3642659B2 JP18373897A JP18373897A JP3642659B2 JP 3642659 B2 JP3642659 B2 JP 3642659B2 JP 18373897 A JP18373897 A JP 18373897A JP 18373897 A JP18373897 A JP 18373897A JP 3642659 B2 JP3642659 B2 JP 3642659B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- quantum
- semiconductor
- lattice
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、量子効果を発現する量子箱構造を備える半導体量子構造の製造方法及び量子効果を発現する量子箱構造を備える半導体量子構造に関する。
【０００２】
【従来の技術】
半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、一次元あるいは０次元に閉じ込められたキャリアによる量子効果が現われる。このような構造は、形状や大きさによって区別されて、量子細線、量子箱、量子ドットなどと呼ばれ、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待されている。さらに個々の量子箱をセルとしたメモリ素子、あるいは量子箱間のトンネル効果を利用した電子素子など、これまでにない新機能を有するデバイスの実現が期待されている。これらの画期的な量子箱デバイスを実現させるためには基板上の所定の位置に量子箱を形成させる技術が必須である。
【０００３】
半導体量子箱の製造法として、従来代表的な手法であった２次元の量子井戸膜をリソグラフィー技術により箱構造に加工する手法に代わり、近年、一回の結晶成長工程の中で、歪半導体薄膜成長における２次元３次元相転移現象を利用して量子箱構造を自己組織的に形成する手法、またマスクを用いて所望の位置のみに選択的に結晶成長する手法、あるいは両者の組み合わせが脚光を浴びている。この新たな手法においては、前記の方法で避けられなかった、主にリソグラフィー工程の際に副次的に発生する損傷の導入の問題が解消されている。また、一般に半導体材料の結晶成長速度が結晶面方位により異なる性質に着目し、半導体基板上に異なる方位の面からなる突起または窪みのパターンを形成し、そこに量子井戸構造を結晶成長させることで、量子箱を形成する方法も試みられている。これらの方法とその問題点について、図２を用いて説明する。
【０００４】
【発明が解決しようとする課題】
まず、図２（ａ）に示した構造を形成する方法においては、半導体基板２１の上に第１の障壁層２４を形成し、その上に濡れ層と呼ばれる数原子層程度の歪半導体層２６を形成し、この濡れ層２６上の歪半導体薄膜のStranski-Krastanov（ＳＫ）モード成長における３次元化とを利用して量子箱２７を自己組織的に形成する。相転移による３次元化は本質的にランダムな現象であるため、この手法には、量子箱２７が無秩序な位置に形成されてしまうという問題がある。
【０００５】
また、図２（ｂ）に示した構造を形成する方法においては、マスク２９の窓内に、ファセット成長半導体バッファ層２３と第１の障壁層２４とを形成し、その上に量子箱２７を成長させた後に、これを第２の障壁材料２８で埋め込む。この方法は、工程が複雑で、しかも所望の場所以外に量子井戸または量子細線が形成されてしまい、所望の性能の量子箱を得ることができないという欠点を持つ。仮に良質な量子箱２７を得ることができたとしても、量子箱２７以外の部分やマスク２８、即ち量子箱の配置できないむだな領域が大きすぎるため、この方法は実用的なデバイスの製造には適していない。
【０００６】
また、図２（ｃ）に示した構造を形成する方法においては、窪みや突起が形成された半導体基板２２上に異なる方位の面からなる突起または窪みを持つ第１の障壁層２４を形成し、その上に量子井戸構造を結晶成長させることによって量子箱を形成する。この方法においては、面方位による速度の差こそあるものの基板全面で結晶成長が起こるため、所望の量子箱２７に隣接して量子細線や量子井戸２５が形成されてしまい、その結果として充分な量子閉じ込め効果を得ることができない。
【０００７】
また、図２（ａ）の方法と、窪みパターンを設けた基板や、微小な窓を設けたマスクによる選択成長との組み合わせによっても、量子箱の位置と形状とをともに所望のものとすることはできなかった。
【０００８】
本発明の目的は、前記の問題点を解決し、半導体基板上の所望の位置に、良質な量子箱を簡単な工程によって形成することを可能とする、半導体量子構造の製造方法、及び、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を提供することである。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、本発明の半導体量子構造の製造方法においては、量子箱を形成するための半導体基板として、面方位が｛ n 1 1 ｝Ｂ面またはこの面から任意の方向へ 5度以内の範囲で傾斜された面である半導体基板を用いる。ここに n は 2、3、4、5、6 または 7 である。このような基板を用いることにより、良質な量子箱を形成するのに適した微小な窪みを有する第１の障壁層を簡単な工程によって形成することができる。前記窪みの表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面もしくは｛ 1 1 1 ｝面のうちの少なくとも１つの面に一致するかまたは近い面を含んでいる。実用上好ましくは、前記窪みは三角形または四角形を単位格子とする格子の格子点上に設けられ、前記窪みの最大幅は 250nｍ以下であり、前記窪み以外の前記第１の障壁層の表面は平坦であり、窪みと窪みの間の平坦な領域は、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成される。
【００１０】
また、本発明の半導体量子構造の製造方法においては、前記第１の障壁層に対し 1％以上の格子不整合を有する３−５族化合物半導体からなる歪量子閉じ込め層を、分子線エピタキシー法または化学気相成長法によって前記窪みの中に選択的に結晶成長させる。
【００１１】
さらに、本発明の半導体量子構造の製造方法においては、前記歪量子閉じ込め層上に、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層を形成することにより、前記窪みの位置に量子ドットまたは量子箱を選択的に形成する。
【００１２】
この半導体量子構造の製造方法を用いることによって、量子ドットまたは量子箱が所望の位置に格子配列形成されている状態が実現する。
【００１３】
なお、本発明の半導体量子構造の製造方法においては、前記半導体基板上に前記窪みを所望の平面格子点上に形成するために、例えば、前記平面格子点上に微小な選択成長マスクを形成し、前記半導体基板上に、前記選択成長マスクが横方向結晶成長で埋め込まれる成長条件下で前記第１の障壁層を結晶成長で形成する。
また、本発明に係る半導体量子構造は、例えば、上記本発明に係る半導体量子構造の製造方法によって製造することができる。
【００１４】
【発明の実施の形態】
本発明者らは化合物半導体歪薄膜結晶成長を研究する中で、面方位が｛ n 1 1｝Ｂ面（ここに n は 2、3、4、5、6 または 7 である）の半導体基板上への歪半導体成長の特異性に着目し、その中から基板上の所定の位置に量子箱を形成させる方法を発明するに至った。
【００１５】
本発明者らは｛ n 1 1 ｝Ｂ面基板上に窪みを設け、この窪みの表面が｛ 1 0 0 ｝面などの低表面エネルギー面ないしはそれに近い面で構成されるようにした。そして、この基板上に量子閉じ込め効果を有する歪半導体材料を結晶成長することで、窪みの部分に選択的に歪半導体材料が成長するようにした。この発明の概念を図１に示す。
【００１６】
図１（ａ）には｛ n 1 1 ｝Ｂ面基板１１上に第１の障壁層１２が形成され、その表面に密に微小な窪み１３が格子配列をなして設けられた状態が示されている。全ての窪み１３は等しい形状で、その表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面もしくは｛ 1 1 1 ｝面の少なくとも１つの面に一致するかまたは近い面を含むようにする。
【００１７】
図１（ｂ）は第１の障壁層１２に対し、ある程度大きな格子歪みを有する量子閉じ込め層材料の結晶成長を開始した状態を示す。Stranski-Krastanov（ＳＫ）モードで歪半導体薄膜を結晶成長させる場合において、｛ n 1 1 ｝Ｂ面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面に比して高い表面エネルギーを有する。これは、基板に対し、いわゆる濡れ層と呼ばれる数原子層程度の歪半導体１４が表面を覆っている状態において顕著になる。本発明では前述の特徴を有する窪みを設けることで、第１の障壁層の表面に｛ n 1 1 ｝Ｂ面と｛ 1 0 0 ｝面などの低表面エネルギー面とが同時に存在するようにした。歪量子閉じ込め層材料成長初期においてはどこに成長しても歪量が等しいので、表面エネルギーのより低い｛ 1 0 0 ｝面などの低表面エネルギー面に成長したほうが｛ n 1 1 ｝Ｂ面に成長するよりも全体の表面自由エネルギーを小さくできる。また、｛ n 1 1 ｝Ｂ面はＳＫモード成長に対し、もう一つの特異的性質を与える。それは成長材料の基板表面上のマイグレーション速度が非常に高いことである。加えて前記窪みを密に設け、｛ n 1 1 ｝Ｂ面上の量子閉じ込め層材料が短いマイグレーション距離で窪みに到達するようにした。これらの性質により、供給される量子閉じ込め層材料は｛ n 1 1 ｝Ｂ面上をマイグレーションして窪み１３内へ移動し、そこで｛ 1 0 0 ｝面などの低表面エネルギー面に成長する。ゆえに窪み中の低表面エネルギー面ないしはそれに近い面において、量子閉じ込め層１５が選択的に成長することになる。このような効果は、｛ n 1 1 ｝Ｂ面のうち n ＝ 2、3、4、5、6 または 7 の場合に顕著となる。その理由は、n が８よりも大きい場合は、低指数面との表面エネルギーの差が小さくなってしまうからである。
【００１８】
一方、図１中に示されているように、窪みの周囲の｛ n 1 1 ｝Ｂ面上にも高々数原子層以下の歪量子閉じ込め層材料による薄膜１４が形成される。これは前述の濡れ層である。本発明においては前述のように量子閉じ込め層材料が窪みへマイグレーションし、そこで選択的に成長するので、この濡れ層１４はひとたび形成された後、それ以上に厚く成長することも、３次元化して島構造となることもなくなるようにできる。
【００１９】
この選択成長を続けると窪み内の量子閉じ込め層１５が厚くなり、歪みエネルギーが大きくなる結果、窪み内の表面自由エネルギーが次第に高くなる。しかし、本発明者らは、第１の障壁材料と量子閉じ込め層材料の格子不整合が１％以上であれば｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面自由エネルギーが窪み内の表面自由エネルギーよりも高い状態がしばらく持続されることを見い出した。なぜなら前述の通り、｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面エネルギーが特異的に高くなるからである。ゆえに窪み内の量子閉じ込め層１５の選択成長も持続できる。さらに量子閉じ込め層の選択成長を続けると、以下の状況となる。窪み内の量子閉じ込め層１５がＳＫモードの３次元化の臨界膜厚を越えた場合、島構造１６が自己組織的に形成される。ここで窪み１３の大きさが十分小さければ、個々の窪み内には単一の島構造のみが形成される。この状況が図１（ｃ）に示されている。本発明では第１の障壁材料と量子閉じ込め層材料の格子不整合が１％以上であるようにした。ゆえに窪み内の表面自由エネルギーが｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面自由エネルギーよりも高くならないうちに窪み内で歪量子閉じ込め層が３次元化しそこでの歪が緩和される。ゆえに選択成長が破綻を来たすことがない。最後に量子閉じ込め層の成長を終了し、第２の障壁層１７を埋め込み成長させれば、量子閉じ込め構造１８が完成する。この状況が図１（ｄ）に示されている。
【００２０】
ところで、各種デバイスへ応用する上で、配列を構成する量子箱または量子ドットは均一でなければならない。均等なこれら量子構造を実現するには、マイグレーションなどで個々の窪みに供給される量子閉じ込め層材料の量を均一にする必要がある。このためには窪みの形状が等しい事は勿論だが、加えて窪みの間隔や局所的な密度も均一でなければならない。本発明では窪みを平面格子配列とすることで均一な量子構造を実現した。平面格子の単位格子として３角形、４角形、６角形の３種類が可能である。このうち６角形格子については、６角形の中心付近が、格子点にある窪みからの距離が遠い、即ち窪みが疎な領域となってしまう問題がある。実際、本発明者らは正六角形の格子の窪み配列において６角形の中心部に量子ドットや量子井戸が無秩序に生じる現象を確認した。そして、この問題が正３角形および正４角形の格子では生じない事をも見出した。
【００２１】
このように本発明では、３角および４角格子に配列させた窪みを利用して量子箱または量子ドットの配列を可能としたが、窪みと窪みの間の平坦な領域を、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるようにする事で本発明の効果が得られる事も見出した。例えば前記の距離が 150nｍの場合、どのような成長条件を用いても、窪みと窪みの中間の濡れ層１４が厚くなり、量子井戸化あるいは量子ドット化することを完全に抑制することはできない。これに対し、前記の距離が 100nｍ以下であれば、どのような障壁材料と歪量子閉じ込め層材料の組み合わせにおいても結晶成長条件の適切な選択によって配列した窪みの中のみに所望の量子構造を形成することが可能である。
【００２２】
なお、図１は｛ n 1 1 ｝Ｂ面基板について示してあるが、基板面方位が｛ n 1 1 ｝Ｂ面から任意の方向に 5度以内で傾斜したものであってもよい。また図１ではＳＫモードの３次元化により形成された島構造が量子構造となる例を示しているが、図１（ｂ）即ち３次元化する前の量子閉じ込め層を第２の障壁層で埋め込んで量子構造を形成してもよい。また窪みの表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面のうちのどれかのみで構成されていれば少なくとも問題がない。しかし窪みを実現する工程において実際に得られる表面が正確に上記の面とはならず誤差を生じる、即ち正確な面方位に対して傾斜した面となる場合がある。このような場合であっても前記の条件、即ち歪量子閉じ込め層成長において窪みの表面の表面自由エネルギーが｛ n 1 1 ｝Ｂ面上の表面自由エネルギーよりも十分低いという条件さえ満たされれば、誤差が 10度を超える大きなものであっても本発明は有効である。同様の理由で、窪みの表面が前記｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面以外、かつ｛ n 1 1 ｝Ｂ面以外の任意の指数面を含む場合でも、同様の条件のもとで本発明は有効となる。
【００２３】
このように、本発明を用いることで、量子ドットまたは量子箱の配列を基板上の任意の位置に形成することが可能になる。
【００２４】
従来においても基板表面に窪みや溝を加工し、その中に量子構造を配列させる提案や試みは多数なされてきた。しかし、従来法では窪み以外の部分にも量子構造が形成される問題点が解決されていなかった。本発明の製造方法によれば窪みの周囲の｛ n 1 1 ｝Ｂ面上においては、量子閉じ込め層は高々数原子層の濡れ層分の超薄膜にしかならず、また３次元化した島構造も皆無である。これにより、窪み内の量子構造と、窪みの周囲の濡れ層との間に大きなポテンシャルエネルギー差を設けることができる。ゆえに、選択的に窪み内に形成される量子ドットまたは量子箱の量子効果が損なわれることがない。また、ＳＫモードで窪みや溝の中に量子ドットを自己形成する手法をとる従来法では、窪みや溝の中に複数の量子ドットが無秩序に形成される問題点があった。これに対し本発明では窪みが最大部の幅が 250nｍ以下で、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成され、その表面が｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面の少なくともどれか１つの面またはそれに近い面を、少なくとも１つ含むようにすることにより、１つの窪みのなかに単一の量子ドットまたは量子箱のみを形成でき、しかも全ての窪みに均一な構造を形成できる事を見出した。すなわち、窪みの最大寸法を 250nｍ以下とする事により、窪みの中に単一の量子ドットが形成される様になるとともに、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となる様にすることにより、量子閉じ込め層材料の窪みへの十分なマイグレーションを可能とするのである。
【００２５】
また、本発明では量子閉じ込め層の形成に先立ち、第１の障壁層表面に窪みを形成する工程が必要である。本発明者らは基板または第１の障壁層の窪みを形成する部分を選択的にエッチングする工程で形成した窪みを利用して、前述の特徴を有しその中に量子ドットまたは量子箱が選択的に形成されるような窪みを実現できることを見いだした。図３にこの工程を含む第１の障壁層を形成する工程の一例を示す。
【００２６】
まず図３（ａ）のように、｛ n 1 1 ｝Ｂ面基板３１上に選択エッチングを行なうためのマスク３２を形成する。マスク３２の窪みを掘る部分には窓３３を設ける。マスクの形成には電子線または光リソグラフィーを適用する。次に、図３（ｂ）のように、窓３３の部分の基板３１をエッチングして窪み３４を設ける。このエッチングはＣＨ4、ＣＦ4、ＢＣｌ3などの反応性ガスを用いた一般的なドライエッチング法、または塩酸、硫酸、硝酸、リン酸、過酸化水素など化学薬品の水溶液を用いたウェットエッチング法で行えばよい。次に、マスク３２を除去して第１の障壁層３５を結晶成長させる。この際、第１の障壁層３５の表面に前記の特徴を有する窪み３６が残されるよう、エッチングの量や窪み３４の形状、障壁層３５の結晶成長条件や膜厚を調整する。最終的に図３（ｃ）に示す所望の構造が実現する。この例では基板をエッチングしたが、その代わりに、第１の障壁層をエッチングしても良い。但し、その場合には、第１の障壁層のエッチング面の上に直接量子閉じ込め層の成長を行うのは、加工損傷や表面汚染の影響を考慮すると、好ましくないので、エッチング後に若干の結晶成長を行い、第１の障壁層表面を形成するのが望ましいが、エッチングした窪みの中に、低指数面が出るようなエッチング液及びエッチング条件を選択し、その結果生じるエッチング面の上に直接量子閉じ込め層を成長することもできる。
【００２７】
さらに、発明者らは量子ドットまたは量子箱をその中に選択的に形成しうる窪みを第１の障壁層表面に形成しうる新たな製造方法を発明した。その概念図を図４に示す。
【００２８】
まず、図４（ａ）のように、｛ n 1 1 ｝Ｂ面基板４１上に帯状の選択成長マスク４５を形成した後に、結晶成長させた場合に２つのファセット成長面４３、４４が成長するような材料と成長条件を選んで、第１の障壁層４２を成長させる。ファセット成長面は１つ、即ち４３のみであってもよい。
【００２９】
次に、微小な窪みを有する第１の障壁層を成長させる場合について説明する。まず、図４（ｂ）に示すように、｛ n 1 1 ｝Ｂ面基板４１上にドット状の選択成長マスク４６を形成する。選択成長マスク４６の材質はマスクとして作用するものであれば何でもよい。ＳｉＯ2、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3などの誘電体の薄膜をスパッタ法や化学気相成長法などを用いて堆積して作ってもよい。また第１の障壁層の材料がＡｌＧａＡｓなどＡｌを含む半導体であり、マスクを第１の障壁層成長の途中で形成する場合、障壁層の表面を部分的に酸化してマスクとしてもよい。選択成長マスク４６の配列は最終的に形成したい窪みの配列と等しい格子配列とする。また選択マスク成長４６の形状は図５では正方形であるが、基板面方位や障壁材料に応じ、所望の形状、寸法を選択すればよい。このようなマスク形状とその配列は既存の電子線または光リソグラフィー技術により容易に実現できる。後述のように、選択成長マスク４６は完全に第１の障壁層４８に埋め込まれてしまう。ゆえにマスクの厚さは量子構造に悪影響を与えないよう、最小限に抑える必要がある。次に、第１の障壁層４２をこの選択成長マスク４６を用いて選択成長させる。この場合に、前記のように図４（ａ）を実現する障壁材料と成長条件を選ぶ。ところで、選択成長マスク４６はドット状でファセット成長面の伸びる方向に対して垂直な方向（図４（ｃ）中、白矢印４９で表示）に有限である。従って、マスクは方向４９に平行な方向の結晶成長によって埋め込まれる。このような横方向成長は十分薄く小さいマスクを完全に埋め込んでしまう。この状況が図４（ｃ）に示されている。この中で、第１の障壁層４２のうち横方向成長して選択成長マスク４６を覆った部分を４８で示した。この埋め込みの際、選択成長マスク４６上に、選択成長マスク４６を覆った障壁材料部分４８が直接堆積することがないため、一般にボイド４７が生じる。
【００３０】
さらに障壁層４２の成長を続けると、横方向成長とファセット成長面の成長が競合する。その結果、適当な時点で成長を終了すると、第１の障壁層４２の表面に所望の窪み５０が形成される。この状況が図４（ｄ）に示されている。
【００３１】
このようにして形成された窪みは複数のファセット面からなる。図４では５角形の周縁を持つ窪みの例が示されている。基板面方位、障壁層材料、成長条件、マスクの形状により種々の断面形状が得られるが、窪みは少なくとも低指数面を含むように形成される。また窪み５０は選択成長マスク４６の真上に形成されるのではなく、窪みの形成に最も支配的作用を及ぼすファセット成長面４３に沿ってずれた位置に形成される。このずれの量はマスクを配置した面から第１の障壁層の表面までの成長膜厚に比例する。
【００３２】
第二のファセット成長面４４は第１の障壁層の成長完了時まで窪み５０の表面に残ることもあるが、図４（ｄ）に示すように横方向からの埋め込み成長に負ける形で消失することもある。
【００３３】
窪み５０の大きさは成長膜厚に依存して大きくなる他、選択成長マスク４６のサイズにも依存するため、表面の窪みの大きさは一般に選択成長マスクより拡大したものとなる。窪みの中に単一の量子箱または量子ドットのみを形成するためには、選択成長マスクが埋め込まれる成長条件を選択する必要があるが、選択成長マスクのサイズ及び成長膜厚を窪みの最大幅が 250nｍ以下となるように図４に示した方式により決定すれば良い。
【００３４】
この製造方法により形成した窪みには、原子オーダーで平坦でかつ正確なファセット面が形成され、また均一性や再現性に優れるという特長がある。
【００３５】
【実施例】
以下に本発明の実施例を具体的に示す。
【００３６】
実施例１
図５〜８に示したように、（ 3 1 1 ）Ｂ面ＧａＡｓ基板上に以下のように本発明を適用して、直径 150nｍ、高さ 15nｍの円盤状のＩｎ0.3Ｇａ0.7Ａｓ量子閉じ込め島構造とＡｌ0.4Ｇａ0.6Ａｓからなる障壁層とで構成される量子ドットの、周期 200nｍの正方格子配列を形成した例を示す。本実施例では図４に示された製造方法でＡｌ0.4Ｇａ0.6Ａｓの表面の窪みを形成した。
【００３７】
第一に選択成長ドットマスクの格子を形成した。まずＧａＡｓ基板上にモノシランとアンモニアを原料ガスとした高周波プラズマＣＶＤ法を用い、厚さ 200nｍのＳｉ3Ｎ4膜を堆積した。続いて、その上にネガ型電子ビームレジストαＭ−ＣＭＳのレジストパターンを電子線リソグラフィーで形成した。但し、レジストパターンは図５に示すもので、レジストマスク５１はおよそ 50nｍ角であった。続いて、Ｃ2Ｆ6ガスを用いた高周波プラズマ反応性イオンエッチングにてＳｉ3Ｎ4膜をドライエッチングし、レジストパターンを転写し、50nｍ角のドットマスクを形成した。その後オゾン処理によってレジストパターンを完全に除去した。
【００３８】
第二に結晶成長装置に基板を導入し、ＭＯＶＰＥ法により以下の成長を行った。半導体原料としてトリメチルインジウム、トリメチルガリウム、トリメチルアルミニウム、アルシンを用い、キャリヤガスとして水素を用いた。成長温度は全て 750℃とした。まずＧａＡｓバッファ層を 10nｍ成長した。続いてＡｌ0.5Ｇａ0.5Ａｓ下部バリア層を 35nｍ成長し、続いてＡｌ0.4Ｇａ0.6Ａｓ上部バリア層を 60nｍ成長させることで第１の障壁層が完成する。
【００３９】
ここで成長を終了し、表面を原子間力顕微鏡（ＡＦＭ）で観察した。得られた窪み配列の像を図６に示す。この窪みを構成する５つの面は図６に示すように（ -1 0 0 ）ファセットと、｛ 1 0 0 ｝的および｛ 1 1 1 ｝的面からなる。この実施例においてはマスク端から（ -1 0 0 ）と（ 0 -1 -1 ）の２つのファセット成長面が発生する。横方向からの埋め込み成長により（ 0 -1 -1 ）ファセット成長面は結晶成長初期に消失するが、（ -1 0 0 ）ファセット成長面は下部から埋め込まれるものの、表面においては第１の障壁層の結晶成長を続ける限り発展していく。こうして厚さが 95nｍの第１の障壁層の成長を終了した時点で、特徴的な５角形断面を持つ窪みの配列が形成された。この窪みの表面における最大の幅は約 250nｍ、最大の深さは 18nｍであった。また窪みの（ 2 -3 -3 ）側の端はマスクの端から（ -1 0 0 ）面に沿って移動し、その水平方向成分は、（ 2 -3 -3 ）に向かって
（埋め込み成長層の全膜厚)／tan( 25.2°)
となる。これは（ -1 0 0 ）面と（ 3 1 1 ）Ｂ面のなす角が 25.2°だからである。本例では移動量はほぼ 200nｍであった。
【００４０】
量子ドットおよびその配列を形成するために、第１の障壁層に続いて 3.5nｍのＩｎ0.3Ｇａ0.7Ａｓ歪量子閉じ込め層を成長させて、2 分間ほど成長中断した後、第２の障壁層としてＡｌ0.4Ｇａ0.6Ａｓ下部バリア層を 35nｍ、Ａｌ0.5Ｇａ0.5Ａｓ上部バリア層を 35nｍとを成長させ、最後にＧａＡｓキャップ層を 10nｍ成長させた。2 分間の中断は、窪み内への結晶材料のマイグレーションを促進する効果がある。
【００４１】
この際、途中のＩｎ0.3Ｇａ0.7Ａｓ層までで成長を打ち切り、島構造の表面をＡＦＭで観察した結果を図７に、断面を走査電子顕微鏡（ＳＥＭ）で観察した結果を図８に示す。図６と図７とを対照すれば容易に、ＡｌＧａＡｓ表面の窪み内に歪ＩｎＧａＡｓ島構造８３が選択的に形成されていることが確認できる。図８はこれを裏付けるとともに、さらにＳｉＮドットマスク８５がＡｌＧａＡｓにより埋め込まれ、ＡｌＧａＡｓの窪みが（ -1 0 0 ）ファセット面に沿って移動している様子を明確に示している。なお、図８中、８１は（ 3 1 1 ）Ｂ面基板、８２は第１ぼ障壁層、８４はボイドをそれぞれ示す。
【００４２】
こうして得られた量子ドット配列は、室温で波長 1μｍ付近をピークとした、強いフォトルミネッセンス発光を示し、高品質の量子閉じ込め構造が形成されていることが示された。
【００４３】
実施例２
図９により、（ 5 1 1 ）Ｂ面ＧａＳｂ基板上に、以下のように本発明を適用して、直径 50nｍ、高さ 15nｍの円盤状のＩｎ0.4Ｇａ0.6Ｓｂ量子閉じ込め島構造とＡｌ0.5Ｇａ0.5Ｓｂからなる障壁層で構成される量子箱の、周期 175nｍの正方格子配列を形成した例を示す。実施例１と同様、Ａｌ0.5Ｇａ0.5Ｓｂの表面の窪みを図４に示された製造方法で形成した。
【００４４】
第一に選択成長ドットマスクの格子を実施例１と同様に形成した。但し、レジストパターンは図９に示すもので、レジストマスク５１はおよそ 60nｍ角であった。また選択成長マスクはＳｉ3Ｎ4膜の代わりにマグネトロンスパッタ法で堆積した厚さ 20nｍのＳｉＯ2膜を用いた。ＳｉＯ2膜のパターンニングは実施例１と同様Ｃ2Ｆ6ガスを用いた高周波プラズマ反応性イオンエッチングで行った。ドットマスク即ち量子箱の配列は＜ 2 -5 -5 ＞、＜ 0 -1 1 ＞に対し 45°の方向の正方格子配列とした。
【００４５】
第二に結晶成長装置に基板を導入し、分子線エピタキシー法により以下の成長を行った。原料として固体のＩｎ、Ｇａ、Ａｌ、Ｓｂを用いた。まず 650℃でＧａＳｂバッファ層を 10nｍ成長させた。続いてＡｌ0.5Ｇａ0.5Ｓｂバリア層を 100nｍ成長させて第１の障壁層が完成した。この場合も、（ -1 0 0 ）ファセットの作用で、特徴的な５角形断面を持つ窪みの配列が形成された。
【００４６】
量子ドットおよびその配列を形成するために、基板温度を 550℃に下げた後、第１の障壁層に続いて 3nｍのＩｎ0.4Ｇａ0.6Ｓｂ歪量子閉じ込め層を成長させ、2 分ほど成長中断した後、第２の障壁層としてＡｌ0.5Ｇａ0.5Ｓｂバリア層を 50nｍ、最後にＧａＳｂキャップ層を 10nｍ成長させた。
【００４７】
断面を走査電子顕微鏡（ＳＥＭ）で観察し、本例冒頭で述べた構造の形成を確認した。
【００４８】
実施例３
図１０により、（ 3 1 1 ）Ｂ面ＩｎＰ基板上に以下のように本発明を適用して直径 60nｍ、高さ 15nｍの円盤状のＩｎ0.9Ｇａ0.1Ａｓ量子閉じ込め島構造とＩｎ0.52Ａｌ0.48Ａｓからなる障壁層とで構成される量子箱の、周期 150nｍの正方格子配列を形成した例を示す。
【００４９】
ＩｎＰ基板に図３に示した第１の工程に従い、まず選択エッチングにより窪みを形成した。始めに基板に電子ビームレジストＺＥＰ−５２０を塗布し、電子ビームリソグラフィーによって正方形ドット状の窓を設けたレジストパターンを形成した。レジストパターンを図１０に示す。レジストマスク１０１中に形成されたエッチング窓１０２は一辺 50nｍの正方形で、正方格子の１区画は 150nｍとした。正方形の各辺およびドットのなす正方格子の配列方向は＜ 0 1 -1 ＞あるいは＜ 2 -3 -3 ＞に平行とした。次に、塩酸：リン酸：過酸化水素：水の混合液を用いてドット状の窓の部分の基板をウェットエッチングし、深さ 20nｍ、表面の開口幅は 80nｍの微小窪み配列を形成した。このエッチング液によるエッチングは等方的であり、サイドエッチングが起こる。そのため、得られた窪みはマスクの窓よりも大きくなった。最後に酸素プラズマリアクターによりレジストマスクを剥離し、基板を洗浄して工程を終了した。
【００５０】
この基板を減圧有機金属気相成長（ＭＯＶＰＥ）装置に導入し、以下の結晶成長を行った。半導体原料としてトリメチルインジウム、トリメチルガリウム、トリメチルアルミニウム、アルシンおよびホスフィンを用い、キャリヤガスとして水素を用いた。まずホスフィン雰囲気中で基板温度を温度を 650℃にした。まず 50nｍのＩｎ0.52Ａｌ0.48Ａｓ層を第１の障壁層として成長させた。この時点で基板の各窪みのほぼ真上の表面のＩｎ0.52Ａｌ0.48Ａｓ層表面には最大幅が 50nｍで、深さが 15nｍ、（ -1 0 0 ）、（ -1 1 -1 ）と（ -1 -1 1 ）の３つのファセット面を含む微小な窪みが形成された。続いて 3.5nｍのＩｎ0.9Ｇａ0.1Ａｓ歪薄膜を成長させた。その直後、３族原料の供給停止による 2 分間の成長中断を行った。これはＩｎＧａＡｓの窪み内の量子箱へのマイグレーションを促進する効果がある。引き続き 100nｍのＩｎ0.52Ａｌ0.48Ａｓ層を第２の障壁層として成長させ、10nｍのＧａＡｓキャップ層を成長させて成長を完了した。
【００５１】
断面の走査型電子顕微鏡（ＳＥＭ）観察により、本実施例冒頭で述べた所望の量子箱配列が形成されていることを確認した。また、室温で波長 2μｍ付近をピークとした、強いフォルトルミネッセンス発光を観察し、高品質の量子閉じ込めが行われていることを確認した。
以上に説明した、本発明に係る半導体量子構造の製造方法によって、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を製造することができる。
【００５２】
【発明の効果】
以上説明したように、本発明者らは、
面方位が｛ n 1 1 ｝Ｂ（ここに、n は 2、3、4、5、6 又は 7 である）または｛ n 1 1 ｝Ｂから任意の方向へ 5 度以内で傾斜された面方位である半導体基板上に、表面の所望の位置に等しい形状の微小な窪みが、三角形又は四角形を単位格子とする平面格子の格子点上に設けられ、前記窪み以外の表面が平坦である、３−５族化合物半導体からなる第１の障壁層を形成し、前記窪みは最大部の幅が 250nｍ以下で、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成され、表面が｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面の各面およびこれらに近い面を、少なくとも１つ以上含むように形成する第１の工程と、
次に、前記第１の障壁層に対し 1％以上の格子不整合を有する３−５族化合物半導体からなる歪量子閉じ込め層を、分子線エピタキシー法又は化学気相成長法で前記窪みの中に選択的に結晶成長させる第２の工程と、
前記歪量子閉じ込め層上に、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層を形成することにより、前記窪みの位置に量子ドットまたは量子箱を選択的に形成する第３の工程とを少なくとも備えたことを特徴とする、半導体量子構造の製造方法を発明した。
【００５３】
本発明により、基板上の電子線又は光リソグラフィーで任意に指定した位置に、均一な量子ドット又は量子箱などの半導体量子構造を格子配列した状態で形成することが可能になった。このような半導体量子構造の配列は、各半導体層の材料や膜厚、あるいは格子配列を変化させることにより、種々のサイズ、組成および周期のものを得ることができる。完全な量子箱配列を指定した位置に形成できることにより、量子箱間のトンネリングを利用した素子や、個々の量子箱をセルとしたメモリ素子等、新機能素子の実現が容易になる。この半導体量子構造の製造方法は｛ n 1 1 ｝面、ＳＫモード成長、ヘテロ接合による量子閉じ込め構造形成という、３−５族化合物半導体に普遍的な性質を利用したものであるため、前記実施例にとどまらず、例えばＩｎＧａＰ／ＡｌＩｎＧａＰ、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＰ／ＡｌＧａＰ等３−５族化合物半導体による量子箱構造の製造に広く適用できる。さらにＳｉ基板上にＧｅやＳｉＧｅからなる量子箱構造を形成する場合においてもこの製造方法が適用できる。
また、本発明に係る半導体量子構造の製造方法の実施によって、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を製造し、提供することができる。
【図面の簡単な説明】
【図１】本発明の概念を示す図である。
【図２】結晶成長のみで量子箱または量子ドット構造を形成する従来の方法を示す断面図である。
【図３】本発明における、表面に窪みを有する第１の障壁層を形成する工程の一例を示す図である。
【図４】本発明における、表面に窪みを有する第１の障壁層を形成する工程の他の例を示す図である。
【図５】本発明の実施例１におけるレジストマスクパターンを示したものである。
【図６】本発明の実施例１における第１の障壁層上の窪みの配列のＡＦＭ像と窪みのファセット構造を示す図である。
【図７】本発明の実施例１における第１の障壁層上のの中に選択的に形成された島構造の配列のＡＦＭ像である。
【図８】図７に示した島構造の配列が形成されている基板の断面のＳＥＭ像と島構造の断面の説明図である。
【図９】本発明の実施例２におけるレジストマスクパターンを示す図である。
【図１０】本発明の実施例３におけるレジストマスクパターンを示す図である。
【符号の説明】
１１…｛ n 1 1 ｝Ｂ面基板、１２…第１の障壁層、１３…窪み、１４…歪量子閉じ込め層材料からなる濡れ層、１５…量子閉じ込め層、１６…島構造、
１７…第２の障壁層、１８…量子閉じ込め構造、
２１…半導体基板、２２…窪みや突起が形成された半導体基板、２３…ファセット成長半導体バッファ層、２４…第１の障壁層、２５…量子閉じ込め層、
２６…濡れ層、２７…量子箱または量子ドット、２８…第２の障壁層、
３１…｛ n 1 1 ｝Ｂ面基板、３２…マスク、３３…窓、３４…窪み、
３５…第１の障壁層、３６…窪み、
４１…｛ n 1 1 ｝Ｂ面基板、４２…第１の障壁層、４３…第１のファセット成長面、４４…第２のファセット成長面、４５…帯状の選択成長マスク、４６…ドット状の選択成長マスク、４７…ボイド、４８…横方向に成長した第１の障壁層の部分、４９…横方向成長の方向、５０…窪み、
５１…レジストマスク、
８１…｛ 3 1 1 ｝Ｂ面基板、８２…第１の障壁層、８３…歪みＩｎＧａＡｓ島構造、８４…ボイド、８５…Ｓｉ3Ｎ4ドットマスク、
９１…レジストマスク
１０１…レジストマスク、１０２…エッチング窓
【発明の属する技術分野】
この発明は、量子効果を発現する量子箱構造を備える半導体量子構造の製造方法及び量子効果を発現する量子箱構造を備える半導体量子構造に関する。
【０００２】
【従来の技術】
半導体微細構造の厚みと幅が、半導体結晶中の電子の波長程度になると、一次元あるいは０次元に閉じ込められたキャリアによる量子効果が現われる。このような構造は、形状や大きさによって区別されて、量子細線、量子箱、量子ドットなどと呼ばれ、その低次元での量子効果を利用することにより、従来にない高性能な光デバイスや電子デバイスの実現が期待されている。さらに個々の量子箱をセルとしたメモリ素子、あるいは量子箱間のトンネル効果を利用した電子素子など、これまでにない新機能を有するデバイスの実現が期待されている。これらの画期的な量子箱デバイスを実現させるためには基板上の所定の位置に量子箱を形成させる技術が必須である。
【０００３】
半導体量子箱の製造法として、従来代表的な手法であった２次元の量子井戸膜をリソグラフィー技術により箱構造に加工する手法に代わり、近年、一回の結晶成長工程の中で、歪半導体薄膜成長における２次元３次元相転移現象を利用して量子箱構造を自己組織的に形成する手法、またマスクを用いて所望の位置のみに選択的に結晶成長する手法、あるいは両者の組み合わせが脚光を浴びている。この新たな手法においては、前記の方法で避けられなかった、主にリソグラフィー工程の際に副次的に発生する損傷の導入の問題が解消されている。また、一般に半導体材料の結晶成長速度が結晶面方位により異なる性質に着目し、半導体基板上に異なる方位の面からなる突起または窪みのパターンを形成し、そこに量子井戸構造を結晶成長させることで、量子箱を形成する方法も試みられている。これらの方法とその問題点について、図２を用いて説明する。
【０００４】
【発明が解決しようとする課題】
まず、図２（ａ）に示した構造を形成する方法においては、半導体基板２１の上に第１の障壁層２４を形成し、その上に濡れ層と呼ばれる数原子層程度の歪半導体層２６を形成し、この濡れ層２６上の歪半導体薄膜のStranski-Krastanov（ＳＫ）モード成長における３次元化とを利用して量子箱２７を自己組織的に形成する。相転移による３次元化は本質的にランダムな現象であるため、この手法には、量子箱２７が無秩序な位置に形成されてしまうという問題がある。
【０００５】
また、図２（ｂ）に示した構造を形成する方法においては、マスク２９の窓内に、ファセット成長半導体バッファ層２３と第１の障壁層２４とを形成し、その上に量子箱２７を成長させた後に、これを第２の障壁材料２８で埋め込む。この方法は、工程が複雑で、しかも所望の場所以外に量子井戸または量子細線が形成されてしまい、所望の性能の量子箱を得ることができないという欠点を持つ。仮に良質な量子箱２７を得ることができたとしても、量子箱２７以外の部分やマスク２８、即ち量子箱の配置できないむだな領域が大きすぎるため、この方法は実用的なデバイスの製造には適していない。
【０００６】
また、図２（ｃ）に示した構造を形成する方法においては、窪みや突起が形成された半導体基板２２上に異なる方位の面からなる突起または窪みを持つ第１の障壁層２４を形成し、その上に量子井戸構造を結晶成長させることによって量子箱を形成する。この方法においては、面方位による速度の差こそあるものの基板全面で結晶成長が起こるため、所望の量子箱２７に隣接して量子細線や量子井戸２５が形成されてしまい、その結果として充分な量子閉じ込め効果を得ることができない。
【０００７】
また、図２（ａ）の方法と、窪みパターンを設けた基板や、微小な窓を設けたマスクによる選択成長との組み合わせによっても、量子箱の位置と形状とをともに所望のものとすることはできなかった。
【０００８】
本発明の目的は、前記の問題点を解決し、半導体基板上の所望の位置に、良質な量子箱を簡単な工程によって形成することを可能とする、半導体量子構造の製造方法、及び、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を提供することである。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、本発明の半導体量子構造の製造方法においては、量子箱を形成するための半導体基板として、面方位が｛ n 1 1 ｝Ｂ面またはこの面から任意の方向へ 5度以内の範囲で傾斜された面である半導体基板を用いる。ここに n は 2、3、4、5、6 または 7 である。このような基板を用いることにより、良質な量子箱を形成するのに適した微小な窪みを有する第１の障壁層を簡単な工程によって形成することができる。前記窪みの表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面もしくは｛ 1 1 1 ｝面のうちの少なくとも１つの面に一致するかまたは近い面を含んでいる。実用上好ましくは、前記窪みは三角形または四角形を単位格子とする格子の格子点上に設けられ、前記窪みの最大幅は 250nｍ以下であり、前記窪み以外の前記第１の障壁層の表面は平坦であり、窪みと窪みの間の平坦な領域は、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成される。
【００１０】
また、本発明の半導体量子構造の製造方法においては、前記第１の障壁層に対し 1％以上の格子不整合を有する３−５族化合物半導体からなる歪量子閉じ込め層を、分子線エピタキシー法または化学気相成長法によって前記窪みの中に選択的に結晶成長させる。
【００１１】
さらに、本発明の半導体量子構造の製造方法においては、前記歪量子閉じ込め層上に、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層を形成することにより、前記窪みの位置に量子ドットまたは量子箱を選択的に形成する。
【００１２】
この半導体量子構造の製造方法を用いることによって、量子ドットまたは量子箱が所望の位置に格子配列形成されている状態が実現する。
【００１３】
なお、本発明の半導体量子構造の製造方法においては、前記半導体基板上に前記窪みを所望の平面格子点上に形成するために、例えば、前記平面格子点上に微小な選択成長マスクを形成し、前記半導体基板上に、前記選択成長マスクが横方向結晶成長で埋め込まれる成長条件下で前記第１の障壁層を結晶成長で形成する。
また、本発明に係る半導体量子構造は、例えば、上記本発明に係る半導体量子構造の製造方法によって製造することができる。
【００１４】
【発明の実施の形態】
本発明者らは化合物半導体歪薄膜結晶成長を研究する中で、面方位が｛ n 1 1｝Ｂ面（ここに n は 2、3、4、5、6 または 7 である）の半導体基板上への歪半導体成長の特異性に着目し、その中から基板上の所定の位置に量子箱を形成させる方法を発明するに至った。
【００１５】
本発明者らは｛ n 1 1 ｝Ｂ面基板上に窪みを設け、この窪みの表面が｛ 1 0 0 ｝面などの低表面エネルギー面ないしはそれに近い面で構成されるようにした。そして、この基板上に量子閉じ込め効果を有する歪半導体材料を結晶成長することで、窪みの部分に選択的に歪半導体材料が成長するようにした。この発明の概念を図１に示す。
【００１６】
図１（ａ）には｛ n 1 1 ｝Ｂ面基板１１上に第１の障壁層１２が形成され、その表面に密に微小な窪み１３が格子配列をなして設けられた状態が示されている。全ての窪み１３は等しい形状で、その表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面もしくは｛ 1 1 1 ｝面の少なくとも１つの面に一致するかまたは近い面を含むようにする。
【００１７】
図１（ｂ）は第１の障壁層１２に対し、ある程度大きな格子歪みを有する量子閉じ込め層材料の結晶成長を開始した状態を示す。Stranski-Krastanov（ＳＫ）モードで歪半導体薄膜を結晶成長させる場合において、｛ n 1 1 ｝Ｂ面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面に比して高い表面エネルギーを有する。これは、基板に対し、いわゆる濡れ層と呼ばれる数原子層程度の歪半導体１４が表面を覆っている状態において顕著になる。本発明では前述の特徴を有する窪みを設けることで、第１の障壁層の表面に｛ n 1 1 ｝Ｂ面と｛ 1 0 0 ｝面などの低表面エネルギー面とが同時に存在するようにした。歪量子閉じ込め層材料成長初期においてはどこに成長しても歪量が等しいので、表面エネルギーのより低い｛ 1 0 0 ｝面などの低表面エネルギー面に成長したほうが｛ n 1 1 ｝Ｂ面に成長するよりも全体の表面自由エネルギーを小さくできる。また、｛ n 1 1 ｝Ｂ面はＳＫモード成長に対し、もう一つの特異的性質を与える。それは成長材料の基板表面上のマイグレーション速度が非常に高いことである。加えて前記窪みを密に設け、｛ n 1 1 ｝Ｂ面上の量子閉じ込め層材料が短いマイグレーション距離で窪みに到達するようにした。これらの性質により、供給される量子閉じ込め層材料は｛ n 1 1 ｝Ｂ面上をマイグレーションして窪み１３内へ移動し、そこで｛ 1 0 0 ｝面などの低表面エネルギー面に成長する。ゆえに窪み中の低表面エネルギー面ないしはそれに近い面において、量子閉じ込め層１５が選択的に成長することになる。このような効果は、｛ n 1 1 ｝Ｂ面のうち n ＝ 2、3、4、5、6 または 7 の場合に顕著となる。その理由は、n が８よりも大きい場合は、低指数面との表面エネルギーの差が小さくなってしまうからである。
【００１８】
一方、図１中に示されているように、窪みの周囲の｛ n 1 1 ｝Ｂ面上にも高々数原子層以下の歪量子閉じ込め層材料による薄膜１４が形成される。これは前述の濡れ層である。本発明においては前述のように量子閉じ込め層材料が窪みへマイグレーションし、そこで選択的に成長するので、この濡れ層１４はひとたび形成された後、それ以上に厚く成長することも、３次元化して島構造となることもなくなるようにできる。
【００１９】
この選択成長を続けると窪み内の量子閉じ込め層１５が厚くなり、歪みエネルギーが大きくなる結果、窪み内の表面自由エネルギーが次第に高くなる。しかし、本発明者らは、第１の障壁材料と量子閉じ込め層材料の格子不整合が１％以上であれば｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面自由エネルギーが窪み内の表面自由エネルギーよりも高い状態がしばらく持続されることを見い出した。なぜなら前述の通り、｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面エネルギーが特異的に高くなるからである。ゆえに窪み内の量子閉じ込め層１５の選択成長も持続できる。さらに量子閉じ込め層の選択成長を続けると、以下の状況となる。窪み内の量子閉じ込め層１５がＳＫモードの３次元化の臨界膜厚を越えた場合、島構造１６が自己組織的に形成される。ここで窪み１３の大きさが十分小さければ、個々の窪み内には単一の島構造のみが形成される。この状況が図１（ｃ）に示されている。本発明では第１の障壁材料と量子閉じ込め層材料の格子不整合が１％以上であるようにした。ゆえに窪み内の表面自由エネルギーが｛ n 1 1 ｝Ｂ面上の濡れ層１４の表面自由エネルギーよりも高くならないうちに窪み内で歪量子閉じ込め層が３次元化しそこでの歪が緩和される。ゆえに選択成長が破綻を来たすことがない。最後に量子閉じ込め層の成長を終了し、第２の障壁層１７を埋め込み成長させれば、量子閉じ込め構造１８が完成する。この状況が図１（ｄ）に示されている。
【００２０】
ところで、各種デバイスへ応用する上で、配列を構成する量子箱または量子ドットは均一でなければならない。均等なこれら量子構造を実現するには、マイグレーションなどで個々の窪みに供給される量子閉じ込め層材料の量を均一にする必要がある。このためには窪みの形状が等しい事は勿論だが、加えて窪みの間隔や局所的な密度も均一でなければならない。本発明では窪みを平面格子配列とすることで均一な量子構造を実現した。平面格子の単位格子として３角形、４角形、６角形の３種類が可能である。このうち６角形格子については、６角形の中心付近が、格子点にある窪みからの距離が遠い、即ち窪みが疎な領域となってしまう問題がある。実際、本発明者らは正六角形の格子の窪み配列において６角形の中心部に量子ドットや量子井戸が無秩序に生じる現象を確認した。そして、この問題が正３角形および正４角形の格子では生じない事をも見出した。
【００２１】
このように本発明では、３角および４角格子に配列させた窪みを利用して量子箱または量子ドットの配列を可能としたが、窪みと窪みの間の平坦な領域を、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるようにする事で本発明の効果が得られる事も見出した。例えば前記の距離が 150nｍの場合、どのような成長条件を用いても、窪みと窪みの中間の濡れ層１４が厚くなり、量子井戸化あるいは量子ドット化することを完全に抑制することはできない。これに対し、前記の距離が 100nｍ以下であれば、どのような障壁材料と歪量子閉じ込め層材料の組み合わせにおいても結晶成長条件の適切な選択によって配列した窪みの中のみに所望の量子構造を形成することが可能である。
【００２２】
なお、図１は｛ n 1 1 ｝Ｂ面基板について示してあるが、基板面方位が｛ n 1 1 ｝Ｂ面から任意の方向に 5度以内で傾斜したものであってもよい。また図１ではＳＫモードの３次元化により形成された島構造が量子構造となる例を示しているが、図１（ｂ）即ち３次元化する前の量子閉じ込め層を第２の障壁層で埋め込んで量子構造を形成してもよい。また窪みの表面は｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面のうちのどれかのみで構成されていれば少なくとも問題がない。しかし窪みを実現する工程において実際に得られる表面が正確に上記の面とはならず誤差を生じる、即ち正確な面方位に対して傾斜した面となる場合がある。このような場合であっても前記の条件、即ち歪量子閉じ込め層成長において窪みの表面の表面自由エネルギーが｛ n 1 1 ｝Ｂ面上の表面自由エネルギーよりも十分低いという条件さえ満たされれば、誤差が 10度を超える大きなものであっても本発明は有効である。同様の理由で、窪みの表面が前記｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面以外、かつ｛ n 1 1 ｝Ｂ面以外の任意の指数面を含む場合でも、同様の条件のもとで本発明は有効となる。
【００２３】
このように、本発明を用いることで、量子ドットまたは量子箱の配列を基板上の任意の位置に形成することが可能になる。
【００２４】
従来においても基板表面に窪みや溝を加工し、その中に量子構造を配列させる提案や試みは多数なされてきた。しかし、従来法では窪み以外の部分にも量子構造が形成される問題点が解決されていなかった。本発明の製造方法によれば窪みの周囲の｛ n 1 1 ｝Ｂ面上においては、量子閉じ込め層は高々数原子層の濡れ層分の超薄膜にしかならず、また３次元化した島構造も皆無である。これにより、窪み内の量子構造と、窪みの周囲の濡れ層との間に大きなポテンシャルエネルギー差を設けることができる。ゆえに、選択的に窪み内に形成される量子ドットまたは量子箱の量子効果が損なわれることがない。また、ＳＫモードで窪みや溝の中に量子ドットを自己形成する手法をとる従来法では、窪みや溝の中に複数の量子ドットが無秩序に形成される問題点があった。これに対し本発明では窪みが最大部の幅が 250nｍ以下で、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成され、その表面が｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面の少なくともどれか１つの面またはそれに近い面を、少なくとも１つ含むようにすることにより、１つの窪みのなかに単一の量子ドットまたは量子箱のみを形成でき、しかも全ての窪みに均一な構造を形成できる事を見出した。すなわち、窪みの最大寸法を 250nｍ以下とする事により、窪みの中に単一の量子ドットが形成される様になるとともに、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となる様にすることにより、量子閉じ込め層材料の窪みへの十分なマイグレーションを可能とするのである。
【００２５】
また、本発明では量子閉じ込め層の形成に先立ち、第１の障壁層表面に窪みを形成する工程が必要である。本発明者らは基板または第１の障壁層の窪みを形成する部分を選択的にエッチングする工程で形成した窪みを利用して、前述の特徴を有しその中に量子ドットまたは量子箱が選択的に形成されるような窪みを実現できることを見いだした。図３にこの工程を含む第１の障壁層を形成する工程の一例を示す。
【００２６】
まず図３（ａ）のように、｛ n 1 1 ｝Ｂ面基板３１上に選択エッチングを行なうためのマスク３２を形成する。マスク３２の窪みを掘る部分には窓３３を設ける。マスクの形成には電子線または光リソグラフィーを適用する。次に、図３（ｂ）のように、窓３３の部分の基板３１をエッチングして窪み３４を設ける。このエッチングはＣＨ4、ＣＦ4、ＢＣｌ3などの反応性ガスを用いた一般的なドライエッチング法、または塩酸、硫酸、硝酸、リン酸、過酸化水素など化学薬品の水溶液を用いたウェットエッチング法で行えばよい。次に、マスク３２を除去して第１の障壁層３５を結晶成長させる。この際、第１の障壁層３５の表面に前記の特徴を有する窪み３６が残されるよう、エッチングの量や窪み３４の形状、障壁層３５の結晶成長条件や膜厚を調整する。最終的に図３（ｃ）に示す所望の構造が実現する。この例では基板をエッチングしたが、その代わりに、第１の障壁層をエッチングしても良い。但し、その場合には、第１の障壁層のエッチング面の上に直接量子閉じ込め層の成長を行うのは、加工損傷や表面汚染の影響を考慮すると、好ましくないので、エッチング後に若干の結晶成長を行い、第１の障壁層表面を形成するのが望ましいが、エッチングした窪みの中に、低指数面が出るようなエッチング液及びエッチング条件を選択し、その結果生じるエッチング面の上に直接量子閉じ込め層を成長することもできる。
【００２７】
さらに、発明者らは量子ドットまたは量子箱をその中に選択的に形成しうる窪みを第１の障壁層表面に形成しうる新たな製造方法を発明した。その概念図を図４に示す。
【００２８】
まず、図４（ａ）のように、｛ n 1 1 ｝Ｂ面基板４１上に帯状の選択成長マスク４５を形成した後に、結晶成長させた場合に２つのファセット成長面４３、４４が成長するような材料と成長条件を選んで、第１の障壁層４２を成長させる。ファセット成長面は１つ、即ち４３のみであってもよい。
【００２９】
次に、微小な窪みを有する第１の障壁層を成長させる場合について説明する。まず、図４（ｂ）に示すように、｛ n 1 1 ｝Ｂ面基板４１上にドット状の選択成長マスク４６を形成する。選択成長マスク４６の材質はマスクとして作用するものであれば何でもよい。ＳｉＯ2、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3などの誘電体の薄膜をスパッタ法や化学気相成長法などを用いて堆積して作ってもよい。また第１の障壁層の材料がＡｌＧａＡｓなどＡｌを含む半導体であり、マスクを第１の障壁層成長の途中で形成する場合、障壁層の表面を部分的に酸化してマスクとしてもよい。選択成長マスク４６の配列は最終的に形成したい窪みの配列と等しい格子配列とする。また選択マスク成長４６の形状は図５では正方形であるが、基板面方位や障壁材料に応じ、所望の形状、寸法を選択すればよい。このようなマスク形状とその配列は既存の電子線または光リソグラフィー技術により容易に実現できる。後述のように、選択成長マスク４６は完全に第１の障壁層４８に埋め込まれてしまう。ゆえにマスクの厚さは量子構造に悪影響を与えないよう、最小限に抑える必要がある。次に、第１の障壁層４２をこの選択成長マスク４６を用いて選択成長させる。この場合に、前記のように図４（ａ）を実現する障壁材料と成長条件を選ぶ。ところで、選択成長マスク４６はドット状でファセット成長面の伸びる方向に対して垂直な方向（図４（ｃ）中、白矢印４９で表示）に有限である。従って、マスクは方向４９に平行な方向の結晶成長によって埋め込まれる。このような横方向成長は十分薄く小さいマスクを完全に埋め込んでしまう。この状況が図４（ｃ）に示されている。この中で、第１の障壁層４２のうち横方向成長して選択成長マスク４６を覆った部分を４８で示した。この埋め込みの際、選択成長マスク４６上に、選択成長マスク４６を覆った障壁材料部分４８が直接堆積することがないため、一般にボイド４７が生じる。
【００３０】
さらに障壁層４２の成長を続けると、横方向成長とファセット成長面の成長が競合する。その結果、適当な時点で成長を終了すると、第１の障壁層４２の表面に所望の窪み５０が形成される。この状況が図４（ｄ）に示されている。
【００３１】
このようにして形成された窪みは複数のファセット面からなる。図４では５角形の周縁を持つ窪みの例が示されている。基板面方位、障壁層材料、成長条件、マスクの形状により種々の断面形状が得られるが、窪みは少なくとも低指数面を含むように形成される。また窪み５０は選択成長マスク４６の真上に形成されるのではなく、窪みの形成に最も支配的作用を及ぼすファセット成長面４３に沿ってずれた位置に形成される。このずれの量はマスクを配置した面から第１の障壁層の表面までの成長膜厚に比例する。
【００３２】
第二のファセット成長面４４は第１の障壁層の成長完了時まで窪み５０の表面に残ることもあるが、図４（ｄ）に示すように横方向からの埋め込み成長に負ける形で消失することもある。
【００３３】
窪み５０の大きさは成長膜厚に依存して大きくなる他、選択成長マスク４６のサイズにも依存するため、表面の窪みの大きさは一般に選択成長マスクより拡大したものとなる。窪みの中に単一の量子箱または量子ドットのみを形成するためには、選択成長マスクが埋め込まれる成長条件を選択する必要があるが、選択成長マスクのサイズ及び成長膜厚を窪みの最大幅が 250nｍ以下となるように図４に示した方式により決定すれば良い。
【００３４】
この製造方法により形成した窪みには、原子オーダーで平坦でかつ正確なファセット面が形成され、また均一性や再現性に優れるという特長がある。
【００３５】
【実施例】
以下に本発明の実施例を具体的に示す。
【００３６】
実施例１
図５〜８に示したように、（ 3 1 1 ）Ｂ面ＧａＡｓ基板上に以下のように本発明を適用して、直径 150nｍ、高さ 15nｍの円盤状のＩｎ0.3Ｇａ0.7Ａｓ量子閉じ込め島構造とＡｌ0.4Ｇａ0.6Ａｓからなる障壁層とで構成される量子ドットの、周期 200nｍの正方格子配列を形成した例を示す。本実施例では図４に示された製造方法でＡｌ0.4Ｇａ0.6Ａｓの表面の窪みを形成した。
【００３７】
第一に選択成長ドットマスクの格子を形成した。まずＧａＡｓ基板上にモノシランとアンモニアを原料ガスとした高周波プラズマＣＶＤ法を用い、厚さ 200nｍのＳｉ3Ｎ4膜を堆積した。続いて、その上にネガ型電子ビームレジストαＭ−ＣＭＳのレジストパターンを電子線リソグラフィーで形成した。但し、レジストパターンは図５に示すもので、レジストマスク５１はおよそ 50nｍ角であった。続いて、Ｃ2Ｆ6ガスを用いた高周波プラズマ反応性イオンエッチングにてＳｉ3Ｎ4膜をドライエッチングし、レジストパターンを転写し、50nｍ角のドットマスクを形成した。その後オゾン処理によってレジストパターンを完全に除去した。
【００３８】
第二に結晶成長装置に基板を導入し、ＭＯＶＰＥ法により以下の成長を行った。半導体原料としてトリメチルインジウム、トリメチルガリウム、トリメチルアルミニウム、アルシンを用い、キャリヤガスとして水素を用いた。成長温度は全て 750℃とした。まずＧａＡｓバッファ層を 10nｍ成長した。続いてＡｌ0.5Ｇａ0.5Ａｓ下部バリア層を 35nｍ成長し、続いてＡｌ0.4Ｇａ0.6Ａｓ上部バリア層を 60nｍ成長させることで第１の障壁層が完成する。
【００３９】
ここで成長を終了し、表面を原子間力顕微鏡（ＡＦＭ）で観察した。得られた窪み配列の像を図６に示す。この窪みを構成する５つの面は図６に示すように（ -1 0 0 ）ファセットと、｛ 1 0 0 ｝的および｛ 1 1 1 ｝的面からなる。この実施例においてはマスク端から（ -1 0 0 ）と（ 0 -1 -1 ）の２つのファセット成長面が発生する。横方向からの埋め込み成長により（ 0 -1 -1 ）ファセット成長面は結晶成長初期に消失するが、（ -1 0 0 ）ファセット成長面は下部から埋め込まれるものの、表面においては第１の障壁層の結晶成長を続ける限り発展していく。こうして厚さが 95nｍの第１の障壁層の成長を終了した時点で、特徴的な５角形断面を持つ窪みの配列が形成された。この窪みの表面における最大の幅は約 250nｍ、最大の深さは 18nｍであった。また窪みの（ 2 -3 -3 ）側の端はマスクの端から（ -1 0 0 ）面に沿って移動し、その水平方向成分は、（ 2 -3 -3 ）に向かって
（埋め込み成長層の全膜厚)／tan( 25.2°)
となる。これは（ -1 0 0 ）面と（ 3 1 1 ）Ｂ面のなす角が 25.2°だからである。本例では移動量はほぼ 200nｍであった。
【００４０】
量子ドットおよびその配列を形成するために、第１の障壁層に続いて 3.5nｍのＩｎ0.3Ｇａ0.7Ａｓ歪量子閉じ込め層を成長させて、2 分間ほど成長中断した後、第２の障壁層としてＡｌ0.4Ｇａ0.6Ａｓ下部バリア層を 35nｍ、Ａｌ0.5Ｇａ0.5Ａｓ上部バリア層を 35nｍとを成長させ、最後にＧａＡｓキャップ層を 10nｍ成長させた。2 分間の中断は、窪み内への結晶材料のマイグレーションを促進する効果がある。
【００４１】
この際、途中のＩｎ0.3Ｇａ0.7Ａｓ層までで成長を打ち切り、島構造の表面をＡＦＭで観察した結果を図７に、断面を走査電子顕微鏡（ＳＥＭ）で観察した結果を図８に示す。図６と図７とを対照すれば容易に、ＡｌＧａＡｓ表面の窪み内に歪ＩｎＧａＡｓ島構造８３が選択的に形成されていることが確認できる。図８はこれを裏付けるとともに、さらにＳｉＮドットマスク８５がＡｌＧａＡｓにより埋め込まれ、ＡｌＧａＡｓの窪みが（ -1 0 0 ）ファセット面に沿って移動している様子を明確に示している。なお、図８中、８１は（ 3 1 1 ）Ｂ面基板、８２は第１ぼ障壁層、８４はボイドをそれぞれ示す。
【００４２】
こうして得られた量子ドット配列は、室温で波長 1μｍ付近をピークとした、強いフォトルミネッセンス発光を示し、高品質の量子閉じ込め構造が形成されていることが示された。
【００４３】
実施例２
図９により、（ 5 1 1 ）Ｂ面ＧａＳｂ基板上に、以下のように本発明を適用して、直径 50nｍ、高さ 15nｍの円盤状のＩｎ0.4Ｇａ0.6Ｓｂ量子閉じ込め島構造とＡｌ0.5Ｇａ0.5Ｓｂからなる障壁層で構成される量子箱の、周期 175nｍの正方格子配列を形成した例を示す。実施例１と同様、Ａｌ0.5Ｇａ0.5Ｓｂの表面の窪みを図４に示された製造方法で形成した。
【００４４】
第一に選択成長ドットマスクの格子を実施例１と同様に形成した。但し、レジストパターンは図９に示すもので、レジストマスク５１はおよそ 60nｍ角であった。また選択成長マスクはＳｉ3Ｎ4膜の代わりにマグネトロンスパッタ法で堆積した厚さ 20nｍのＳｉＯ2膜を用いた。ＳｉＯ2膜のパターンニングは実施例１と同様Ｃ2Ｆ6ガスを用いた高周波プラズマ反応性イオンエッチングで行った。ドットマスク即ち量子箱の配列は＜ 2 -5 -5 ＞、＜ 0 -1 1 ＞に対し 45°の方向の正方格子配列とした。
【００４５】
第二に結晶成長装置に基板を導入し、分子線エピタキシー法により以下の成長を行った。原料として固体のＩｎ、Ｇａ、Ａｌ、Ｓｂを用いた。まず 650℃でＧａＳｂバッファ層を 10nｍ成長させた。続いてＡｌ0.5Ｇａ0.5Ｓｂバリア層を 100nｍ成長させて第１の障壁層が完成した。この場合も、（ -1 0 0 ）ファセットの作用で、特徴的な５角形断面を持つ窪みの配列が形成された。
【００４６】
量子ドットおよびその配列を形成するために、基板温度を 550℃に下げた後、第１の障壁層に続いて 3nｍのＩｎ0.4Ｇａ0.6Ｓｂ歪量子閉じ込め層を成長させ、2 分ほど成長中断した後、第２の障壁層としてＡｌ0.5Ｇａ0.5Ｓｂバリア層を 50nｍ、最後にＧａＳｂキャップ層を 10nｍ成長させた。
【００４７】
断面を走査電子顕微鏡（ＳＥＭ）で観察し、本例冒頭で述べた構造の形成を確認した。
【００４８】
実施例３
図１０により、（ 3 1 1 ）Ｂ面ＩｎＰ基板上に以下のように本発明を適用して直径 60nｍ、高さ 15nｍの円盤状のＩｎ0.9Ｇａ0.1Ａｓ量子閉じ込め島構造とＩｎ0.52Ａｌ0.48Ａｓからなる障壁層とで構成される量子箱の、周期 150nｍの正方格子配列を形成した例を示す。
【００４９】
ＩｎＰ基板に図３に示した第１の工程に従い、まず選択エッチングにより窪みを形成した。始めに基板に電子ビームレジストＺＥＰ−５２０を塗布し、電子ビームリソグラフィーによって正方形ドット状の窓を設けたレジストパターンを形成した。レジストパターンを図１０に示す。レジストマスク１０１中に形成されたエッチング窓１０２は一辺 50nｍの正方形で、正方格子の１区画は 150nｍとした。正方形の各辺およびドットのなす正方格子の配列方向は＜ 0 1 -1 ＞あるいは＜ 2 -3 -3 ＞に平行とした。次に、塩酸：リン酸：過酸化水素：水の混合液を用いてドット状の窓の部分の基板をウェットエッチングし、深さ 20nｍ、表面の開口幅は 80nｍの微小窪み配列を形成した。このエッチング液によるエッチングは等方的であり、サイドエッチングが起こる。そのため、得られた窪みはマスクの窓よりも大きくなった。最後に酸素プラズマリアクターによりレジストマスクを剥離し、基板を洗浄して工程を終了した。
【００５０】
この基板を減圧有機金属気相成長（ＭＯＶＰＥ）装置に導入し、以下の結晶成長を行った。半導体原料としてトリメチルインジウム、トリメチルガリウム、トリメチルアルミニウム、アルシンおよびホスフィンを用い、キャリヤガスとして水素を用いた。まずホスフィン雰囲気中で基板温度を温度を 650℃にした。まず 50nｍのＩｎ0.52Ａｌ0.48Ａｓ層を第１の障壁層として成長させた。この時点で基板の各窪みのほぼ真上の表面のＩｎ0.52Ａｌ0.48Ａｓ層表面には最大幅が 50nｍで、深さが 15nｍ、（ -1 0 0 ）、（ -1 1 -1 ）と（ -1 -1 1 ）の３つのファセット面を含む微小な窪みが形成された。続いて 3.5nｍのＩｎ0.9Ｇａ0.1Ａｓ歪薄膜を成長させた。その直後、３族原料の供給停止による 2 分間の成長中断を行った。これはＩｎＧａＡｓの窪み内の量子箱へのマイグレーションを促進する効果がある。引き続き 100nｍのＩｎ0.52Ａｌ0.48Ａｓ層を第２の障壁層として成長させ、10nｍのＧａＡｓキャップ層を成長させて成長を完了した。
【００５１】
断面の走査型電子顕微鏡（ＳＥＭ）観察により、本実施例冒頭で述べた所望の量子箱配列が形成されていることを確認した。また、室温で波長 2μｍ付近をピークとした、強いフォルトルミネッセンス発光を観察し、高品質の量子閉じ込めが行われていることを確認した。
以上に説明した、本発明に係る半導体量子構造の製造方法によって、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を製造することができる。
【００５２】
【発明の効果】
以上説明したように、本発明者らは、
面方位が｛ n 1 1 ｝Ｂ（ここに、n は 2、3、4、5、6 又は 7 である）または｛ n 1 1 ｝Ｂから任意の方向へ 5 度以内で傾斜された面方位である半導体基板上に、表面の所望の位置に等しい形状の微小な窪みが、三角形又は四角形を単位格子とする平面格子の格子点上に設けられ、前記窪み以外の表面が平坦である、３−５族化合物半導体からなる第１の障壁層を形成し、前記窪みは最大部の幅が 250nｍ以下で、窪みと窪みの間の平坦な領域が、その上の任意の点から窪みの周縁までの距離が 100nｍ以下となるように形成され、表面が｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面の各面およびこれらに近い面を、少なくとも１つ以上含むように形成する第１の工程と、
次に、前記第１の障壁層に対し 1％以上の格子不整合を有する３−５族化合物半導体からなる歪量子閉じ込め層を、分子線エピタキシー法又は化学気相成長法で前記窪みの中に選択的に結晶成長させる第２の工程と、
前記歪量子閉じ込め層上に、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層を形成することにより、前記窪みの位置に量子ドットまたは量子箱を選択的に形成する第３の工程とを少なくとも備えたことを特徴とする、半導体量子構造の製造方法を発明した。
【００５３】
本発明により、基板上の電子線又は光リソグラフィーで任意に指定した位置に、均一な量子ドット又は量子箱などの半導体量子構造を格子配列した状態で形成することが可能になった。このような半導体量子構造の配列は、各半導体層の材料や膜厚、あるいは格子配列を変化させることにより、種々のサイズ、組成および周期のものを得ることができる。完全な量子箱配列を指定した位置に形成できることにより、量子箱間のトンネリングを利用した素子や、個々の量子箱をセルとしたメモリ素子等、新機能素子の実現が容易になる。この半導体量子構造の製造方法は｛ n 1 1 ｝面、ＳＫモード成長、ヘテロ接合による量子閉じ込め構造形成という、３−５族化合物半導体に普遍的な性質を利用したものであるため、前記実施例にとどまらず、例えばＩｎＧａＰ／ＡｌＩｎＧａＰ、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＰ／ＡｌＧａＰ等３−５族化合物半導体による量子箱構造の製造に広く適用できる。さらにＳｉ基板上にＧｅやＳｉＧｅからなる量子箱構造を形成する場合においてもこの製造方法が適用できる。
また、本発明に係る半導体量子構造の製造方法の実施によって、半導体基板上の所望の位置に、良質な量子箱が形成された半導体量子構造を製造し、提供することができる。
【図面の簡単な説明】
【図１】本発明の概念を示す図である。
【図２】結晶成長のみで量子箱または量子ドット構造を形成する従来の方法を示す断面図である。
【図３】本発明における、表面に窪みを有する第１の障壁層を形成する工程の一例を示す図である。
【図４】本発明における、表面に窪みを有する第１の障壁層を形成する工程の他の例を示す図である。
【図５】本発明の実施例１におけるレジストマスクパターンを示したものである。
【図６】本発明の実施例１における第１の障壁層上の窪みの配列のＡＦＭ像と窪みのファセット構造を示す図である。
【図７】本発明の実施例１における第１の障壁層上のの中に選択的に形成された島構造の配列のＡＦＭ像である。
【図８】図７に示した島構造の配列が形成されている基板の断面のＳＥＭ像と島構造の断面の説明図である。
【図９】本発明の実施例２におけるレジストマスクパターンを示す図である。
【図１０】本発明の実施例３におけるレジストマスクパターンを示す図である。
【符号の説明】
１１…｛ n 1 1 ｝Ｂ面基板、１２…第１の障壁層、１３…窪み、１４…歪量子閉じ込め層材料からなる濡れ層、１５…量子閉じ込め層、１６…島構造、
１７…第２の障壁層、１８…量子閉じ込め構造、
２１…半導体基板、２２…窪みや突起が形成された半導体基板、２３…ファセット成長半導体バッファ層、２４…第１の障壁層、２５…量子閉じ込め層、
２６…濡れ層、２７…量子箱または量子ドット、２８…第２の障壁層、
３１…｛ n 1 1 ｝Ｂ面基板、３２…マスク、３３…窓、３４…窪み、
３５…第１の障壁層、３６…窪み、
４１…｛ n 1 1 ｝Ｂ面基板、４２…第１の障壁層、４３…第１のファセット成長面、４４…第２のファセット成長面、４５…帯状の選択成長マスク、４６…ドット状の選択成長マスク、４７…ボイド、４８…横方向に成長した第１の障壁層の部分、４９…横方向成長の方向、５０…窪み、
５１…レジストマスク、
８１…｛ 3 1 1 ｝Ｂ面基板、８２…第１の障壁層、８３…歪みＩｎＧａＡｓ島構造、８４…ボイド、８５…Ｓｉ3Ｎ4ドットマスク、
９１…レジストマスク
１０１…レジストマスク、１０２…エッチング窓
Claims (8)
- 一方の表面が｛ n 1 1 ｝Ｂ面（ここに n は 2、3、4、5、6 または 7 である）もしくは｛ n 1 1 ｝Ｂ面から 5度以内の範囲で傾斜した面である半導体基板の前記表面上に、３−５族化合物半導体からなり、平面格子状に配列した微小な窪みを有する第１の障壁層を成長させ、前記窪みの内部に、前記第１の障壁層に対し 1％以上の格子不整合を有する３−５族化合物半導体からなる歪量子閉じ込め層を選択的に成長させ、前記半導体基板上に、少なくとも前記歪量子閉じ込め層を覆うように、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層を成長させて半導体量子構造を形成する半導体量子構造の製造方法であって、前記窪みの表面が、｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面のうちの少なくとも１つの面に一致するかまたは近い面であって前記半導体基板の表面エネルギーより低い表面エネルギーの面を有することを特徴とする半導体量子構造の製造方法。
- 前記窪みが３角形もしくは４角形を単位格子とする平面格子の格子点上に形成され、前記窪みの最大幅が 250nｍ以下であり、前記窪み以外の前記第１の障壁層の表面部分が平坦であり、前記表面部分の任意の位置から最も近い前記窪みの周縁に至る距離が 100nｍ以下であることを特徴とする請求項１記載の半導体量子構造の製造方法。
- 前記半導体基板の前記表面上における３角形もしくは４角形を単位格子とする格子の格子点の上に島状の選択成長マスクを形成した後に、前記半導体基板上に前記第１の障壁層を選択成長させるとともに前記選択成長マスクを横方向成長により埋め込み、かつ前記第１の障壁層の前記選択成長マスクに対応した位置に前記窪みを形成することを特徴とする請求項１または２記載の半導体量子構造の製造方法。
- 上記半導体基板にＧａＡｓを使用し、前記第１の障壁層の製造に、前記半導体基板に格子整合したＡｌＧａＡｓを使用し、前記閉じ込め層の製造にＩｎＧａＡｓを使用することを特徴とする請求項１または２記載の半導体量子構造の製造方法。
- 上記半導体基板にＩｎＰを使用し、前記第１の障壁層の製造に、前記半導体基板に格子整合したＩｎＡｌＡｓを使用し、前記閉じ込め層の製造にＩｎＧａＡｓを使用することを特徴とする請求項１または２記載の半導体量子構造の製造方法。
- 上記半導体基板にＧａＳｂを使用し、前記第１の障壁層の製造に、前記半導体基板に格子整合したＡｌＧａＳｂを使用し、前記閉じ込め層の製造にＩｎＧａＳｂを使用することを特徴とする請求項１または２記載の半導体量子構造の製造方法。
- 一方の表面が｛ n 1 1 ｝Ｂ面（ここに n は 2 、 3 、 4 、 5 、 6 または 7 である）もしくは｛ n 1 1 ｝Ｂ面から 5 度以内の範囲で傾斜した面である半導体基板の前記表面上に形成され、表面が、｛ 1 0 0 ｝面、｛ 1 1 0 ｝面、｛ 1 1 1 ｝面のうちの少なくとも１つの面に一致するかまたは近い面であって前記半導体基板の表面エネルギーより低い表面エネルギーの面を有する、平面格子状に配列した微小な窪みを有し、３−５族化合物半導体からなる第１の障壁層と、
前記第１の障壁層に対し 1 ％以上の格子不整合を有し、前記窪み内部に形成された３−５族化合物半導体からなる歪量子閉じ込め島構造と、
前記歪量子閉じ込め島構造を覆うように形成され、前記第１の障壁層に格子整合する３−５族化合物半導体からなる第２の障壁層と
を有することを特徴とする半導体量子構造。 - 前記窪みが３角形もしくは４角形を単位格子とする平面格子の格子点上に形成され、前 記窪みの最大幅が 250n ｍ以下であり、前記窪み以外の前記第１の障壁層の表面部分が平坦であり、前記表面部分の任意の位置から最も近い前記窪みの周縁に至る距離が 100n ｍ以下であることを特徴とする請求項７記載の半導体量子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18373897A JP3642659B2 (ja) | 1997-07-09 | 1997-07-09 | 半導体量子構造の製造方法及び半導体量子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18373897A JP3642659B2 (ja) | 1997-07-09 | 1997-07-09 | 半導体量子構造の製造方法及び半導体量子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126748A JPH1126748A (ja) | 1999-01-29 |
| JP3642659B2 true JP3642659B2 (ja) | 2005-04-27 |
Family
ID=16141118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18373897A Expired - Fee Related JP3642659B2 (ja) | 1997-07-09 | 1997-07-09 | 半導体量子構造の製造方法及び半導体量子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642659B2 (ja) |
-
1997
- 1997-07-09 JP JP18373897A patent/JP3642659B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126748A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ishikawa et al. | Site control of self-organized InAs dots on GaAs substrates by in situ electron-beam lithography and molecular-beam epitaxy | |
| JP3149030B2 (ja) | 半導体量子箱装置及びその製造方法 | |
| Haraguchi et al. | Self‐organized fabrication of planar GaAs nanowhisker arrays | |
| KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
| TW201717425A (zh) | 奈米材料 | |
| CN100483613C (zh) | 量子点制作方法 | |
| US5922621A (en) | Quantum semiconductor device and a fabrication process thereof | |
| EP0678946B1 (en) | Quantum wire device and method of making such a device | |
| US5258326A (en) | Quantum device fabrication method | |
| JP3642659B2 (ja) | 半導体量子構造の製造方法及び半導体量子構造 | |
| KR100331687B1 (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| KR100238452B1 (ko) | 초미세 구조 일괄 성장방법 | |
| JPH06275908A (ja) | 化合物半導体の微細構造形成方法 | |
| JPH07273084A (ja) | 量子細線構造の製造方法 | |
| JP4350227B2 (ja) | 半導体結晶成長方法 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| JPH08236748A (ja) | 量子半導体装置及びその製造方法 | |
| Fukui et al. | Pyramidal quantum dot structures by self-limited selective area metalorganic vapor phase epitaxy | |
| JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
| JPH10289997A (ja) | 半導体量子構造およびその製造方法 | |
| JP2000183327A (ja) | 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ | |
| JP2004281954A (ja) | 量子ドットの作製方法 | |
| JPH076963A (ja) | 半導体量子細線構造の作製方法 | |
| JPH0430578A (ja) | 半導体量子箱構造の製造方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |