JPH08236748A

JPH08236748A - 量子半導体装置及びその製造方法

Info

Publication number: JPH08236748A
Application number: JP3326895A
Authority: JP
Inventors: Yoshiki Sakuma; 芳樹佐久間; Shunichi Muto; 俊一武藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-02-22
Filing date: 1995-02-22
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】量子半導体装置及びその製造方法に関し、量
子サイズ効果や単一電子トンネリングを利用したシリコ
ン系デバイスを確実に再現性良く製造するための素子構
造及びその製造方法を提供する。【構成】ダイヤモンド型の結晶構造を有する半導体基
板１に逆角錐状の溝３を設けると共に、この溝３内にバ
リア層５となる禁制帯幅の大きな半導体層及び量子箱形
成用ウエル層４等となる禁制帯幅の小さな半導体層を交
互に積層させて量子箱６等の微細構造を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は量子半導体装置及びその
製造方法に関するものであり、特に、Ｓｉ或いはＧｅ等
のダイヤモンド型結晶構造を有する半導体の｛１００｝
面方位の基板に設けた逆四角錐状の溝を利用して形成し
た単一電子トンネリング素子等の量子半導体装置及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】近年、次世紀用の電子デバイスや光デバ
イスの動作原理として、量子箱（３次元量子井戸）、量
子細線（２次元量子井戸）、或いは、量子井戸（１次元
量子井戸）等の量子サイズ効果や単一電子トンネリング
を利用して、これまでにない新しい素子を開発しようと
する機運が高まっており、特に、ＧａＡｓやＩｎＰ等の
III-Ｖ族化合物半導体の分野で研究が盛んである。

【０００３】しかし、現在の電子デバイスの主流はシリ
コンを基本としたデバイス群であり、微細化の象徴的デ
バイスであるＤＲＡＭ（ダイナミック・ランダム・アク
セス・メモリ）は、現在の研究レベルで２５６Ｍビット
の集積度に至っているものの、西暦２０００年ごろに１
Ｇビットの時代を迎えたあとの方針がいまだ打ち出され
ていない。そして、１Ｇ時代以降は、現在のＭＯＳＦＥ
Ｔの動作原理が微細寸法下で適用できないことが危惧さ
れており、そのために、上記の様にIII-Ｖ族化合物半導
体を用いた単一電子トンネリングに基づく新しい素子の
研究が進められているわけである。

【０００４】一方、別の動きとしては、現在の電子デバ
イスの主流であるシリコン系を維持したまま、シリコン
系半導体にヘテロ接合を導入して、新しい電子デバイス
や光デバイスを作ろうとする研究もなされており、例え
ば、Ｓｉ／Ｇｅヘテロ接合を用いてＳｉ層をワイドエミ
ッタとしたＨＢＴ（ヘテロ接合バイポーラトランジス
タ）の研究（Ｈ．Ｖ．Ｓｃｈｒｅｉｂｅｒｅｔａ
ｌ．，ＥｌｅｃｔｒｏｎＬｅｔｔ．，ｖｏｌ．２５，１
９８９，ｐ．１８５）や、Ｓｉ／Ｇｅヘテロ接合を用い
た発光デバイスの研究（Ｄ．Ｊ．Ｒｏｂｂｉｎｓｅｔ
ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．
５９，１９９１，ｐ．１３５０）も成されている。

【０００５】

【発明が解決しようとする課題】しかし、上記の研究は
概念上の研究がほとんどであり、量子サイズ効果や単一
電子トンネリングを実現するための微細な構造を均一に
且つ高密度で製造するための具体的方法に欠けている問
題がある。例えば、１次元の量子井戸（以下、本明細書
において単に量子井戸と言う）の様に、数１０Åの厚さ
の層を多層に堆積させた超格子構造のデバイスは比較的
確実に製造可能であるが、これを、細線化して量子細線
を形成したり、ドット化して量子箱を形成するために
は、フォトリソグラフィー或いは電子線リソグラフィー
技術を用いて行うことは提案されていても、具体的にど
の様な方法で細線化するか或いはドット化するかについ
ては、実用レベルの提案はほとんどなされていない。

【０００６】また、ＧａＡｓ系については、本発明者に
よって具体的方法の提案（特願平６−９２５７６号、平
成６年４月２８日出願）がなされているものの、現在の
主流デバイスであるシリコン系には直ちには応用できな
いものであった。

【０００７】したがって、本発明は、量子サイズ効果や
単一電子トンネリングを利用したシリコン系デバイスを
確実に再現性良く製造するための素子構造及びその製造
方法を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、図１を参照して本発明の課題を解決
するための手段を説明する。なお、図１（ａ）は量子箱
を形成した半導体ウェハを概念的に説明する上面図であ
り、図１（ｂ）は図１（ａ）のＡ−Ａ’を結ぶ一点鎖線
における断面図を拡大したものであり、形成した溝と半
導体ウェハの相対的大きさは実際のものではない。

【０００９】図１（ａ）及び（ｂ）参照本発明は、オリエンテーションフラットが（０１１）面
で、主面の面方位が（１００）面のシリコンやゲルマニ
ウム等のダイヤモンド型の結晶構造を有する半導体基板
１上に、円形或いは正方形状の開口部を有するマスク２
を設け、異方性ウェット・エッチングを行うことによっ
て底面がマスクの開口部に略外接し、且つ、その側壁面
部が（１００）面に対して約５４．７４°に傾斜した
｛１１１｝面となる逆正四角錐状の溝３を形成し、溝内
に禁制帯幅の小さな量子箱形成用ウエル層４と禁制帯幅
の大きなバリア層５を堆積させて量子箱６を形成するこ
とに特徴を有するものである。

【００１０】なお、この場合の溝３は、その側壁面部が
（１１１）面、（１１Ｔ）面、（１ＴＴ）面、及び、
（１Ｔ１）面の４つの（１１１）面と等価な面、即ち、
｛１１１｝面で構成されるものであり、また、その底面
の辺の方向は＜０Ｔ１＞方向、及び、＜０ＴＴ＞方向で
ある。この場合の面及び方向の表記においては、１バー
を便宜的に“Ｔ”で表記するものであり、さらに、〔１
１１〕方向は、＜１１１＞方向や＜１ＴＴ＞方向等と等
価な方向を表す。

【００１１】要するに、本発明は、ダイヤモンド型の結
晶構造を有する半導体基板に逆角錐状の溝を設けると共
に、この溝内に禁制帯幅の大きな半導体層及び禁制帯幅
の小さな半導体層を交互に積層させて微細構造を形成
し、この微細構造を能動領域とした量子半導体装置に特
徴を有するものである。また、本発明は、量子半導体装
置における微細構造の能動領域が逆角錐状の溝の底部を
利用した量子箱、溝の稜線部を利用した量子細線、或い
は、溝の側壁面部を利用した量子井戸であることを特徴
とする。

【００１２】また、本発明は、ダイヤモンド型の結晶構
造を有する半導体基板に逆角錐状の溝を設けると共に、
この溝内に、溝表面に設けたキャリアのトンネルが可能
な厚さの絶縁膜を介して導電体層とトンネルが可能な厚
さの絶縁膜を交互に設けて微細構造を形成し、この微細
構造を能動領域とした量子半導体装置に特徴を有するも
のである。

【００１３】また、本発明は、量子半導体装置における
微細構造の能動領域が、共鳴トンネリング素子を構成す
ることを特徴とする。また、本発明は、量子半導体装置
における微細構造の能動領域が、単一電子トンネリング
素子を構成することを特徴とする。

【００１４】また、本発明は、半導体基板が｛１００｝
面を有する半導体基板であり、逆角錐状の溝が、その側
壁面部が｛１１１｝からなる逆正四角錐状の溝であるこ
とを特徴とする。

【００１５】また、本発明は、量子半導体装置の製造方
法において、ダイヤモンド型の結晶構造を有する｛１０
０｝面の半導体基板上に、円形又は正方形の開口部を有
するマスクを設け、このマスクを利用して｛１１１｝面
のエッチング速度が他の結晶面のエッチング速度に比べ
て小さくなる異方性ウェット・エッチングを行うことに
よって、底面が小さくともマスクの開口部に外接する大
きさの逆正四角錐状の溝を形成することを特徴とする。

【００１６】また、本発明は、半導体基板上にマスクを
残存させた状態で、微細構造を形成するための処理工程
を行うことを特徴とする。また、本発明は、半導体基板
に設けるマスクが絶縁性マスク或いは導電性マスクであ
ることを特徴とする。

【００１７】

【作用】本発明においては、単結晶半導体基板のエッチ
ング速度の面方位依存性を利用して形成した逆角錐状の
溝を用いて微細構造を形成しているため、微細構造の能
動領域を簡単な工程によって、正確な形状に、且つ、再
現性良く形成することができる。また、溝の底部、稜線
部、及び、側壁面部を利用することによって、量子箱、
量子細線、及び、量子井戸という、次元の異なる量子井
戸構造を別個に、或いは、複合的に形成することができ
る。

【００１８】また、微細構造を構成するバリア層の厚さ
を、電子或いは正孔、即ち、キャリアがトンネルするこ
とが可能な厚さにすることによって、共鳴トンネリング
素子を構成することができ、さらに、また、共鳴トンネ
リング素子の一部を量子サイズ効果が得られる程度の大
きさにすることによって単一電子トンネリング素子を構
成することができる。また、半導体基板として、｛１０
０｝面を有する基板を用いることによって、その側壁面
部が｛１１１｝面である逆正四角錐状の溝を正確に形成
することができる。

【００１９】また、ダイヤモンド型の結晶構造を有する
｛１００｝面の半導体基板上に、円形又は正方形の開口
部を有するマスクを設け、このマスクを利用して｛１１
１｝面のエッチング速度が他の面のエッチング速度に比
べて小さくなる異方性ウェット・エッチングを行うこと
によって、エッチングをマスクの開口部の外周において
停止することができるので、溝の底辺の大きさを、マス
クの開口部の大きさによって正確に規定することができ
る。

【００２０】また、半導体基板上に設けるマスクを残存
させた状態で、微細構造を形成するための処理工程を行
うことによって、処理工程の影響が他の領域に及ぶこと
を防止することができ、さらに、マスクとして導電性マ
スクを用いることによって、この導電性マスクを配線層
の一部としても使用することができる。

【００２１】

【実施例】まず、本発明の第１の実施例の製造工程を、
図２を用いて説明する。図２（ａ）参照主面が（１００）面で厚さが６００μｍのシリコン基板
７上にＣＶＤ法を用いて厚さ２０ｎｍのＳｉＯ₂膜を堆
積し、通常のフォトリソグラフィー技術を用いて直径１
μｍの円形の穴を開けてＳｉＯ₂マスク８を形成する。

【００２２】次いで、このシリコン基板７をエチレンジ
アミン〔ＮＨ₂(ＣＨ₂)₂ＮＨ₂〕：ピロカテコール〔Ｃ
₆Ｈ₄(ＯＨ)₂〕：Ｈ₂Ｏ＝４６．４モル％：４モル％：
４９．６モル％からなる水溶液を用いて約１００℃の温
度条件でエッチングする。

【００２３】このエッチング工程においては、円形の開
口部から異方性エッチングが起こり、図１（ａ）に示し
たような｛１１１｝面で囲まれた逆正四角錐状の溝９
が、その底面が円形の開口部に対して略外接四角形（図
における点線）を形成するように形成される。

【００２４】このような形状の溝９が形成される理由
は、ダイヤモンド型の結晶構造を有するシリコンに対す
るエチレンジアミンとピロカテコールとからなる水溶液
のエッチング速度が｛１１１｝面で非常に小さくなるか
らであり、条件にもよるが、円形の開口部の外周に｛１
１１｝面が生ずるとそれ以上エッチングが進行しなくな
るため、逆正四角錐状の溝９の底面が円形の開口部に対
して外接四角形を形成することになると考えられる。

【００２５】なお、この様なエッチング方法は、既知の
方法であり（Ｅ．Ｂａｓｓｏｕｓ，ＩＥＥＥＴｒａｎ
ｓ．ｏｎＥＤ，ｖｏｌ．２５，１９７８，ｐｐ．１１
７８−１１８５）、インクジェットプリンタのノズルや
各種マイクロマシンの作製手段として応用されている。
そして、この逆正四角錐状の溝９の最深部を高分解能の
走査電子顕微鏡（ＳＥＭ）で観測した結果、４つの｛１
１１｝面は略完全に交わっていることが観測された。

【００２６】図２（ｂ）参照次いで、ＳｉＯ₂マスク８を残存させた状態で、横型の
減圧化学気相成長装置（ＬＰＣＶＤ装置）内にシリコン
基板７を収容し、シリコン基板７の温度を７００℃とし
た状態で、Ｈ₂で希釈した２％濃度のゲルマン（ＧｅＨ
₄）を５０ｓｃｃｍ供給する共に、高純度のＨ₂ガスを
キャリアガスとして供給して反応管内の総Ｈ₂流量が５
０００ｓｃｃｍとなるようにして、ゲルマニウム層１０
を３３．３Å／分の成長速度で５０Å成長させる。

【００２７】この場合、シリコン等のダイヤモンド型の
結晶構造を有する半導体の気相成長速度は面方位依存性
があることが知られており、一般には｛１００｝〜｛１
１０｝＞｛１１１｝となるので（Ｓ．Ｋ．Ｔｕｎｇ，
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１１
２，１９６５，ｐｐ．４３６−４３８）、（１００）面
の結晶状態に近い溝９の底面近傍において優先的に成長
が進行し、溝９は次第に逆四角錐台状の形状になる。

【００２８】図２（ｃ）参照続いて、高純度のＨ₂ガスをキャリアガスとしてシラン
（ＳｉＨ₄）を供給して、シリコン層１１を３００Å成
長させることによって、溝９の底部においてバリア層と
なるシリコン基板７とシリコン層１１とで３次元的に囲
まれたゲルマニウム層１０をウエル層とする量子箱が形
成される。

【００２９】この量子箱は、レーザや発光ダイオード
（ＬＥＤ）などの発光デバイスや、セルオートマンや神
経回路網に基づく将来のナノエレクトロニクス、或い
は、テラビット（Ｔｂｉｔ）級の量子準位を用いた超高
密度メモリの基本要素として重要であり、その応用が期
待されるものである。

【００３０】また、この量子箱の形成に伴って、逆四角
錐の稜線に沿って、ゲルマニウム層をウエル層とする量
子細線が形成され、また、逆四角錐の側壁面部に沿って
量子井戸が形成される。この量子細線及び量子井戸も発
光デバイスとしての応用が期待され、特に、量子井戸に
ついては、側壁面部全体を発光させ、且つ、傾斜した側
壁面部を反射面とすることによって基板と垂直方向に指
向性を持った光を取り出すことが可能になる。

【００３１】さらに、これらの溝の底部の量子箱と１対
の溝の稜線部に形成された量子細線を組み合わせて用い
ることによって、一方の量子細線における１次元の自由
度を有する電子が０次元の自由度の量子箱を介して他の
量子細線へ到達する通過特性を制御することによって新
たな特性を有する電子デバイスの可能性も開けるもので
ある。

【００３２】なお、上記第１の実施例においては、エッ
チング液としてエチレンジアミンとピロカテコールとか
らなる水溶液を用いているが、４４重量％のＫＯＨと水
とからなるＫＯＨ水溶液を用いて８５℃の温度条件でエ
ッチングしても良い（Ｄ．Ｌ．Ｋｅｎｄａｌｌ，Ａｐｐ
ｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ２６，１９７５，ｐ
ｐ．１９５〜１９８）ものである。

【００３３】また、ＳｉＯ₂マスクに設ける円形の開口
部の直径も必要とする溝の大きさに応じて決定すれば良
いものであり、例えば、通常のフォトリソグラフィー技
術を用いる場合には１〜５０μｍの範囲であれば良く、
さらに、電子ビームリソグラフィー技術を用いれば、直
径１００Åまでの小さな開口を形成することも可能であ
る。

【００３４】また、上記第１の実施例においては、Ｓｉ
Ｏ₂マスクを残存させているので、このＳｉＯ₂マスク
を利用して自己整合的にバリア層となるシリコン層にコ
ンタクト電極を形成することができる。

【００３５】また、ゲルマニウム層の厚さも量子サイズ
効果が得られる厚さであれば良く、通常は１００Å以下
の範囲であれば良いものであり、その他の製造条件及び
シリコン層の厚さも、目的に応じて適宜設定すれば良い
ものである。

【００３６】次に、図３を参照して、本発明の第２の実
施例であるＳｉ／ＳｉＣ系共鳴トンネル構造の製造方法
を説明する。図３（ａ）参照まず、主面が（１００）面で、表面に０．５〜０．６μ
ｍのｐ型領域１４を設けた厚さが６００μｍのｎ型シリ
コン基板１３上に、ＣＶＤ法を用いて厚さ２０ｎｍのＳ
ｉＯ₂膜を堆積し、通常のフォトリソグラフィー技術を
用いて直径１μｍの円形の穴を開けてＳｉＯ₂マスク１
５を形成し、次いで、このシリコン基板１３を４４重量
％のＫＯＨと水とからなる水溶液でエッチングすること
によって、｛１１１｝面で囲まれた逆正四角錐状の溝１
６を形成する。

【００３７】なお、このエッチング工程においてＫＯＨ
水溶液を用いるのは、エチレンジアミンとピロカテコー
ルとからなる水溶液のｐ型シリコンに対するエッチング
速度が極端に小さくなり、効率的ではないためである。

【００３８】図３（ｂ）参照次いで、ＳｉＯ₂マスク１５を残存させた状態で、横型
のＬＰＣＶＤ装置内にシリコン基板１３を収容し、（１
００）面の結晶状態に近い溝１６の底部近傍にその表面
が（１００）面の厚さ１００Åの逆四角錐状のシリコン
層１７を成長させる。なお、この場合、｛１１１｝面の
側壁面部にも実際には若干の成長が生ずることになる。

【００３９】図３（ｃ）参照次いで、シリコンより禁制帯幅の大きな厚さ２０ÅのＳ
ｉＣバリア層１８、厚さ５０Åのシリコンウエル層１
９、厚さ２０ÅのＳｉＣバリア層２０、及び、厚さ１０
０Åのシリコン層２１を連続して堆積させ、最後に電極
２２を通常の方法を用いて形成することによって、共鳴
トンネリング構造が完成する。この共鳴トンネリング構
造は、通常の共鳴トンネリングデバイスとして用いるこ
とができるのは勿論のこと、逆四角錐状のシリコン層１
７を微小領域とすることによって、シリコンウエル層１
９も量子箱となるような微小領域にし、単一電子トンネ
リング素子としても動作させることが期待できる。

【００４０】次に、図４を用いて本発明の第３の実施例
の基本構成を説明する。なお、図４（ａ）はＳｉ系単一
電子トンネリング素子の断面図であり、図４（ｂ）は図
４（ａ）の電子トンネリング素子の等価回路である。

【００４１】図４（ａ）参照まず、主面が（１００）面で、表面からの深さ０．３μ
ｍ近傍にｎ⁺型イオン注入領域２３（図においては、説
明を簡単にするために、基板の下側全体をイオン注入領
域としている）を設けた厚さが６００μｍのシリコン基
板７上に、ＣＶＤ法を用いて厚さ２０ｎｍのＳｉＯ₂膜
を堆積し、電子線リソグラフィー技術を用いて直径０．
５μｍの円形の穴を開けてＳｉＯ₂マスクを形成し、次
いで、このシリコン基板７をエチレンジアミンとピロカ
テコールとからなる水溶液でエッチングすることによっ
て、｛１１１｝面で囲まれた逆正四角錐状の溝９を形成
する。

【００４２】次いで、ＳｉＯ₂マスクを除去したのち、
横型のＬＰＣＶＤ装置内にシリコン基板７を収容し、全
面を熱酸化して溝９を含む表面に電子のトンネルが可能
な厚さ３０Åの熱酸化膜２４を形成し、次いで、溝９の
底部に厚さ１００Åのｎ⁺型多結晶シリコン層を堆積さ
せて中間電極２５としたのち、その表面を熱酸化して厚
さ３０Åのトンネル酸化膜２６形成し、最後に再びｎ⁺
型多結晶シリコンを堆積させて上部電極２７を堆積させ
ることによって、共鳴トンネリング構造が完成する。

【００４３】この場合、ｎ⁺型イオン注入領域２３−熱
酸化膜２４−中間電極２５からなる微小トンネル接合２
８、及び、中間電極２５−トンネル酸化膜２６−上部電
極２７からなる微小トンネル接合２９が形成され、中間
電極２５が十分小さい場合には単一電子トンネリング素
子としての動作が可能になるものである。

【００４４】図４（ｂ）参照この等価回路を示したのが図４（ｂ）であり、２つの微
小トンネル接合２８，２９が直列接続した状態となって
おり、この様な微小領域でトンネル接合を形成すること
によって接合の容量を小さくすることができる。なお、
上記の第３の実施例の基本構成の説明においては、溝が
ｎ⁺型イオン注入領域に達しているが、必ずしも達して
いなくとも良い。

【００４５】また、上記の第３の実施例の基本構成の説
明における各種数値条件は適宜変更可能なものであり、
例えば、基板表面に設ける熱酸化膜の厚さ及びトンネル
酸化膜の厚さは１０〜５０Åの範囲が望ましく、また、
中間電極の厚さは１００Å以下であることが望ましい
が、１００Å以下に限られるものではない。

【００４６】また、上記の第３の実施例の基本構成の説
明においては、中間電極及び上部電極として多結晶シリ
コンを用いているが、Ａｌ等の他の導電性材料でも良
く、Ａｌ等の低融点の導電性材料を用いた場合には、リ
フローによってＡｌを溝内に充填し、エッチバックによ
って所定の厚さにすることができ、この場合には、溝の
側壁面に付着した導電性材料を無視することができる。

【００４７】また、上記の第３の実施例の基本構成の説
明においては、中間のトンネル膜を熱酸化により形成し
たＳｉＯ₂膜で構成しているが、導電性材料としてＡｌ
を用いた場合には、アルミナ膜を用いることになり、ま
た、熱酸化膜以外のＣＶＤ法によって堆積させたＳｉＯ
₂等の酸化膜を用いても良く、更に、酸化膜以外のシリ
コンオキシナイトライド膜（ＳｉＯＮ膜）、或いは、シ
リコン窒化膜（Ｓｉ₃Ｎ₄膜）を用いても良い。

【００４８】次に、図５を参照して、本発明の第３の実
施例の具体的構成を説明する。なお、図５（ａ）は複数
のＳｉ系単一電子トンネリング素子を直列接続した単一
電子トンネリング装置の断面図であり、図５（ｂ）は図
５（ａ）の単一電子トンネリング装置の等価回路であ
る。

【００４９】図５（ａ）参照この単一電子トンネリング装置の製造工程は、図４で説
明した単一電子トンネリング素子の製造工程と実質的に
同じであり、ＳｉＯ₂マスクに複数に開口部を設けて同
時に形成した単一電子トンネリング素子を接続配線層３
１によって直列接続する共に、イオン注入によって形成
した引出領域３０によって電極を取り出す。

【００５０】なお、第３の実施例の場合には、シリコン
基板７の表面にｎ型不純物をイオン注入したのち、約
０．３μｍのシリコン層をエピタキシャル成長させても
良く、また、エピタキシャル層を０．５μｍ以上に厚く
成長させる場合には、引出領域３０は、シリコン基板７
表面に拡散係数の大きな不純物を局所的にイオン注入し
たのちエピタキシャル成長させ、エピタキシャル成長層
表面からもイオン注入したのち、熱処理することによっ
て形成すれば良く、さらに、一回のエピタキシャル成長
と熱処理によって引出領域３０を形成することが困難で
ある場合には、この工程を多数回繰り返せば良い。

【００５１】図５（ｂ）参照この等価回路を示したのが図５（ｂ）であり、２つの微
小トンネル接合２８，２９が直列接続した状態のもの
が、複数個（図においては４個）接続された状態になっ
ている。この様に、２つの微小トンネル接合２８，２９
からなる素子領域を複数個直列接続することによって、
１個の場合には不安定であった動作を安定化することが
できる。

【００５２】次に、図６を参照して、本発明の第３の実
施例の変形である第４の実施例を説明する。なお、図６
（ａ）は複数のＳｉ系単一電子トンネリング素子を直列
接続した単一電子トンネリング装置の断面図であり、図
６（ｂ）は図６（ａ）の単一電子トンネリング装置の等
価回路である。

【００５３】図６（ａ）参照この単一電子トンネリング装置の製造工程は、図５で説
明した単一電子トンネリング素子の製造工程と実質的に
同じであり、この場合には、各溝９に対して１つの引出
領域３０を形成したものである。

【００５４】図６（ｂ）参照この第４の実施例と、図５に示す第３の実施例の相違
は、第３の実施例の等価回路において、微小トンネル接
合２８，２９の接続順序が、２８−２９−２９−２８−
２８−２９−２９−２８であるのに対して、第４の実施
例においては、２８−２９−２８−２９−２８−２９−
２８−２９の順序になる点である。このような接続順序
によって、単一電子トンネリング素子単位においては、
電流は常に容量の小さな微小トンネル接合２８側から容
量の大きな微小トンネル接合２９に流れるので、対称性
が高まることになり、特性がより安定化することが期待
される。

【００５５】次に、図７を参照して、本発明の第５の実
施例を説明する。なお、図７（ａ）は制御電極付単一電
子トンネリング素子、即ち、単一電子トンネリングトラ
ンジスタ（ＳＥＴ）の断面図であり、図７（ｂ）は図７
（ａ）の単一電子トンネリングトランジスタの等価回路
である。

【００５６】図７（ａ）参照この単一電子トンネリングトランジスタの製造工程は、
第３の実施例である単一電子トンネリング素子の製造工
程と基本的に同様であり、相違は、シリコン基板７にｎ
型不純物をイオン注入してｎ⁺型イオン注入領域２３
（図においては、説明を簡単にするために、基板の下側
全体をイオン注入領域としている）を形成したのち、続
いて、ｐ型不純物をイオン注入して制御電極となるｐ⁺
型領域３２を形成する点である。

【００５７】なお、この場合には、ｐ⁺型領域３２が存
在するため、エッチング液としてはＫＯＨ水溶液を用い
るものであり、また、この場合の制御電極はｎ⁺型領域
で構成しても良いが、ｐ⁺型領域を用いた方が拡散電位
を利用して、側壁面からの不所望な電子のトンネリング
を防止することができる。

【００５８】図７（ｂ）参照この単一電子トンネリングトランジスタの等価回路を示
したのが図７（ｂ）であり、２つの微小トンネル接合２
８，２９との間にゲートＧとなる制御電極３３が設けら
れた状態になっている。この制御電極３３の電位を制御
することによって、中間電極２５の電位を制御して電子
のトンネリングを制御することができ、ソースＳ、ドレ
インＤ、及び、ゲートＧとからなるトランジスタとして
の動作が可能となる。

【００５９】なお、この第５の実施例においては、単一
電子トンネリングトランジスタとして説明しているが、
中間電極の形状を大きくして共鳴トンネリングトランジ
スタとしても良いものである。

【００６０】また、この第５の実施例を含め、他の実施
例においても単一素子、或いは、単一装置として説明し
ているが、通常は多数の素子を集積化して使用するもの
であることは、その目的から見て当然の事項である。

【００６１】また、上記各実施例においては、基板の面
方位を（１００）面としているが、（１００）面に限ら
れるものではなく、この面に等価な｛１００｝面であれ
ば良く、更に、厳密に｛１００｝面である必要はなく、
｛１００｝面から少し傾斜したカット面、例えば、１０
°以下に傾斜するカット面を有する基板を用いても良い
ものであり、要するに、本発明の目的とする｛１１１｝
面に囲まれた逆四角錐状の溝を形成できる程度の傾きで
あれば良いものである。

【００６２】また、上記各実施例においては、マスクに
設ける開口部の形状を円形としているが、円形に限られ
るものではなく、その辺が＜０ＴＴ＞方向及び＜０Ｔ１
＞方向に延在する正方形のマスクを用いても良いもので
ある。

【００６３】また、上記各実施例においては、単結晶半
導体層（エピタキシャル成長層）、絶縁層、及び、導電
性材料層の堆積に際しては、ＬＰＣＶＤ法或いはＣＶＤ
法を用いているが、この様なＣＶＤ法に限られるもので
はなく、単結晶半導体層の堆積の場合には、、ＭＯＶＰ
Ｅ法（有機金属気相成長法）、ＭＢＥ法（分子線エピタ
キシャル成長法）、ＡＬＥ法（原子層エピタキシャル成
長法）、ＧＳＭＢＥ法（ガスソースＭＢＥ法）、ＭＯＭ
ＢＥ法（有機金属ＭＢＥ法）、或いは、ＬＰＥ（液相エ
ピタキシャル成長法）等の他の堆積法を用いても良い。
また、絶縁層及び導電性材料層の場合には、スパッタ法
或いは蒸着法を用いても良いものである。

【００６４】また、上記第３乃至第４の実施例において
も、第１の実施例と同様にエッチング液としてエチレン
ジアミンとピロカテコールとからなる水溶液の代わりに
ＫＯＨ水溶液を用いても良いものであり、また、ＳｉＯ
₂マスクに設ける円形の開口部の直径も必要とする溝の
大きさに応じて決定すれば良いものであり、例えば、通
常のフォトリソグラフィーを用いる場合には１〜５０μ
ｍの範囲であれば良く、また、電子線ソグラフィーを用
いる場合には１００Å程度まで可能である。

【００６５】また、上記各実施例においては、溝を形成
するためにＳｉＯ₂マスクを用いているが、ＳｉＯ₂に
限られるものではなく、シリコンオキシナイトライド膜
（ＳｉＯＮ膜）或いはシリコン窒化膜（Ｓｉ₃Ｎ₄膜）
等の絶縁性マスクでも良く、更に、Ｗ、ＷＳｉ、或い
は、Ａｌ等の導電性マスクであっても良い。但し、溝の
形状の制御のためには、マスクが基板と密着しているこ
とが重要であるので、この点からはＳｉＯ₂が最適であ
る。

【００６６】また、上記第１及び第２の実施例において
は、マスク層を残存させた状態で、エピタキシャル成長
を行っているが、このマスク層を除去してエピタキシャ
ル成長しても良いものであり、さらに、上記第３乃至第
５の実施例においては、逆にマスク層を除去してから、
酸化工程及び堆積工程を行っているが、マスク層を残存
させた状態で酸化工程及び堆積工程を行っても良いもの
であり、この場合には、第１及び第２の実施例と同様
に、上部電極に対するコンタクト層をマスクを利用した
段切れによって自己整合的に形成することができる。

【００６７】さらに、上記各実施例においては、基板と
してシリコン基板を用いているが、原理的にはダイヤモ
ンド型の結晶構造を有する半導体であれば良いものであ
るので、ゲルマニウム等の他のダイヤモンド型の結晶構
造を有する半導体を用いてもよいものである。

【００６８】

【発明の効果】本発明によれば、ダイヤモンド型の結晶
構造を有する半導体基板のエッチング速度の面方位依存
性を利用することによって、簡単な製造工程で量子箱等
の量子サイズ効果を利用したデバイス、或いは、共鳴ト
ンネリング素子を再現性良く形成することができ、さら
に、量子井戸構造に電界を印加することによって、ポテ
ンシャルエネルギーの差に基づきキャリアをより小さな
領域に閉じ込めることができるので、次世紀用の電子デ
バイス及び光デバイスにとっての有用な基本素子構造及
び製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理的構成の説明図である。

【図２】本発明の第１の実施例の説明図である。

【図３】本発明の第２の実施例の説明図である。

【図４】本発明の第３の実施例の基本構成の説明図であ
る。

【図５】本発明の第３の実施例の具体的構成の説明図で
ある。

【図６】本発明の第４の実施例の説明図である。

【図７】本発明の第５の実施例の説明図である。

【符号の説明】

１ダイヤモンド型の結晶構造を有する半導体基板２マスク３溝４量子箱形成用ウエル層５バリア層６量子箱７シリコン基板８ＳｉＯ₂マスク９溝１０ゲルマニウム層１１シリコン層１２Ｇｅ量子箱１３ｎ型シリコン基板１４ｐ型領域１５ＳｉＯ₂マスク１６溝１７シリコン層１８ＳｉＣバリア層１９シリコンウエル層２０ＳｉＣバリア層２１シリコン層２２電極２３ｎ⁺型イオン注入領域２４熱酸化膜２５中間電極２６トンネル酸化膜２７上部電極２８微小トンネル接合２９微小トンネル接合３０引出領域３１接続配線層３２ｐ⁺型領域３３制御電極

Claims

【特許請求の範囲】

【請求項１】ダイヤモンド型の結晶構造を有する半導
体基板に逆角錐状の溝を設けると共に、前記溝内に禁制
帯幅の大きな半導体層及び禁制帯幅の小さな半導体層を
交互に積層させて微細構造を形成し、前記微細構造を能
動領域としたことを特徴とする量子半導体装置。
【請求項２】上記微細構造が、上記逆角錐状の溝の底
部を利用した量子箱、溝の稜線部を利用した量子細線、
及び、溝の側壁面部を利用した量子井戸の内のいずれか
１種類の量子構造を少なくとも有していることを特徴と
する請求項１記載の量子半導体装置。
【請求項３】ダイヤモンド型の結晶構造を有する半導
体基板に逆角錐状の溝を設けると共に、前記溝の表面に
設けたキャリアのトンネルが可能な厚さの絶縁膜を介し
て導電体層とトンネルが可能な厚さの絶縁膜を交互に設
けて微細構造を形成し、前記微細構造を能動領域とした
ことを特徴とする量子半導体装置。
【請求項４】上記微細構造の能動領域が、共鳴トンネ
リング素子を構成することを特徴とする請求項１乃至３
のいずれか１項に記載の量子半導体装置。
【請求項５】上記微細構造の能動領域が、単一電子ト
ンネリング素子を構成することを特徴とする請求項４記
載の量子半導体装置。
【請求項６】上記半導体基板が、｛１００｝面を有す
る半導体基板であり、且つ、上記逆角錐状の溝が、前記
溝の側壁面部が｛１１１｝面からなる逆正四角錐状の溝
であることを特徴とする請求項１乃至５のいずれか１項
に記載の量子半導体装置。
【請求項７】ダイヤモンド型の結晶構造を有する｛１
００｝面の半導体基板上に、円形又は正方形の開口部を
有するマスクを設け、前記マスクを利用して｛１１１｝
面のエッチング速度が他の結晶面のエッチング速度に比
べて小さくなる異方性ウェット・エッチングを行うこと
によって、溝の底面が小さくとも前記マスクの開口部に
外接する大きさの逆正四角錐状の溝を形成すると共に、
前記溝内に微細構造の能動領域を形成することを特徴と
する量子半導体装置の製造方法。
【請求項８】上記半導体基板上に上記マスクを残存さ
せた状態で、上記微細構造を形成するための堆積工程を
行うことを特徴とする請求項７記載の量子半導体装置の
製造方法。
【請求項９】上記マスクが、絶縁性マスクであること
を特徴とする請求項８記載の量子半導体装置の製造方
法。
【請求項１０】上記マスクが、導電性マスクであるこ
とを特徴とする請求項８記載の量子半導体装置の製造方
法。