KR20120111141A - 식각을 이용한 나노 구조의 형성방법 - Google Patents

식각을 이용한 나노 구조의 형성방법 Download PDF

Info

Publication number
KR20120111141A
KR20120111141A KR1020110029476A KR20110029476A KR20120111141A KR 20120111141 A KR20120111141 A KR 20120111141A KR 1020110029476 A KR1020110029476 A KR 1020110029476A KR 20110029476 A KR20110029476 A KR 20110029476A KR 20120111141 A KR20120111141 A KR 20120111141A
Authority
KR
South Korea
Prior art keywords
etching
forming
semiconductor layer
present
layer
Prior art date
Application number
KR1020110029476A
Other languages
English (en)
Inventor
이효석
Original Assignee
주식회사 엘앤엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘앤엘 filed Critical 주식회사 엘앤엘
Priority to KR1020110029476A priority Critical patent/KR20120111141A/ko
Publication of KR20120111141A publication Critical patent/KR20120111141A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

본 발명은 나노 구조의 형성방법에 관한 것으로, 더욱 상세하게는 식각을 이용한 나노 구조의 형성방법에 관한 것이다.
본 발명은 균일한 결정씨앗(crystal seed)을 구현하여 다결정 반도체의 각 결정(grain)의 크기를 균일하게 제어할 수 있고, 이를 통해 반응하는 빛의 파장 대를 조정함으로써 다양한 수광 소자 및 발광 소자에 응용할 수 있는 장점이 있다.

Description

식각을 이용한 나노 구조의 형성방법{Method of forming nano structure using etching}
본 발명은 나노 구조의 형성방법에 관한 것으로, 더욱 상세하게는 식각을 이용한 나노 구조의 형성방법에 관한 것이다.
지금까지 발광 다이오드(Light Emitting Diode : LED)의 발광 재료로는, 예컨대 GaN와 같은 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체를 통상적으로 이용하고 있다. 그러나, Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체의 경우, 아직까지 실리콘에 비해 공정기술이 발달하지 않았으며, 특히 도핑(doping)의 어려움으로 인해 P-N 접합을 만드는 데 상당한 어려움이 따르고 있다. 따라서, 발광 다이오드를 제조하는 데 있어서, 많은 제조 비용과 시간이 소요되고 있는 실정이다.
그럼에도 불구하고, 이러한 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물 반도체를 발광 다이오드의 발광재료로서 주로 사용하고 있는 이유는 이들이 매우 큰 직접 에너지 밴드갭(direct energy bandgap)을 갖기 때문이다.
반면, 실리콘의 경우, 공정기술이 매우 발달되어 있고 다양한 도핑 기술이 개발되어 있다. 그러나, 실리콘은 간접 에너지 밴드갭(indirect energy bandgap) 특성을 가질 뿐만 아니라, 밴드갭의 크기도 작기 때문에 발광 재료로서는 적당하지 않아서 주로 정류용 다이오드나 트랜지스터, CMOS 등과 같은 회로용 소자 및 메모리 등을 제조하는 데 주로 이용되어 왔다.
그런데, 최근의 연구 결과에서 실리콘이 나노 구조로 작아지면서 직접 에너지 밴드갭으로 천이하는 성질이 발견되었다. 여기서, 나노 구조는 대략 수 나노미터(nano, 10-9m)에서 수 백 나노미터 크기의 구조를 말하며, 특히 나노 크기의 점(dot) 구조를 나노 도트(nano dot)라고 칭하기도 한다.
또한, 나노 크기의 볼록한 반원주형 구조를 나노 와이어(nano wire)라 칭하며, 나노 와이어의 경우에는 그 직경이 더욱 줄어듦에 따라 양자 속박(quantum confinement) 효과에 따라 밴드 갭이 점차 커지게 된다는 것이 발견되었다. 이에 따라, 실리콘 나노 와이어의 직경을 10nm 이하로 하면 가시광선 영역의 광을 발생시킬 수 있으며, 특히 실리콘 나노 와이어의 직경이 약 1.5nm에 근접하게 되면 청색 발광도 가능하다는 것이 알려졌다.
이러한 효과의 응용은 나노 크기에 따른 양자효과를 조정함으로써 다양한 에너지 밴드 갭을 가지도록 할 수 있으며, 상술한 발광소자 뿐만 아니라, 특정한 파장 대에 반응하는 수광소자에도 적용할 수 있다.
한편, 종래의 실리콘 나노 도트(nano dot)나 나노 와이어(nano wire)를 형성하는 방법은 주로 기판 위에서 단순하게 실리콘 나노 도트나 나노 와이어를 결정 성장시키는 소위 'bottom up' 방식을 이용하였다. 그러나, 이러한 방법은 일정한 크기의 나노 도트, 특히 나노 와이어를 형성하기가 어려울 뿐만 아니라, 시간도 많이 소요된다.
상술한 나노 도트나 나노 와이어를 바람직하게 응용하기 위해서는, 그 크기 및 배열을 균일하게 제어할 수 있어야 하나, 지금까지는 그 크기 및 위치 제어가 어렵기 때문에 실제 반도체 소자에 응용하기에 어려운 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 비정질(amorphous) 상태로 증착된 반도체를 열처리(annealing)를 하여 다결정(polycrystalline) 상태로 변환하고, 식각을 통하여 각각의 결정(grain)을 독립화 함으로써 균일한 크기의 나노 도트나 나노 와이어를 제작할 수 있는 식각을 이용한 나노 구조의 형성방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 실시예에 따른 식각을 이용한 나노 구조의 형성방법은,(a) 기판 상에 박막층을 형성하는 단계, (b) 상기 박막층 상에 비정질(amorphous) 반도체층을 형성하는 단계, (c) 상기 비정질 반도체층 표면에 결정씨앗을 형성하는 단계, (d) 상기 비정질 반도체층을 열처리(annealing)를 통해 다결정(polycrystalline) 반도체층으로 결정화하는 단계; 및 (e) 상기 다결정 반도체층의 결정 경계면(grain boundary)을 식각하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 비정질 반도체층은 비정질 실리콘층이며, 다결정 반도체층은 다결정 실리콘층인 것을 특징으로 한다.
본 발명의 일 실시예에 따른 식각을 이용한 나노 구조의 형성방법은 균일한 결정씨앗(crystal seed)을 구현하여 다결정 반도체의 각 결정(grain)의 크기를 균일하게 제어할 수 있는 장점이 있다.
또한, 본 발명의 일 실시예에 따라 형성된 나노 구조는 그 크기 및 위치를 제어하여 반응하는 빛의 파장대를 조정함으로써 다양한 수광 소자 및 발광 소자에 응용할 수 있는 장점이 있다.
도 1a 내지 도 1e는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법을 나타내는 도면이다.
도 2는 나노 도트(nano dot)와 안티 도트(anti dot) 간의 에너지 레벨을 각각 비교한 도면이다.
도 3은 결정씨앗으로 안티 와이어(anti wire)를 형성시킨 도면이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
그리고 본 명세서를 작성함에 있어서, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다. 라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 층이 개재되어질 수 있다. 또한 통상의 관례에 따라, 도면들의 다양하게 도시된 특징부들은 일정한 축척으로 그린 것은 아니며, 본 발명과 관계된 특징들을 강조하기 위해 그려진 것이다. 더욱이, 특징부들의 크기 및 층의 두께들은 도시된 축척과 실질적으로 다를 수 있다.
또한, 본 명세서에서는 설명의 편의를 위해, 나노 도트(nano dot)와 같이 볼록한 점 형태에 대응하여 오목한 홈(groove) 형태를 안티 도트(anti-dot)로, 나노 와이어(nano wire)와 같이 볼록한 반원주 형태에 대응하여 오목한 긴 도랑 형태를 안티 와이어(anti-wire)로 각각 칭한다.
또한, 본 명세서에서는 반도체를 실리콘으로 한정하여 설명할 수는 있으나, 이는 실리콘 이외의 다른 반도체 재료의 사용을 배제하는 것은 아니다. 예를 들면, 실리콘 이외에도 게르마늄(Ge)을 사용할 수도 있으며, 심지어 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅳ족 화합물 반도체를 사용하더라도, 본 발명에 따른 나노 도트 또는 나노 와이어를 형성할 수 있다.
도 1a 내지 도 1e는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조에 대한 일련의 형성과정을 나타낸 도면이다. 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1a 내지 도 1e를 참고하면, 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법은, 기판 상에 박막층을 형성하는 단계, 상기 박막층 상에 비정질(amorphous) 반도체층을 형성하는 단계, 상기 비정질 반도체층 표면에 결정씨앗을 형성하는 단계, 상기 비정질 반도체층을 열처리(annealing)를 통해 다결정(polycrystalline) 반도체층으로 결정화하는 단계 및 상기 다결정 반도체층의 결정 경계면(grain boundary)을 식각하는 단계를 포함한다.
도 1a는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법 중 기판(10) 상에 박막층(20)을 형성시킨 단면을 도시한 도면이다.
여기서, 기판(10)은 실리콘 기판을 포함하여 다양한 형태가 될 수 있으며, 박막층(20)은 양호한 전기적 안정성과 절연성을 위한 것으로, 예를 들면 실리콘 산화막(SiO2)이 바람직하다.
도 1b는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법 중 박막층(20) 상에 비정질(amorphous) 반도체층(30)을 형성시킨 단면을 도시한 도면이다.
도 1b를 참고하면, 비정질 반도체는 비결정성 반도체라고도 칭하며, 원자배열이 무질서한 상태의 반도체로써, 대표적인 예는 비정질 실리콘이 있다. 이와 같은 비정질 반도체층(30)은 박막층(20) 상에 화학기상증착법(CVD)을 포함한 다양한 방법으로 증착된다.
도 1c는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법 중 비정질 반도체층(30) 표면에 결정씨앗(crystal seed, 35)을 형성시킨 단면을 도시한 도면이다.
본 발명의 일 예는, 포토 리쏘그래피(photo-lithography) 기술을 이용하여 비정질 반도체층(30) 표면에 결정씨앗(crystal seed,35)을 생성할 수 있다. 최근 급격히 발달한 반도체 공정 기술이 수십 나노미터 정도의 패턴 형성 가능하게 하기 때문에 최근에 들어서야 비로소 나노 구조의 결정씨앗을 만들 수 있게 되었다. 상술한 포토-리쏘그래피 기술이란 감광제 도포-마스킹-노광-식각 등, 일련의 공정을 모두 포함하는 것을 의미함은 당연하다.
결정씨앗(crystal seed,35)은 비정질 상태로 증착된 반도체층(30)을 열처리(annealing)하여 다결정 상태로 변환시킬 때 결정 성장의 씨앗이 된다. 열처리란 결국 반도체 원자, 예컨대 실리콘 원자에 열 에너지를 가하여 각 원자가 보다 활성화시켜 원자끼리 결정화(crystallize)과정을 거치게 하는 것을 말한다. 이때는 결정씨앗 주위의 원자들이 나머지 부분의 원자들보다 화학적, 물리적으로 비교적 불안정한 높은 에너지 상태에 있어 보다 쉽게 결정화될 수 있음을 착안하여 결정씨앗을 만들게 된 것이다.
도 1c를 참고하면, 결정씨앗(35)은 패턴화 또는 균일화된 안티 도트(anti-dot)가 될 수 있으며, 안티 도트(anti-dot)는 통상적인 포토 리쏘그래피(photo-lithography) 기술을 통하여 형성될 수 있다. 본 발명의 발명자들의 관찰에 의하면 볼록한 점 형태의 나노 도트(nano dot)는 그 크기 등을 균일하게 제어하는 것이 약간 어렵고, 오목한 홈(groove) 형태의 안티 도트(anti-dot)는 통상적인 포토 리쏘그래피(photo-lithography) 기술을 통해 균일하게 제어하는 것이 비교적 쉽게 가능하였다. 여기서, 포토 리쏘그래피(photo-lithography) 기술은 건식 식각 또는 습식 식각을 포함하여 당업계 평균적인 지식을 가진 자가 생각해 낼 수 있는 모든 패턴화 과정을 포함한다.
도 1d는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법 중 비정질 반도체층(30)을 열처리(annealing)하여 다결정(polycrystalline) 반도체층(40)으로 결정화시킨 단면을 도시한 도면이다.
도 1d에 도시된 바와 같이, 비정질 상태로 증착된 반도체층은 열처리를 통해서 결정이 결정씨앗을 중심으로 또는 물질에 따라서는 결정씨앗을 제외한 그 주변을 중심으로 균일하게 성장하여 다결정 상태로 변환된다. 여기서 열처리는 반도체 공정분야에서 공지된 다양한 방법으로 할 수 있다.
도 1e는 본 발명의 일실시 예에 따른 식각을 이용한 나노 구조의 형성방법 중 다결정 반도체층의 결정 경계면(grain boundary)을 식각시킨 단면을 도시한 도면이다.
도 1e에 도시된 바와 같이, 직접적인 식각 공정을 통해 다결정 반도체의 결정 경계면(grain boundary)을 깎아 줌으로써 본 발명에 따른 나노 구조를 얻을 수 있다.
이때, 본 발명의 발명자들은 식각의 조건을 잘 찾을 경우 별다른 마스킹(masking) 작업이 없이도 결정 경계면(grain boundary)부분을 잘 식각해 낼 수 있는 있다는 것을 알았다. 왜냐하면 결정구조의 밀도가 성근 부분인 결정 경계면의 식각율이 결정의 중앙부보다는 크기 때문에 결국 나노 도트 또는 나노 안티도트 부근을 각각 독립적으로 남겨 놓을 수 있다. 여기서 다결정 반도체의 결정 경계면(grain boundary)을 화학적으로 식각하는 것이 바람직하다.
즉 본 발명의 일 실시예는, 패턴화된 결정씨앗을 통해 다결정 반도체의 각 결정의 크기 등을 균일하게 조정하고, 식각공정을 통하여 각각의 결정을 독립화함으로써 균일한 나노 구조를 형성시킬 수 있다.
이와 같이 본 발명의 일 실시예는, 균일한 나노 구조를 형성하여 나노 크기에 따른 양자효과를 조정함으로써 다양한 에너지 밴드 갭을 가지도록 할 수 있으며, 발광소자 뿐만 아니라 특정한 파장 대에 반응하는 수광소자에도 적용할 수 있다. 또한 다양한 크기의 나노 구조층을 쌓아 올림으로써 다양한 파장대의 태양광을 흡수하여 자유전자를 생성할 수 있는 태양전지로의 활용이 가능하다. 이와 같은 태양전지가 뛰어난 에너지 효율을 가질 수 있음은 당연하다.
도 2는 나노 도트(nano dot)와 안티 도트(anti dot) 간의 에너지 레벨을 각각 비교한 도면이다.
도 2에서 도시된 바와 같이, 나노 도트(nano dot)의 경우에는 주변보다 에너지 레벨이 낮고, 안트 도트(anti dot)의 경우에는 주변보다 에너지 레벨이 높다는 것을 알 수 있다. 따라서 비정질 반도체층이 열처리를 통하여 다결정 상태로 변환될 때 안티 도트를 중심으로 또는 물질에 따라서는 그 주변을 중심으로 균일하게 결정 성장이 이루어진다.
도 3은 결정씨앗으로 안티 와이어(anti wire)를 형성시킨 도면이다.
도 3에 도시된 바와 같이, 오목한 긴 도랑 형태의 안티 와이어를 형성할 수 있고 또 도시되지는 않았지만 격자(grid) 형태가 남도록 식각할 수도 있다. 이는 상술한 바와 같이 결정씨앗이 되고, 열처리 공정을 통하여 성장되며, 결정 경계면을 식각으로 깎아주면 나노 와이어(nano wire)가 형성된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (9)

  1. (a) 기판 상에 박막층을 형성하는 단계;
    (b) 상기 박막층 상에 비정질(amorphous) 반도체층을 형성하는 단계;
    (c) 상기 비정질 반도체층 표면에 복수의 결정씨앗을 형성하는 단계;
    (d) 상기 비정질 반도체층을 열처리(annealing)를 통해 다결정(polycrystalline) 반도체층으로 결정화하는 단계; 및
    (e) 상기 다결정 반도체층의 결정 경계면(grain boundary)을 식각하는 단계; 를 포함하는 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  2. 제 1 항에 있어서, 상기 (a) 단계는,
    기판 상에 실리콘 산화층(SiO2)을 형성하는 단계인 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  3. 제 2 항에 있어서, 상기 비정질 반도체층은,
    비정질 실리콘층인 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  4. 제 3 항에 있어서, 상기 다결정 반도체층은,
    다결정 실리콘층인 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  5. 제 4 항에 있어서, 상기 결정씨앗은,
    오목한 홈(groove) 형태로 식각하여 형성되는 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  6. 제 4 항에 있어서, 상기 결정씨앗은,
    긴 도랑 형태로 식각하여 형성되는 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 결정씨앗은,
    균일한 간격과 크기를 가지는 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  8. 제 7 항에 있어서, 상기 결정씨앗은,
    포토 리쏘그래피(photo-lithography) 기술을 이용하여 형성되는 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
  9. 제 1 항에 있어서, 상기 (e) 단계는,
    상기 다결정 반도체층의 결정 경계면(grain boundary)을 화학적으로 식각하는 단계인 것을 특징으로 하는 식각을 이용한 나노 구조의 형성방법.
KR1020110029476A 2011-03-31 2011-03-31 식각을 이용한 나노 구조의 형성방법 KR20120111141A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110029476A KR20120111141A (ko) 2011-03-31 2011-03-31 식각을 이용한 나노 구조의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110029476A KR20120111141A (ko) 2011-03-31 2011-03-31 식각을 이용한 나노 구조의 형성방법

Publications (1)

Publication Number Publication Date
KR20120111141A true KR20120111141A (ko) 2012-10-10

Family

ID=47281879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029476A KR20120111141A (ko) 2011-03-31 2011-03-31 식각을 이용한 나노 구조의 형성방법

Country Status (1)

Country Link
KR (1) KR20120111141A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375738B1 (ko) * 2012-10-25 2014-03-26 한국생산기술연구원 Ag 나노 입자를 통한 다결정 실리콘 박막의 나노구조 형성방법, 그에 의하여 제조되는 다결정 실리콘 나노 구조체 및 이를 포함하는 다결정 실리콘 박막 태양전지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375738B1 (ko) * 2012-10-25 2014-03-26 한국생산기술연구원 Ag 나노 입자를 통한 다결정 실리콘 박막의 나노구조 형성방법, 그에 의하여 제조되는 다결정 실리콘 나노 구조체 및 이를 포함하는 다결정 실리콘 박막 태양전지

Similar Documents

Publication Publication Date Title
TWI595679B (zh) 太陽能電池
KR100668964B1 (ko) 나노 홈을 갖는 발광 소자 및 그의 제조 방법
US9799796B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
KR102025548B1 (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
KR101217209B1 (ko) 발광소자 및 그 제조방법
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
CN108292694A (zh) 纳米线/纳米锥形状的发光二极管及光检测器
JP6219506B2 (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
JP2006248893A (ja) ナノワイヤー及びその製造方法
JP5059130B2 (ja) ヘテロ結晶半導体デバイス及びその製造方法
KR20120111141A (ko) 식각을 이용한 나노 구조의 형성방법
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法
KR101703443B1 (ko) 실리콘 나노와이어가 삽입된 폴리머 태양전지의 제조 방법
JP4834828B2 (ja) 半導体装置の製造方法
US8653501B2 (en) Emitting device and manufacturing method therefor
US20060269745A1 (en) Nano wires and method of manufacturing the same
KR102118907B1 (ko) 발광 다이오드 및 그 제조 방법
JPH08236748A (ja) 量子半導体装置及びその製造方法
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
CN103531441A (zh) 基于分叉纳米线的多端量子调控器件的制备方法
JP2000124441A (ja) 半導体量子ドット素子の作製方法
KR101431820B1 (ko) 나노와이어 소자 제조 방법
KR20100106806A (ko) 나노와이어와 나노도트의 복합체 및 이를 구비하는 광소자
JP2004281953A (ja) 微細構造の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application