KR102025548B1 - 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법 - Google Patents

그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법 Download PDF

Info

Publication number
KR102025548B1
KR102025548B1 KR1020147022217A KR20147022217A KR102025548B1 KR 102025548 B1 KR102025548 B1 KR 102025548B1 KR 1020147022217 A KR1020147022217 A KR 1020147022217A KR 20147022217 A KR20147022217 A KR 20147022217A KR 102025548 B1 KR102025548 B1 KR 102025548B1
Authority
KR
South Korea
Prior art keywords
nanowires
graphene
substrate
graphite
nanowire
Prior art date
Application number
KR1020147022217A
Other languages
English (en)
Other versions
KR20140112061A (ko
Inventor
헬게 웨먼
본-오베 핌랜드
동철 김
Original Assignee
노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) filed Critical 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유)
Publication of KR20140112061A publication Critical patent/KR20140112061A/ko
Application granted granted Critical
Publication of KR102025548B1 publication Critical patent/KR102025548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Abstract

기판 상에 복수개의 나노와이어를 포함하는 조성물로서, 이 때 상기 나노와이어가 금속 촉매의 존재하에 상기 기판 상에서 에피택셜 성장하여 상기 나노와이어의 적어도 일부 상에 촉매 침착물이 위치하도록 하며, 상기 나노와이어가 하나 이상의 III-V족 화합물 또는 하나 이상의 II-VI족 화합물을 포함하거나 또는 하나 이상의 비-탄소 IV족 원소를 포함하고, 상기 흑연 층이 상기 나노와이어 위에 있는 촉매 침착물중 적어도 일부와 접촉하는 조성물.

Description

그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법{A NANOWIRE DEVICE HAVING GRAPHENE TOP AND BOTTOM ELECTRODES AND METHOD OF MAKING SUCH A DEVICE}
본 발명은 금속 촉매 기체-액체-고체(VLS) 방법에 의해 바람직하게 성장한 나노와이어 어레이용의 투명하고 전도성이며 가요성인 상부 접촉 전극 물질로서의 흑연 박층의 용도에 관한 것이다. 구체적으로, 나노와이어 성장 후 나노와이어의 상부에 잔류하는 금속 촉매 입자는 나노와이어의 상부-접촉되는 흑연 층으로의 전기적 접촉을 향상시키는 중간 물질로서 유리하게 사용된다. 바람직하게는 투명하고 가요성인 흑연 층으로의 상부-접점을 갖는 반도체 물질로 구성되는 나노와이어의 생성되는 어레이는 나노와이어 발광 다이오드(LED) 및 나노와이어 태양광 전지를 비롯한 광전자 장치에서 광범위하게 사용된다.
최근 수년간에 걸쳐, 나노기술이 중요한 가공 규율이 되어가고 있기 때문에 반도체 나노와이어에 대한 관심이 증강되고 있다. 몇몇 저자들에 의해 나노위스커(nanowhisker), 나노로드, 나노기둥 또는 나노칼럼이라고도 일컬어지는 나노와이어는 센서, 태양광 전지에서 LED에 이르는 다양한 전기 장치에서 중요하게 사용되어 왔다.
본원에서, 용어 나노와이어는 본질적으로 일차원 형태인, 즉 그의 폭 또는 직경이 나노미터 치수이고 그의 길이가 전형적으로 수백nm 내지 수㎛인 구조체로서 해석된다. 통상적으로, 나노와이어는 500nm 이하, 예컨대 350nm 이하, 특히 300nm 이하, 예를 들어 200nm 이하의 둘 이상의 치수를 갖는 것으로 생각된다.
금속(예를 들어, Ni, Pt, Au), 반도체(예컨대, Si, InP, GaN, GaAs, ZnO) 및 절연(예를 들어, SiO2, TiO2) 나노와이어를 비롯한 다수의 상이한 유형의 나노와이어가 존재한다. 본 발명자들은 주로 반도체 나노와이어에 관심이 있지만, 아래에 상세하게 개괄된 원리는 나노와이어 기술의 모든 방식에 적용될 수 있는 것으로 생각된다.
종래에는, 반도체 나노와이어가 나노와이어 자체와 동일한 기판 상에서 성장되었다(호모에피택셜 성장). 따라서, GaAs 나노와이어는 GaAs 기판 상에서 성장한다. 물론, 이는 기판의 결정 구조와 성장하는 나노와이어의 결정 구조 사이에 격자 매치(match)가 존재함을 보장한다. 기판과 나노와이어는 둘 다 동일한 결정 구조를 가질 수 있다.
그러나, 매치되는 기판 상에서 나노와이어를 성장시키는 것은 비싸고 제한된다. 예를 들면, GaAs 기판은 특수하게 제조되어야 하고 이는 비싸다. 통상적으로 선호되는 [111]B 방향에서의 나노와이어 성장을 보장하기 위하여, (001) 배향된 표면을 갖는 더욱 통상적인 기판과 비교하여 (111)B 배향된 표면을 갖도록 기판을 특수하게 슬라이싱해야 한다. (111)B 배향된 GaAs 기판은 (001) 배향된 GaAs 기판보다 더 비싸다. 또한, GaAs는 나노와이어를 갖기에 이상적인 물질이 아니다. 예를 들어, 이는 기계적으로 강하지 못하거나 안정하지 못하다. 이는 가요성이 아니거나 투명하지 않다. 다른 더 마음을 끄는 기판을 사용할 수 있으면 더 좋을 것이다.
본 발명자들은 더 많은 기판을 사용할 방법을 모색하였다. 물론, 그렇게 하는 것이 단지 상이한 기판을 사용하는 문제는 아니다. 기판이 성장하는 나노와이어와 상이하면 바로, 정의에 의해 기판과 나노와이어 사이에서 격자 미스매치가 존재할 수 있을 뿐만 아니라 다수의 다른 가능한 문제점도 생각할 수 있다.
본 발명의 한 실시양태에서, 본 발명자들은 흑연 기판 상에서 나노와이어를 에피택셜 성장시킨다. 흑연 기판은 그래핀 또는 그의 유도체의 단일 층 또는 다수개의 층으로 구성된 기판이다. 그의 가장 미세한 형태에서, 그래핀은 벌집 격자 패턴으로 배열된 이중 전자 결합(sp2 결합으로 불림)으로 함께 결합된 탄소 원자의 원자 층 하나 두께의 시트이다. 다른 반도체 기판과는 달리, 흑연 기판은 얇고 가볍고 가요성이면서도 매우 강하다.
이들은 임의의 다른 기판 상으로 용이하게 전달될 수 있다. ITO, ZnO/Ag/ZnO, TiO2/Ag/TiO2 같은 기존의 다른 투명한 도체와 비교하여, 그래핀은 문헌[Nature Photonics 4 (2010), 611]의 최근 리뷰 논문에서 보이는 것처럼 탁월한 광전기 특성을 갖는 것으로 입증되었다.
다수의 용도에서는, 나노와이어를 기판 표면에 수직으로 성장시킬 수 있는 것이 중요하다. 반도체 나노와이어는 통상 [111] 방향(입방정계 결정 구조의 경우) 또는 [0001] 방향(육방정계 결정 구조의 경우)으로 성장한다. 이는 기판 표면이 (111) 또는 (0001) 배향될 필요가 있음을 의미하는데, 이 경우 기판의 표면 원자는 육각 대칭으로 배열된다.
본 발명자들은 특정 화합물/원소의 에피택셜 나노와이어가 흑연 기판 상에서 성장할 수 있음을 발견하였다. 흑연 기판이 표면에 단글링(dangling) 결합을 갖지 않고 규소 및 GaAs 같은 전형적인 반도체에 비해 매우 짧은 원자 결합 길이를 갖기 때문에, 그 위에서의 나노와이어의 핵 형성 및 에피택셜 성장을 예상할 이유가 없다. 놀랍게도 아래 나타낸 바와 같이, 반도체 원자가 그래핀 표면 상에서 어떻게 위치하는지에 따라 그래핀을 사용할 때 다수의 반도체와 우수한 격자 매치가 존재한다.
구체적으로, 분자 빔 에피택시의 사용은 나노와이어 성장 면에서 탁월한 결과를 제공한다. 특히, 본 발명은 흑연 기판 상에서 IV족, II-VI족 또는 특히 III-V족 반도체 나노와이어의 성장을 가능케 한다.
나노와이어가 기판 상에서 성장할 수 있다고 하더라도, 이들 나노와이어를 장치에서 성공적으로 사용하는 문제가 남는다. 나노와이어가 순수하게 반도체로 구성되는 경우, 이는 당연히 접촉하는 금속의 일 함수에 따라 금속에 대해 쇼트키(Schottky) 접촉을 형성한다. 따라서, 톤게이(S. Tongay) 등의 문헌[Appl. Phys. Lett. 95 (2009), 222103]에서 입증되는 바와 같이 반도체에 접촉하는 금속 흑연 층이 또한 쇼트키 접합을 형성할 것으로 예상된다. 흑연 층과 반도체 사이에서의 비-저항, 쇼트키 접합의 형성은 접촉을 통한 적절한 전류의 흐름을 차단함으로써 LED 및 태양광 전지 같은 장치의 효율에 유해하다.
본 발명자들은 기판 상에서 수직으로 성장하는 반도체 나노와이어 어레이에 대해 상부-접촉하는 물질로서 흑연 층을 사용하여 저항 상부 접촉을 발생시키는 방법을 모색하였다. 이러한 방식으로, 가요성 및 투명성 면에서의 흑연 층(상부 접점으로서)의 유리한 특성을 중요한 전기적 특성과 조합할 수 있다.
본 발명자들은 반도체 나노와이어의 성장이 금속 촉매 입자와 관련될 수 있음을 알아내었다. 구체적으로, 분자 빔 에피택시(MBE) 또는 금속 유기 기상 에피택시(MOVPE) 기법을 이용하는 나노와이어의 성장을 위해, Au, Ga 또는 In 같은 금속 촉매를 나노와이어의 성장을 위한 종정으로서 바람직하게 사용한다. 금속 촉매는 나노와이어 성장이 종결된 후 각 나노와이어의 상부에 잔류하는 나노입자의 형태를 갖는다. 본 발명자들은 성장하는 나노와이어의 상부에 침착된 금속 촉매를 사용하여 성장된 나노와이어 어레이와 흑연 층(상부 접촉 물질로서) 사이에 자기-정렬된 저항 접촉을 형성시킬 수 있음을 알아내었다.
흑연 층과 성장된 나노와이어 사이의 언급된 상부 접촉이 성장된 상태 그대로의 나노와이어와 Si(111), GaAs(111) 및 특히 흑연 기판 같은 기판 사이의 하부 접촉과 근본적으로 상이할 수 있음은 언급할 가치가 있다. 나노와이어가 고온에서 기판으로의 물리적 결합 및 화학적 결합을 포함하여 에피택셜 성장하기 때문에, 하부 접촉은 훨씬 더 우수하고 긴밀할 것으로, 바람직하게는 저항 접촉일 것으로 예상된다.
문헌에는 이러한 유형의 아이디어가 제한되어 논의되어 있다. 인(Soo-Ghang Ihn) 등의 문헌[IEEE Transactions on Nanotechnology 6 (2007), 384]은, 원자력 현미경 첨단을 사용하여 단일 나노와이어 상부에서 Au 촉매 입자에 접촉시킴으로써, Au-보조되는 MBE에 의해 성장된 나노와이어에서 저항 I-V 곡선이 관찰됨을 보고하고 있다.
리(Jung Min Lee) 등의 문헌[Nano Lett. 10 (2010), 2783]은 수직 기둥-초격자 어레이 및 그래핀 하이브리드 LED의 제조를 보고한다. 이 문헌에서는, "탑-다운(top-down)" 에칭에 의해 GaAs 나노기둥의 수직 어레이를 제조할 수 있었고, 그래핀을 투명한 상부 접촉 물질로서 사용하였다. 반도체 나노기둥의 상부와 그래핀 사이의 예측된 쇼트키 접촉을 피하기 위하여, Ti/Au의 금속 박층(약 4nm)을 그래핀 상에 침착시켰다. 그래핀의 금속-침착된 면을 후속 후-어닐링에서 나노기둥에 대한 상부 접점으로서 사용하였다. 금속 박층의 침착 때문에, 그래핀 상부 접점은 투과율이 아무 것도 없는 그래핀의 경우 약 98%에서 금속/그래핀 접촉의 경우 약 70%까지 상당히 감소된다.
이와 대조적으로, 금속 촉매-보조되는 기체-액체-고체(VLS) "바텀-업(bottom-up)" 방법에 의해 성장된 나노와이어는 자연적으로 상부에 남겨지는 금속 나노입자를 갖게 된다. 이들 금속 나노입자를 사용하여, 가능한 후-어닐링 방법 또는 흑연 층의 도핑으로 흑연 층에 대한 자기-정렬된 저항 접촉의 형성을 용이하게 할 수 있다. 이러한 금속 입자를 자기-정렬된 접점으로서 사용하는 추가적인 이점은 금속 입자가 나노와이어/흑연 층 접촉 지점에만 위치하기 때문에 상부-접촉되는 흑연 층의 전체적인 광학 투명성이 영향을 받지 않는다는 것이다. 상부 접촉 물질로서의 흑연 층의 우월한 특성은 생성되는 광전자 장치에서 충분히 이용될 수 있다.
그러므로, 한 양태에서 보아, 본 발명은 기판 상에 복수개의 나노와이어를 포함하는 조성물을 제공하는데, 이 때 상기 나노와이어는 바람직하게는 기체-액체-고체 방법에서 금속 촉매의 존재하에 상기 기판 상에서 에피택셜 성장하여 상기 나노와이어의 적어도 일부 상에 촉매 침착물이 위치하도록 하며, 상기 나노와이어는 하나 이상의 III-V족 화합물 또는 하나 이상의 II-VI족 화합물을 포함하거나 또는 하나 이상의 비-탄소 IV족 원소를 포함하고, 상기 흑연 층은 상기 나노와이어 위에 있는 촉매 침착물중 적어도 일부와 접촉한다.
다른 양태에서 보아, 본 발명은 (I) II-VI족 원소 또는 III-V족 원소 또는 하나 이상의 비-탄소 IV족 원소를 바람직하게는 분자 빔을 통해 기판의 표면에 제공하고; (II) 금속 촉매의 존재하에서 기판의 표면으로부터 복수개의 나노와이어를 에피택셜 성장시켜, 촉매 침착물이 상기 나노와이어중 적어도 일부 위에 잔류하도록 하고; (III) 상기 금속 촉매 침착물을 흑연 층과 접촉시켜 흑연 층을 상기 나노와이어 상의 금속 침착물중 적어도 일부와 접촉시킴을 포함하는 방법을 제공한다.
임의적으로는, 기판의 표면을 화학적으로/물리적으로 변형시켜 나노와이어의 에피택셜 성장을 향상시킬 수 있다.
다른 양태에서 보아, 본 발명은 상기 정의된 조성물을 포함하는 전자 장치 같은 장치, 예를 들어 태양광 전지를 제공한다.
도 1a 내지 도 1d는 원자가 1) H- 및 B-부위에 위치할 때(도 1a, 도 1b 및 도 1d), 또한 2) H- 또는 B-부위에 위치할 때(도 1c)의 원자 배열을 도시한다. 도 1e에는, III-V족 반도체(뿐만 아니라 Si 및 ZnO)의 밴드갭(bandgap) 에너지가 그들의 격자 상수에 대해 플로팅된다. 수직 실선(파선)은 그래핀에 대해 네 가지 상이한 원자 배열(도 1a 내지 도 1d)을 갖는 입방정계(육방정계) 결정에 있어서 그래핀과 완벽한 격자 매치를 제공하는 이상적인 결정의 격자 상수를 도시한다. 플롯은 흑연 기판 상에서의 수직 반도체 나노와이어의 에피택셜 성장에 대한 광범위한 가능성을 가시화한다. 몇몇 반도체의 경우에는, 하나의 제안된 원자 배열에서 그래핀과의 격자 미스매치가 매우 작다(예를 들어, InAs, GaSb 및 ZnO). GaAs 같은 다른 반도체의 경우에는, 격자 미스매치가 상당히 크고 두 상이한 원자 배열의 중간이다(도 1b 또는 도 1c에서와 같이).
도 2는 MBE 실험 설비를 도시한다.
도 3a는 흑연 상에서 성장한, Ga (자기) 촉매된 GaAs 나노와이어의 이상화된 도면이다.
도 3b는 키쉬(Kish) 흑연 상에서 MBE에 의해 성장한, 2개의 수직 Ga 보조된 GaAs 나노와이어의 45° 기울어진 SEM 이미지이다.
도 3c는 키쉬 흑연 상에서 에피택셜 성장한, 수직 Ga-보조된 GaAs 나노와이어의 흑연/나노와이어 계면의 단면 TEM 이미지이다.
도 4는 구멍을 갖도록 에칭된, 흑연 표면 상의 마스크의 도면이다.
도 5a는 금속 촉매-보조되는 기체-액체-고체(VLS) 방법에 의해 성장한 반도체 나노와이어의 개략적인 이미지이다. 기판은 SiO2 기판 상에 침착된 그래핀이다.
도 5b는 상부 접촉 물질로서 그래핀을 갖는, 도 5a에서와 같은 개략적인 이미지이다. 또한, 이는 두 단자로서 2개의 그래핀 층을 갖는 나노와이어 태양광 전지로서 예상될 수 있다.
도 6a는 MBE에 의해 Si(111) 기판 상에서 성장한, Ga-보조된 GaAs 나노와이어 어레이의 기울어진 SEM 이미지이다.
도 6b는 상부에 침착된 그래핀 층으로 덮인 GaAs 나노와이어 어레이의 SEM 이미지이다. 나노와이어 어레이는 도 6a에 도시된 바와 같이 성장하였다.
도 6c는 상부에 부분적으로 침착된 그래핀 층으로 덮인 GaAs 나노와이어 어레이의 확대된 SEM 이미지이다. 나노와이어 어레이는 도 6a에서와 같이 성장하였다.
정의
III-V족 화합물은 III족으로부터의 하나 이상의 이온 및 V족으로부터의 하나 이상의 이온을 포함하는 화합물을 의미한다. 유사하게 II-VI족 화합물은 하나 이상의 II족 이온 및 하나 이상의 VI족 이온을 포함하는 화합물이다. 본원에서 용어 (II)족은 (IIa) 및 (IIb)족 주기, 즉 알칼리토금속 계열과 Zn 계열 원소를 포괄한다. IV족 원소는 Si 및 Ge를 포함한다. 용어 IV족 원소는 IV족 단일 원소뿐만 아니라 SiC 또는 SiGe 같은 화합물을 형성하도록 조합될 수 있는 이들 원소 2개의 존재도 포괄한다. 예컨대 InGaAs 등과 같이 각 군으로부터의 이온이 하나보다 많이 존재할 수 있다. 비-탄소 IV족 나노와이어는 하나 이상의 비-탄소 IV족 원소만 함유하는 나노와이어, 예를 들어 Si 나노와이어 또는 SiC 나노와이어이다.
용어 반도체 나노와이어는 II-VI족 원소 또는 III-V족 원소 또는 IV족 원소로부터의 반도체 물질로 제조된 나노와이어를 의미한다.
용어 나노와이어는 본원에서 나노미터 치수의 고체 와이어형 구조체를 기재하는데 사용된다. 나노와이어는 바람직하게는 나노와이어의 대부분, 예컨대 그의 길이의 75% 이상에 걸쳐 균일한 직경을 갖는다. 용어 나노와이어는 나노로드, 나노기둥, 나노칼럼 또는 나노위스커의 사용을 포괄하고자 하며, 이들중 일부는 테이퍼진 말단 구조를 가질 수 있다. 나노와이어는 본질적으로 폭 또는 직경이 nm 치수를 갖고 길이가 전형적으로 수백nm 내지 수㎛인 일차원 형태인 것으로 설명될 수 있다. 이상적으로는, 나노와이어 직경은 500nm 이하이다. 전형적으로, 나노와이어는 500nm 이하, 예를 들어 350nm 이하, 특히 300nm 이하, 예컨대 200nm 이하의 두 치수를 갖는다.
이상적으로, 나노와이어의 기부에서의 직경 및 나노와이어의 상부에서의 직경은 거의 동일하게 유지되어야 한다(예를 들어, 서로 20% 내에서). 와이어는 제일 상부에서 좁아져서 전형적으로 반구체를 형성해야 하는 것으로 생각된다.
기판은 복수개의 나노와이어를 포함하는 것으로 생각된다. 이는 나노와이어의 어레이로 불릴 수 있다.
기판 또는 상부 접점용 흑연 층은 그래핀 또는 그의 유도체의 단일 층 또는 복수개의 층으로 구성된 필름이다. 용어 그래핀은 벌집 결정 구조로 sp2-결합된 탄소 원자의 평면 시트를 일컫는다. 그래핀의 유도체는 표면 변형된 것이다. 예를 들어, 수소 원자가 그래핀 표면에 부착되어 그라판(graphane)을 형성할 수 있다. 탄소 및 수소 원자와 함께 표면에 부착된 산소 원자를 갖는 그래핀은 그래핀 옥사이드로 불린다. 화학적 도핑 또는 산소/수소 플라즈마 처리에 의해서도 표면 변형이 가능할 수 있다.
용어 에피택시는 "위"를 의미하는 그리스 어근 에피(epi) 및 "정돈된 방식"을 의미하는 탁시스(taxis)에서 나온 것이다. 나노와이어의 원자 배열은 기판의 결정학적 구조에 기초한다. 이는 이 분야에서 잘 사용되는 용어이다. 에피택셜 성장은 본원에서 기판의 배향을 모방하는 나노와이어의 기판 상에서의 성장을 의미한다.
금속 촉매-보조되는 기체-액체-고체(VLS) 방법은 나노와이어의 성장을 위한 핵 형성 부위로서 작용하는 금속 촉매로부터 나노와이어를 성장시키는 방법이다. 기판 표면 상에 촉매 물질의 박층을 침착시킴으로써 금속 촉매를 제공하는데, 이 박층은 나노와이어 성장을 위해 온도를 높임으로써 나노-크기의 입자로 용융된다.
용어 촉매 침착물은 성장하는 나노와이어 위에 잔류하는 촉매 물질을 가리킨다. 이는 촉매의 나노입자로 생각될 수 있다.
분자 빔 에피택시(MBE)는 결정질 기판 상에 침착물을 형성시키는 방법이다. 결정질 기판을 진공에서 가열하여 기판의 격자 구조를 활성화시킴으로써 MBE 공정을 수행한다. 이어, 원자 또는 분자량 빔(들)을 기판의 표면으로 향하게 한다. 상기 사용되는 용어 원소는 이 원소의 원자, 분자 또는 이온의 적용을 포괄하고자 한다. 유도된 원자 또는 분자가 기판의 표면에 도달할 때, 아래에 상세하게 기재되는 바와 같이, 유도된 원자 또는 분자가 기판의 활성화된 격자 구조 또는 촉매 소적과 만나게 된다. 시간이 지남에 따라, 들어가는 원자가 나노와이어를 형성한다.
본 발명은 이상적으로는 금속 촉매-보조되는 기체-액체-고체(VLS) 방법을 통해 금속 촉매의 존재하에서 에피택셜 성장한 반도체 나노와이어 어레이에 대한 상부 접촉 전극 물질로서의 흑연 층의 용도에 관한 것이다. 이상적으로는, 흑연 층은 투명하고 전도성이며 가요성이다. 반도체 나노와이어 어레이는 기판 상에서 에피택셜 성장한 나노와이어 복수개를 포함한다.
에피택셜 성장한 나노와이어는 형성되는 물질에 균질성을 제공하는데, 이는 다양한 최종 특성, 예를 들어 기계적, 광학 또는 전기적 특성을 향상시킬 수 있다.
에피택셜 나노와이어는 기체 또는 액체 전구체로부터 성장할 수 있다. 기판이 종정으로서 작용하기 때문에, 침착된 나노와이어는 격자 구조 상에 존재할 수 있고 기판의 배향과 동일한 배향을 가질 수 있다. 이것은 단결정 기판 상에서라도 다결정질 또는 비정질 필름을 침착시키는 다른 박막 침착 방법과는 상이하다.
나노와이어 성장의 기판
본 발명의 나노와이어를 성장시키는데 사용되는 기판은 반도체 기판 같은 임의의 편리한 기판일 수 있다. 나노와이어의 에피택셜 및 수직 성장에 사용되는 반도체 기판은 나노와이어의 기부와 동일한 유형의 결정 구조 및 결정 배향뿐만 아니라 밀접한 격자 매치를 가질 수 있다. 이들은 (111) 배향된 표면을 갖는 규소 또는 GaAs 기판일 수 있으며, 여기에서 나노와이어는 [111](입방정계 결정 구조의 경우) 또는 [0001](육방정계 결정 구조의 경우) 방향의 기판에 수직으로 성장할 수 있다. GaAs(111) 및 Si(111)이 특히 바람직한 기판이다.
그러므로, 관심을 끄는 반도체 기판은 예를 들어 II-VI족 원소 또는 III-V족 원소 또는 하나 이상의 비-탄소 IV족 원소를 기제로 한다.
기판은 바람직하게는 흑연 기판이고, 더욱 특히 이는 그래핀이다. 본원에 사용되는 용어 그래핀은 벌집(육각형) 결정 격자로 조밀하게 팩킹된 sp2-결합된 탄소 원자의 평면 시트를 말한다. 이 그래핀 기판은 그래핀 또는 그의 유도체의 층을 10개 이하로, 바람직하게는 5개 이하로 함유해야 한다(이는 소수 층의 그래핀으로 불림). 특히 바람직하게는, 이는 그래핀의 원자 하나 두께의 평면 시트이다.
흑연의 결정질 또는 "박편(flake)" 형태는 함께 적층된 다수개의 그래핀 시트로 구성된다(즉, 10개보다 많은 시트). 그러므로, 흑연 기판은 하나의 그래핀 시트 또는 복수개의 그래핀 시트로 제조된 기판을 의미한다.
기판이 통상 20nm 이하의 두께를 가지면 바람직하다. 그래핀 시트를 적층시켜 면 간격이 0.335nm인 흑연을 형성시킨다. 흑연 기판은 바람직하게는 이러한 층을 몇 개만 포함하고, 이상적으로는 두께가 10nm 미만일 수 있다. 더더욱 바람직하게는, 흑연 기판은 두께가 5nm 이하일 수 있다. 일반적으로 기판의 면적은 제한되지 않는다. 이는 0.5mm2 이상, 예를 들어 5mm2 이하 또는 10cm2 이하이다. 따라서, 기판의 면적은 실현 가능성에 의해서만 제한된다.
특히 기판이 흑연인 경우, 기판 상에서의 나노와이어의 성장을 가능케 하기 위하여 기판을 지지할 필요가 있을 수 있다. 종래의 반도체 기판 및 투명한 유리를 비롯한 임의의 종류의 물질 상에 기판을 지지시킬 수 있다. 실리카 또는 SiC의 사용이 바람직하다. 지지체는 불활성이어야 한다.
매우 바람직한 실시양태에서, 기판은 키쉬 흑연, 즉 흑연의 단결정으로부터 박리된 적층 기판이거나, 또는 고도로 정돈된 열분해 흑연(HOPG)이다. 다르게는, 기판은 화학적 증착(CVD) 방법을 이용함으로써 Ni 필름 또는 Cu 호일 상에서 성장할 수 있는데, 이는 미국 "그래핀 수퍼마켓(Graphene supermarket)"에서 용이하게 구입할 수 있다. 기판은 예컨대 Gu, Ni 또는 Pt로 제조된 금속 필름 또는 호일 상에서 화학적 증착(CVD)-성장된 그래핀 기판일 수 있다.
이들 CVD-성장된 흑연 층은 에칭에 의해 또는 전기화학적 이층 방법에 의해 Ni 또는 Cu 필름 같은 금속 호일로부터 화학적으로 박리될 수 있다. 이어, 박리 후 흑연 층을 나노 성장을 위한 지지 기판으로 전달 및 침착시킨다. 박리 및 전달 동안, e-빔 레지스트 또는 포토레지스트를 사용하여 그래핀 박층을 지지할 수 있다 이들 지지 물질은 침착 후 아세톤에 의해 용이하게 제거될 수 있다.
흑연 기판을 변형 없이 사용한다면 바람직하겠지만, 흑연 기판의 표면을 변형시킬 수 있다. 예를 들면, 이를 수소, 산소, NO2 또는 이들의 조합의 플라즈마로 처리할 수 있다. 기판의 산화는 나노와이어 핵 형성을 향상시킨다. 또한, 예를 들어 기판을 전처리하여 나노와이어 성장 전에 순도를 보장하는 것도 바람직할 수 있다. HF 또는 BOE 같은 강산으로 처리하는 것은 옵션이다. 기판을 아이소프로판올, 아세톤 또는 n-메틸-2-피롤리돈으로 세척하여 표면 불순물을 제거한다.
세정된 흑연 표면을 도핑에 의해 추가로 변형시킬 수 있다. 도판트 원자 또는 분자는 성장하는 나노와이어의 종정으로서의 역할을 할 수 있다. FeCl3, AuCl3 또는 GaCl3의 용액을 도핑 단계에서 사용할 수 있다.
흑연 층, 더욱 바람직하게는 그래핀은 이들의 탁월한 광학, 전기적 및 기계적 특성 때문에 널리 공지되어 있다. 이들은 매우 얇지만 매우 강하고 가볍고 가요성이고 불투과성이다. 본 발명에서 가장 중요하게는, 이들은 전기 및 열에 대해 매우 전도성이고 가요성이고 투명하다. 현재 상업적으로 사용되는 ITO, ZnO/Ag/ZnO 및 TiO2/Ag/TiO2 같은 다른 투명한 도체에 비해, 그래핀은 훨씬 더 투명하고(파장 250 내지 900nm의 관심 있는 태양광 스펙트럼 범위에서 약 98%의 투과율) 전도성인(1nm 두께에서 1000Ω 미만의 시트 저항) 것으로 입증되었다.
나노와이어의 성장
상업적으로 중요한 나노와이어를 제조하기 위해서는, 이들이 기판 상에서 에피택셜 성장하는 것이 본질적이다. 또한 성장이 기판에 대해 수직으로, 따라서 이상적으로는 [111](입방정계 결정 구조의 경우) 또는 [0001](육방정계 결정 구조의 경우) 방향으로 이루어진다면 이상적이다. 본 발명자들은 적절한 방식으로 절단된 기판을 제공함으로써 성장하는 나노와이어와 동일한 물질로부터 제조된 기판을 사용하여 이를 달성할 수 있음을 상기에서 인식하였다.
상기 나타낸 바와 같이, 기판 물질이 성장하는 나노와이어와 상이한 경우 특정 기판을 사용하여 이것이 가능하리라는 보장은 없다. 그러나, 본 발명자들은 반도체 나노와이어의 원자와 그래핀 시트의 탄소 원자 사이에서 가능한 격자 매치를 결정함으로써 흑연 기판 상에서의 에피택셜 성장이 가능하다고 판단하였다.
그래핀 층의 탄소-탄소 결합 길이는 약 0.142nm이다. 흑연은 육각형의 결정 형태를 갖는다. 이는 도 1a에 도시되어 있다. 본 발명자들은 놀랍게도 성장하는 나노와이어 물질과 흑연 기판 사이에서의 격자 미스매치가 매우 낮을 수 있기 때문에 흑연이 그 위에서 반도체 나노와이어가 성장할 수 있는 기판을 제공할 수 있음을 알아내었다.
본 발명자들은 입방정계 결정 구조에서 [111] 방향으로 성장하는 나노와이어의 (111) 평면에서의(또는 육방정계 결정 구조에서 [0001] 방향으로 성장하는 나노아이어의 (0001) 평면에서의) 반도체 원자의 육각 대칭 및 흑연 기판의 육각 대칭 때문에, 성장하는 나노와이어와 기판 사이에서 격자 매치를 획득할 수 있음을 알아내었다.
도 1a 내지 도 1d는 격자 미스매치가 일어나지 않도록 하는 방식으로 위치된, 그래핀 층의 탄소 원자의 육각형 격자 상에 있는 나노와이어의 (111)(또는 (0001)) 평면에서 반도체 원자의 네 가지 상이한 육각형 구조 형태를 도시한다. 그래핀의 상부에서의 가능한 반도체 흡착 부위로서, 본 발명자들은 도 1a에서 화살표로 표시되는 바와 같이 1) 그래핀의 육각형 탄소 고리의 중심 위(H-부위) 및 2) 탄소 원자 사이의 가교 위(B-부위)를 고려한다.
도면은 원자가 1) H- 및 B-부위 상에 위치할 때(도 1a, 도 1b 및 도 1d), 또한 2) H- 또는 B-부위 상에 위치할 때(도 1c) 입방정계 결정의 (111) 평면(육방정계의 경우 (0001) 평면)에서의 반도체 원자의 이상화된 격자-매치된 배열을 도시한다. 파선은 (111) 평면에서 반도체 원자의 격자의 육각 대칭을 강조한다. 각 원자 배열에서 이들 육각형의 상대적인 회전은 각 도면의 상부에 기재되어 있다. 도 1a 및 도 1d의 경우, 2개의 상대적인 배향, 즉 각각 ±10.9° 및 ±16.1°가 가능하다(이미지에는 + 회전만 도시되어 있음).
도 1e는 도 1a, 도 1b, 도 1c 및 도 1d에서의 원자 배열에 있어서, 인위적인 격자-매치된 격자 상수를 도시한다. 파선 및 실선은 각각 이들 격자의 육방정계(a1) 및 입방정계(a=a1×√2) 결정 상에 상응한다. 사각형(■) 및 육각형은 각각 Si, ZnO 및 III-V족 반도체의 입방정계 및 육방정계 상을 나타낸다. 두 가지 상이한 색상의 사각형(GaAs, AlAs, AlSb)은 반도체가 그래핀 상의 두 원자 배열중 어느 하나를 채택할 수 있음을 나타낸다. 도면은 흑연 기판 상에서의 수직 반도체 나노와이어의 에피택셜 성장에 대한 광범위한 가능성을 가시화한다.
반도체 원자가 도 1a에서와 같이 교대하는 H- 및 B-부위에 위치되는 경우, 입방정계 반도체 결정의 격자 상수(a)(격자 상수(a)는 입방정계 단위 셀의 면 길이로서 정의됨)가 4.607Å이면 정확한 격자 매치가 달성될 수 있다. 이 값에 가까운 격자 상수를 갖는 입방정계 반도체가 몇 개 존재하는데, 가장 근접한 것은 SiC(a=4.36Å), AlN(a=4.40Å) 및 GaN(a=4.51Å)이다. 육방정계 반도체 결정의 경우, 격자 상수(a1)가 3.258Å이면 정확한 격자 매치가 달성될 것이다. 이 값에 가까운 격자 상수를 갖는 육방정계 반도체가 몇 가지 존재하며, 가장 근접한 것은 SiC(a1=3.07Å), AlN(a1=3.11Å), GaN(a1=3.19Å) 및 ZnO(a1=3.25Å) 결정이다.
반도체 원자가 도 1b에서와 같이 교대하는 H- 및 B-부위 위에 위치되는 경우, 입방정계 반도체 결정의 격자 상수(a)가 1.422Å(탄소 원자 거리)×3/2×√6=5.225Å이면 정확한 격자 매치가 달성될 수 있다. 이는 Si의 격자 상수(a=5.43Å), GaP의 격자 상수(a=5.45Å), AlP의 격자 상수(a=5.45Å), InN의 격자 상수(a=4.98Å) 및 ZnS의 격자 상수(a=5.42Å)와 가깝다. 육방정계 반도체 결정의 경우에는, 격자 상수(a1)가 1.422Å×3/2×√3=3.694Å이면 정확한 격자 매치가 달성될 것이다. 이는 InN(a1=3.54Å) 및 ZnS(a1=3.82Å) 결정의 육각형의 a1 격자 상수에 가깝다.
도 1c에서와 같은 원자 배열의 경우, 입방정계 반도체 결정의 격자 상수(a)가 1.422Å(탄소 원자 거리)×3×√2=6.033Å이면 정확한 격자 매치가 달성될 수 있다. 이는 InAs, GaAs, InP, GaSb, AlSb 및 AlAs 같은 III-V족 화합물, 및 MgSe, ZnTe, CdSe 및 ZnSe 반도체 결정 같은 II-VI 화합물의 격자 상수에 근접한다. 특히, 이는 InAs(a=6.058Å), GaSb(a=6.096Å) 및 AlSb(a=6.136Å) 같은 III-V족 화합물, 및 ZnTe(a=6.103Å) 및 CdSe(a=6.052Å) 반도체 결정 같은 II-VI족 화합물의 격자 상수에 가깝다.
육방정계 반도체 결정의 경우, 격자 상수(a1)가 1.422Å(탄소 원자 거리)×3=4.266Å이면 정확한 격자 매치가 달성될 것이다. 이는 CdS(a1=4.160Å) 및 CdSe(a1=4.30Å) 결정 같은 II-VI족 물질의 육각형의 a1 격자 상수와 근접한다.
반도체 원자가 도 1d에서와 같이 교대하는 H- 및 B-부위 위에 위치되는 경우, 입방정계 반도체 결정의 격자 상수(a)가 6.28Å이면 정확한 격자 매치를 획득할 수 있다. 이는 InSb의 격자 상수(a=6.479Å), MgTe의 격자 상수(a=6.42Å) 및CdTe의 격자 상수(a=6.48Å)와 가깝다. 육방정계 반도체 결정의 경우에는, 격자 상수(a1)가 4.44Å이면 정확한 격자 매치가 달성될 것이다. 이는 InSb(a1=4.58Å), MgTe(a1=4.54Å) 및 CdTe(a1=4.58Å) 결정의 육각형의 격자 상수에 근접한다.
임의의 이론에 의해 한정되고자 하지 않으면서, 각각 흑연 층의 탄소 원자의 육각 대칭 및 [111] 및 [0001] 결정 방향(대부분의 나노와이어 성장에 있어서 바람직한 방향)의 입방정계 또는 육방정계 반도체의 원자의 육각 대칭 때문에, 반도체 원자가 이상적으로는 육각형 패턴으로 흑연 기판의 탄소 원자 위에 위치될 때 흑연 기판과 반도체 사이의 밀접한 격자 매치를 획득할 수 있다. 이는 새롭고 놀라운 발견이며, 흑연 기판 상에서 나노와이어의 에피택셜 성장을 가능케 할 수 있다.
상기 기재된 바와 같은 반도체 원자의 네 가지 상이한 육각형 배열은 이러한 물질의 반도체 나노와이어가 수직으로 성장하여 얇은 탄소계 흑연 물질 상에 자유 직립형 나노와이어를 형성할 수 있게 한다.
성장하는 나노와이어와 기판 사이에 격자 미스매치가 없는 것이 이상적이지만, 나노와이어는 예컨대 박막보다 훨씬 더 많은 격자 미스매치를 수용할 수 있다. 본 발명의 나노와이어는 기판과 약 10% 이하의 격자 미스매치를 가질 수 있고, 에피택셜 성장이 여전히 가능하다. 이상적으로는, 격자 미스매치는 7.5% 이하, 예컨대 5% 이하여야 한다.
입방정계 InAs(a=6.058Å), 입방정계 GaSb(a=6.093Å), 입방정계 CdSe(a=6.052Å) 및 육방정계(a1=4.30Å) 같은 몇몇 반도체의 경우에는, 격자 미스매치가 작아서(약 1% 미만) 이들 반도체의 탁월한 성장을 예측할 수 있다.
GaAs(a=5.653Å) 같은 몇몇 반도체의 경우에는, 반도체 원자가 도 1a에서와 같이 동일한 부위 상에 위치할 때(a=6.033Å, 따라서 GaAs의 격자 상수가 6.3% 더 작다) 또는 도 1b에서와 같이 교대하는 H- 및 B-부위 상에 위치할 때(a=5.255Å, 따라서 GaAs의 격자 상수가 8.2% 더 크다), 격자 미스매치가 상당히 비슷해서 두 배열 모두 가능하다. 본 발명의 방법은 상기 언급된 물질의 반도체 나노와이어가 수직으로 성장하여 얇은 탄소계 흑연 물질뿐만 아니라 반도체 같은 종래의 기판 상에서 자유 직립형 나노와이어를 형성할 수 있게 한다.
본 발명에서 성장된 나노와이어는 길이가 250nm 내지 수μm, 예를 들어 5μm 이하일 수 있다. 바람직하게는, 나노와이어는 길이가 1μm 이상이다. 복수개의 나노와이어가 성장하는 경우, 이들이 모두 이들 치수 조건을 충족시키는 것이 바람직하다. 이상적으로는, 기판 상에서 성장한 나노와이어의 90% 이상이 길이가 1μm 이상이다. 바람직하게는, 실질적으로 모든 나노와이어가 1μm 이상의 길이를 갖는다.
또한, 성장한 나노와이어가 동일한 치수, 예를 들어 서로 10% 이내의 치수를 갖는 것이 바람직하다. 따라서, 기판 상의 나노와이어의 90% 이상(바람직하게는 실질적으로 모두)이 바람직하게는 동일한 직경 및/또는 동일한 길이(즉, 서로의 직경/길이의 10% 이내)를 갖는다. 본질적으로는, 따라서, 당 업자는 치수 면에서 실질적으로 동일한 균질성 및 나노와이어를 찾는다.
나노와이어의 길이는 흔히 성장 과정이 진행되는 시간의 길이에 의해 조정된다. 더 긴 과정은 전형적으로 (훨씬) 더 긴 나노와이어를 생성시킨다.
나노와이어는 전형적으로 육각형의 단면 형상을 갖는다. 나노와이어는 25 내지 200nm의 단면 직경(즉, 두께)을 가질 수 있다. 상기 나타낸 바와 같이, 직경은 대부분의 나노와이어 전체에서 이상적으로는 동일하다. 이후 추가로 기재되는 바와 같이 나노와이어를 제조하는데 사용되는 원자의 비를 조정함으로써 나노와이어 직경을 제어할 수 있다.
또한, 나노와이어의 길이 및 직경은 이들이 형성되는 온도에 의해 영향을 받을 수 있다. 더 높은 온도는 더 높은 종횡비(즉, 더 길고/길거나 더 가는 나노와이어)를 조장한다. 당 업자는 성장 과정을 조정하여 목적하는 치수의 나노와이어를 디자인할 수 있다.
본 발명의 나노와이어는 하나 이상의 III-V 화합물, 하나 이상의 II-VI 화합물로부터 제조되거나 또는 이들은 Si, Ge, Sn 또는 Pb, 특히 Si 및 Ge로부터 선택되는 하나 이상의 IV족 원소로부터 성장된 나노와이어일 수 있다. 그러므로, 순수한 IV족 나노와이어 또는 SiC 및 SiGE 같은 나노와이어의 형성이 예상된다.
II족 원소는 Be, Mg, Ca, Zn, Cd 및 Hg이다. 바람직한 옵션은 본원에서 Zn 및 Cd이다.
III족 옵션은 B, Al, Ga, In 및 Tl이다. 바람직한 옵션은 본원에서 Ga, Al 및 In이다.
V족 옵션은 N, P, As, Sb이다. 모두 바람직하다.
VI족 옵션은 O, S, Se 및 Te이다. Se 및 Te의 사용이 바람직하다.
III-V족 화합물의 제조가 바람직하다. 이후 논의되는 바와 같이 도핑의 가능성이 존재하기 때문에, 나노와이어 성장 동안 형성되는 임의의 화합물이 완전히 화학량론적일 필요는 없는 것으로 생각된다.
나노와이어 제조에 바람직한 화합물은 AlAs, ZnO, GaSb, GaP, GaN, GaAs, InP, InN, InGaA, InAs 또는 AlGaAs 또는 InAs, GaAs, InP, GaSb, InSb, GaP, ZnTe, SiC, CdSe 및 ZnSe, 예를 들어 InAs, GaAs, InP, GaSb, InSb, GaP, ZnTe, CdSe 및 ZnSe를 포함한다. GaAs 또는 InAs의 사용이 매우 바람직하다. 다른 옵션은 Si, ZnO, GaN, AlN 및 InN을 포함한다.
2원 물질의 사용이 바람직하지만, 본 발명의 방법에 의해 3원 또는 4원 나노와이어 등을 성장시킬 수 없는 이유는 없다. 따라서, 본원에서는 InGaAs 및 AlGaAS 같이 두 III족 양이온과 V족 음이온이 존재하는 3원 시스템이 하나의 옵션이다. 그러므로, 3원 화합물은 화학식 XYZ일 수 있으며, 이 때 X는 III족 원소이고, Y는 X 및 Z와는 상이한 III족 또는 V족 원소이며, Z는 V족 원소이다. XYZ에서 X 대 Y 또는 Y 대 Z 몰비는 바람직하게는 0.1 내지 0.9이다. 즉, 화학식은 바람직하게는 XxY1 - xZ(또는 XY1 - xZx)이며, 여기에서 아래첨자 x는 0.1 내지 0.9이다. 4원 시스템은 화학식 AxB1 - xCyD1 -y로 표시될 수 있고, 이 때 A 및 B는 III족 원소이고 C 및 D는 V족 원소이다. 다시, 아래첨자 x 및 y는 전형적으로 0.1 내지 0.9이다. 다른 옵션은 당 업자에게 명백할 것이다.
나노와이어를 도핑하는 것은 본 발명의 영역 내에 속한다. 도핑은 전형적으로 예컨대 MBE 성장 동안 불순물 이온을 나노와이어에 도입함을 포함한다. 도핑 수준은 약 1015/cm3 내지 1020/cm3으로 제어될 수 있다. 나노와이어는 요구되는 대로 도핑되지 않거나(내인성), p-도핑되거나 n-도핑될 수 있다. 도핑된 반도체는 외인성 도체인 반면 도핑되지 않은 반도체는 내인성이다.
n(p)-형 반도체는 내인성 반도체를 공여체(수용체) 불순물로 도핑함으로써 정공(전자) 농도보다 더 큰 전자(정공) 농도를 갖는다. III-V 화합물에 적합한 공여체(수용체)는 Te(Be 및 Zn)일 수 있다. Si는 성장하는 표면의 배향 및 성장 조건에 따라, Si가 가는 부위에 따라 양쪽성, 공여체 또는 수용체일 수 있다. 도판트는 성장 과정 동안 도입될 수 있거나 또는 형성 후 나노와이어의 이온 이식에 의해 도입될 수 있다.
본 발명의 나노와이어는 성장하여 방사상으로 또는 축방향으로 헤테로 구조의 형태를 가질 수 있다. 예를 들어 축방향 헤테로 구조의 나노와이어의 경우, 먼저 성장하는 p-형 도핑된 코어에 의해, 이어 n-도핑된 코어로 계속 진행시켜 p-n 접합을 축방향으로 형성시킬 수 있다. 방사상 헤테로 구조의 나노와이어의 경우에는, 먼저 p-도핑된 나노와이어 코어를 성장시킨 다음 n-도핑된 반도체 쉘을 성장시킴으로써, p-n 접합을 방사상으로 형성시킬 수 있다.
본 발명의 나노와이어는 에피택셜 성장한다. 이들은 공유 결합, 이온 결합 또는 유사 반 데르 발스 결합을 통해 아래에 놓인 기판에 부착된다. 따라서, 기판과 나노와이어의 기부의 접합점에서, 결정 면이 나노와이어 내에서 에피택셜 형성된다. 이들은 동일한 결정학적 방향에서 서로 위에 축적되어 나노와이어의 에피택셜 성장을 가능케 한다. 바람직하게는, 나노와이어는 수직으로 성장한다. 본원에서 용어 수직으로는 나노와이어가 지지체에 수직으로 성장함을 의미하는데 사용된다. 실험 과학에서는, 성장 각도가 정확하게 90°가 아닐 수 있음을 알게 되지만, 용어 수직으로는 나노와이어가 수직의 약 10° 이내, 예컨대 5° 이내에 있음을 의미한다. 공유 결합, 이온 결합 또는 유사 반 데르 발스 결합을 통한 에피택셜 성장 때문에, 나노와이어와 기판, 특히 흑연 기판 사이에는 긴밀한 접촉이 있을 것으로 예상된다. 접촉 특성을 추가로 향상시키기 위하여, 흑연 기판 같은 기판을 도핑하여 성장하는 나노와이어의 주된 담체를 매치시킬 수 있다.
나노와이어가 고온에서 기판으로의 물리적 및 화학적 결합을 비롯하여 에피택셜 성장하기 때문에, 바닥 접촉은 바람직하게는 저항 접촉이다.
기판이 복수개의 나노와이어를 포함하는 것으로 생각된다. 바람직하게는, 나노와이어는 서로 대략 평행하게 성장한다. 그러므로, 나노와이어의 90% 이상, 예컨대 95% 이상, 바람직하게는 실질적으로 모두가 기판의 동일한 면으로부터 동일한 방향으로 성장하는 것이 바람직하다.
에피택셜 성장이 이루어질 수 있는 다수의 면이 기판 내에 존재하는 것으로 생각된다. 실질적으로 모든 나노와이어가 동일한 면에서 성장한다면 바람직하다. 면이 기판 표면에 평행한 것이 바람직하다. 이상적으로는, 성장한 나노와이어는 실질적으로 평행하다. 바람직하게는, 나노와이어는 기판에 실질적으로 수직으로 성장한다.
본 발명의 나노와이어는 입방정계 결정 구조를 갖는 나노와이어의 경우 [111] 방향으로, 또한 육방정계 결정 구조를 갖는 나노와이어의 경우 [0001] 방향으로 바람직하게 성장해야 한다. 성장하는 나노와이어의 결정 구조가 입방정계인 경우, 나노와이어와 촉매 소적 사이의 (111) 계면은 축방향 성장이 이루어지는 면을 나타낸다. 나노와이어가 육방정계 결정 구조를 갖는 경우, 나노와이어와 촉매 소적 사이의 (0001) 계면은 축방향 성장이 일어나는 면을 나타낸다. 면(111) 및 (0001)은 둘 다 나노와이어의 동일한 (육방정계) 면을 나타내고, 이는 단지 면의 명칭이 성장하는 나노와이어의 결정 구조에 따라 달라지는 것이다.
나노와이어는 바람직하게는 분자 빔 에피택시(MBE)에 의해 성장한다. 금속 유기 기상 에피택시(MOVPE)를 이용할 수 있으나, MBE를 이용하는 것이 바람직하다. 이 방법에서는, 기판에 각 반응물, 예를 들어 바람직하게는 동시에 공급되는 III족 원소 및 V족 원소의 분자 빔이 제공된다. 예를 들어 III족 및 V족 원소가 교대로 공급될 수 있는 이동-향상 에피택시(MEE) 또는 원자층 MBE(ALMBE)를 이용함으로써 MBE 기술에 의해 흑연 기판 상에서의 나노와이어의 핵 형성 및 성장의 더 높은 제어도가 얻어진다.
바람직한 기법은 고체-공급원 MBE이며, 여기에서는 갈륨 및 비소 같은 매우 순수한 원소를 이들이 서서히 증발하거나(예컨대, 갈륨) 또는 승화되기(예컨대, 비소) 시작할 때까지 별도의 유출 셀에서 가열한다. 이어, 기상 원소가 기판 상에 응집되는데, 여기에서 이들은 서로 반응할 수 있다. 갈륨 및 비소의 예에서는, 단결정 GaAs가 형성된다. 용어 "빔"의 사용은 증발된 원자(예를 들어, 갈륨) 또는 분자(예컨대, As4 또는 As2)가 이들이 기판에 도달할 때까지 서로 또는 진공 챔버 기체와 반응하지 않음을 의미한다.
또한 MBE를 이용하여 도핑 이온을 용이하게 도입할 수 있다. 도 2는 MBE 기계의 가능한 설비이다.
MBE는 매우 높은 진공에서 이루어지는데, 전형적으로 배경 압력이 약 10-10 내지 10- 9토르이다. 나노구조체는 전형적으로 1시간당 수㎛, 예컨대 약 10㎛ 이하의 속도 같이 서서히 성장한다. 이는 나노와이어가 에피택셜 성장하도록 하고 구조 성능을 최대화한다.
촉매
본 발명의 나노와이어는 촉매의 존재하에서 성장한다. 촉매는 나노와이어를 구성하는 원소중 하나일 수 있거나(소위 자기 촉매) 또는 나노와이어를 구성하는 임의의 원소와는 상이한 원소중 하나일 수 있다.
촉매-보조되는 성장에 있어서, 촉매는 Au 또는 Ag일 수 있거나, 또는 촉매는 나노와이어 성장에 사용되는 족으로부터의 금속(예를 들어, 족 II 또는 III 금속), 특히 실제 나노와이어를 구성하는 금속 원소중 하나(자기 촉매)일 수 있다. 그러므로, 성장하는 III-V 나노와이어용 촉매로서 III족으로부터의 다른 원소를 사용할 수 있다(예를 들어, In(V족) 나노와이어용 촉매로서 Ga를 사용함). 바람직하게는, 촉매는 Au이거나 또는 성장은 자기 촉매된다(즉, Ga(V족) 나노와이어용 Ga 등). 촉매는 기판 상으로 침착되어 나노와이어의 성장에 있어서 핵 형성 부위로서 작용할 수 있다. 이상적으로는, 기판 표면 위에 형성되는 촉매 물질의 박막을 제공함으로써 이를 달성할 수 있다. 온도가 성장 온도까지 높아짐에 따라 촉매 필름이 용융될 때(흔히 반도체 나노와이어 구성성분중 하나 이상과의 공융 합금을 형성함), 이는 기판 상에 nm 크기의 입자상 소적을 형성하고, 이들 소적은 나노와이어가 성장할 수 있는 지점을 형성한다. 이는 촉매가 액체이고 분자 빔이 기체이고 나노와이어가 고체 성분을 제공하기 때문에 기체-액체-고체 성장(VLS)이라고 불린다. 몇몇 경우, 촉매 입자는 또한 소위 기체-고체-고체 성장(VSS) 기작에 의해 나노와이어 성장 동안 고체일 수 있다. 나노와이어가 성장함에 따라(VLS 방법에 의해), 액체(예를 들어, 금) 소적이 나노와이어의 상부에 머무른다. 이는 도면에 도시되어 있다. 이는 성장 후에 나노와이어의 상부에 잔류하고, 따라서 본원에서 논의되는 바와 같이 상부 흑연 층과 접촉하는데 주된 역할을 할 수 있다.
상기 나타낸 바와 같이, 자기 촉매된 나노와이어를 제조할 수도 있다. 자기 촉매란 나노와이어의 성분중 하나가 그의 성장용 촉매로서 작용함을 의미한다.
예를 들어, Ga 층을 기판에 도포하고 용융시켜 Ga 함유 나노와이어의 성장을 위한 핵 형성 부위로서 작용하는 소적을 형성할 수 있다. 다시, Ga 금속의 일부는 나노와이어의 상부에서 말단에 위치할 수 있다. 성분으로서 촉매를 함유하는 나노와이어용 촉매로서 II족 또는 III족 금속을 사용하여 유사한 공정을 수행할 수 있다.
더욱 상세하게는, Ga/In 플럭스(flux)를 소정 시간동안 기판 표면에 공급하여 기판의 가열시 표면 상에서 Ga/In 소적 형성을 개시할 수 있다. 이어, 기판 온도를 해당 나노와이어의 성장에 적합한 온도로 설정할 수 있다. 성장 온도는 300 내지 700℃일 수 있다. 그러나, 이용되는 온도는 나노와이어의 물질, 촉매 물질 및 기판 물질의 특성에 특이적이다. GaAs의 경우, 바람직한 온도는 540 내지 630℃, 예를 들어 590 내지 630℃, 예컨대 610℃이다. InAs의 경우, 범위는 더 낮아서 예를 들어 420 내지 540℃, 예컨대 430 내지 540℃, 예를 들어 450℃이다.
촉매 필름이 침착 및 용융되면 Ga/In 유출 셀 및 대이온 유출 셀의 셔터를 동시에 개방함으로써 나노와이어 성장을 개시할 수 있다.
유출 셀의 온도를 이용하여 성장 속도를 제어할 수 있다. 종래의 평면(층 대 층) 성장 동안 측정되는 편리한 성장 속도는 1시간당 0.05 내지 2㎛, 예를 들어 1시간당 0.1㎛이다.
성장하는 나노와이어의 특성에 따라 분자 빔의 압력을 또한 조정할 수 있다. 빔 상당 압력의 적합한 수준은 1×10-7 내지 1×10- 5토르이다.
반응물(예컨대, III족 원자 및 V족 분자) 사이의 빔 플럭스 비는 변할 수 있으며, 바람직한 플럭스 비는 다른 성장 매개변수 및 성장하는 나노와이어의 특성에 따라 달라진다.
반응물 사이의 빔 플럭스 비가 나노와이어의 결정 구조에 영향을 끼칠 수 있는 것으로 밝혀졌다. 예를 들어, 촉매로서 Au를 사용하는 경우, As4에 대해 540℃의 성장 온도, 0.6㎛/시간의 평면(층 대 층) 성장 속도에 상응하는 Ga 플럭스, 및 9×10- 6토르의 빔 상당 압력(BEP)을 이용한 GaAs 나노와이어의 성장은 섬유아연석(wurtzite) 결정 구조를 생성시킨다. 이와는 대조적으로, 동일한 성장 온도에서 As4에 대해 0.9㎛/시간의 평면 성장 속도에 상응하는 Ga 플럭스 및 4×10- 6토르의 BEP를 이용하는 GaAs 나노와이어의 성장은 섬아연석(zinc blende) 결정 구조를 생성시킨다.
나노와이어 직경은 몇몇 경우에 성장 매개변수를 변화시킴으로써 변화될 수 있다. 예를 들어, 축방향 나노와이어 성장 속도가 As4 플럭스에 의해 결정되는 조건 하에서 자기-촉매되는 GaAs 나노와이어를 성장시키는 경우, Ga:As4 플럭스 비를 증가/감소시킴으로써 나노와이어 직경을 증가/감소시킬 수 있다. 그러므로, 당 업자는 다수의 방식으로 나노와이어를 조정할 수 있다.
따라서, 다단계, 예컨대 2단계 성장 절차를 이용하여 나노와이어 핵 형성 및 나노와이어 성장을 별도로 최적화하는 것이 본 발명의 실시양태이다.
MBE의 중요한 이점은 성장하는 나노와이어를 예컨대 반사 고-에너지 전자 회절(RHEED)에 의해 동일 반응계 내에서 분석할 수 있다는 것이다. RHEED는 결정질 물질의 표면을 특징화하는데 전형적으로 사용되는 기법이다. 이 기법은 MOVPE 같은 다른 기법에 의해 나노와이어를 형성하는 경우에는 용이하게 적용될 수 없다.
상기 기재된 기법의 한 가지 제한점은 기판의 표면 상에서 나노와이어가 성장하는 곳에 대한 제어가 제한된다는 것이다. 나노와이어는 촉매 소적이 형성되는 곳에서 성장하지만, 이들 소적이 형성되는 곳에 대해서는 제어가 거의 이루어지지 않는다. 다른 문제점은 소적의 크기가 용이하게 제어될 수 없다는 것이다. 너무 작아서 나노와이어의 핵 형성을 개시할 수 없는 소적이 형성되는 경우에는, 나노와이어의 수율이 낮을 수 있다. 이는, 금에 의해 형성되는 소적이 너무 작아서 나노와이어를 많이 성장시킬 수 없기 때문에 금 촉매를 소적으로서 사용하는 경우에 특히 문제가 된다.
성장하는 나노와이어의 높이 및 직경 면에서 더욱 우수한 균질성을 갖는 나노와이어의 더욱 규칙적인 어레이를 제조하기 위해서, 본 발명자들은 기판 상에 마스크를 사용할 것을 고안한다. 이 마스크에는 규칙적인 구멍이 제공될 수 있으며, 여기에서 나노와이어가 기판을 가로질러 규칙적인 어레이로 크기 면에서 균일하게 성장할 수 있다. 마스크의 구멍 패턴은 통상적인 광/e-빔 석판술 또는 나노임프린팅(nanoimprinting)을 이용하여 용이하게 제조될 수 있다. 나노와이어 성장용 흑연 기판 상에 핵 형성 부위의 규칙적인 어레이를 형성시키기 위하여 집중된 이온 빔 기술을 또한 이용할 수 있다.
따라서, 마스크를 기판에 적용시키고 구멍을 에칭해내어 임의적으로는 규칙적인 패턴으로 기판 표면을 노출시킬 수 있다. 뿐만 아니라, 구멍의 크기를 조심스럽게 제어할 수 있다. 이어, 촉매를 이들 구멍에 도입하여 나노와이어 성장을 위한 핵 형성 부위를 제공할 수 있다. 구멍을 규칙적으로 배열함으로써, 나노와이어의 규칙적인 패턴을 성장시킬 수 있다.
뿐만 아니라, 구멍의 크기를 제어하여 각 구멍에서 단 하나의 나노와이어를 성장시킬 수 있도록 보장할 수 있다. 마지막으로, 구멍은 구멍 내에서 형성되는 촉매의 소적이 나노와이어 성장을 허용하기에 충분히 크도록 하는 크기로 만들어질 수 있다. 이러한 방식으로, Au 촉매를 이용하여서도 나노와이어의 규칙적인 어레이를 성장시킬 수 있다.
마스크 물질은 침착될 때 아래에 놓인 기판을 손상시키지 않는 임의의 물질일 수 있다. 이 실시양태에 사용되는 구멍은 나노와이어 직경보다 약간 더 클 수 있다(예컨대, 200nm 이하). 최소 구멍 크기는 50nm, 바람직하게는 100 내지 200nm 이상이다. 마스크의 두께는 50 내지 300nm일 수 있다.
마스크 자체는 이산화규소 또는 질화규소 같은 불활성 화합물로 제조될 수 있다. 특히, 구멍-패턴화된 마스크는 예를 들어 e-빔 증발, CVD, PE-CVD, 스퍼터링 또는 ALD에 의해 침착된 SiO2, Si3N4, HfO2 또는 Al2O3 같은 하나 이상의 절연 물질을 포함한다. 따라서, 마스크는 전자 빔 침착, CVD, 플라즈마 향상된-CVD, 스퍼터링 및 원자 층 침착(ALD) 같은 임의의 편리한 기법에 의해 기판 표면 상에 제공될 수 있다.
기판 상에 위치된 Au 촉매된 나노와이어를 제조하기 위하여, 마스크에 구멍 패턴을 에칭한 후 50nm 미만의 두께를 갖는 Au의 박막을 침착할 수 있다. 각 구멍을 에칭한 후 마스크 상부에 잔류하는 포토레지스트 또는 e-빔 레지스트를 사용하여 침착을 수행할 수 있다. 소위 "박리(lift-off)" 공정에서 포토레지스트 또는 e-빔 레지스트를 제거함으로써, 기판 표면 상에 규칙적으로 배열된 Au 점 패턴이 제조될 수 있다. 선택적으로, 마스크는 제조 후 부분적으로 또는 완전히 제거될 수 있다.
구체적으로, 기체-고체 성장의 간단한 이용으로 나노와이어 성장을 가능케 할 수 있다. 그러므로, MBE와 관련하여, 임의의 촉매 없이 기판에 반응물, 예를 들어 In 및 As를 간단히 도포하면 나노와이어가 생성될 수 있다. 이는 흑연 기판 상에 상기 기재된 원소로부터 제조되는 반도체 나노와이어를 직접적으로 성장시키는 본 발명의 다른 양태를 형성한다. 따라서, 용어 직접은 성장을 가능케 하는 촉매 필름의 부재를 의미한다.
상기 나타낸 바와 같이, 본 발명의 나노와이어는 바람직하게는 입방정계(섬아연석) 또는 육방정계(섬유아연석) 구조로서 성장한다. 본 발명자들은 상기 논의된 바와 같이 기판에 공급되는 반응물의 양을 조정함으로써 성장하는 나노와이어의 결정 구조를 변화시킬 수 있음을 발견하였다. 예를 들어 Ga의 더 높은 공급은 GaAs 결정이 입방정계 결정 구조를 갖도록 한다. 더 낮은 공급은 육방정계 구조를 조장한다. 반응물 농도를 조정함으로써, 나노와이어 내의 결정 구조를 변화시킬 수 있다.
상이한 결정 구조의 도입은 나노와이어에 상이한 전자 특성이 존재할 수 있도록 한다. 이는 결정 상 양자점의 형성을 가능케 할 수 있고, 다른 관심 있는 전자 기법을 개발하도록 한다.
또한, 나노와이어를 형성하는 물질의 특성이 성장 과정동안 변화하도록 하는 것도 본 발명의 영역 내에 속한다. 그러므로, 분자 빔의 특성을 변화시킴으로써, 상이한 구조 부분을 나노와이어 내로 도입한다. 예를 들어 Ga 공급물을 In 공급물로 변화시킴으로써 초기 GaAs 나노와이어를 InAs 나노와이어로 연장시킬 수 있다. 이어, Ga공급물로 다시 변화시킴으로써 GaAs/InAs 나노와이어를 GaAs 나노와이어로 연장시킬 수 있다. 다시, 상이한 전기적 특성을 갖는 상이한 구조를 개발함으로써, 본 발명자들은 최종 용도의 모든 방식을 위해 제조업자에 의해 조정될 수 있는 흥미롭고 조작가능한 전자 특성을 갖는 나노와이어를 제공한다.
흑연 상부 접점
촉매의 존재하에 기판 상에서 나노와이어를 성장시킨 후, 나노와이어중 일부가 나노와이어의 상부에 촉매 침착물을 갖는 것으로 예상된다. 이상적으로는, 나노와이어의 대부분이 그러한 침착물을 갖고, 바람직하게는 실질적으로 모든 나노와이어가 이 침착물을 포함한다.
이어, 본 발명은 형성된 나노와이어의 상부에 흑연 층을 위치시켜 상부 접점을 제조함을 포함한다. 흑연 상부 접촉 층이 기판 층과 실질적으로 평행한 것이 바람직하다. 또한, 흑연 층의 면적이 기판의 면적과 동일한 필요는 없음을 알 것이다. 나노와이어의 어레이를 갖는 기판과의 상부 점점을 형성하기 위하여 다수개의 흑연 층이 요구될 수 있다.
사용되는 흑연 층은 기판과 관련하여 상기 상세하게 기재된 것과 동일할 수 있다. 상부 접점은 흑연이고, 더욱 특히 이는 그래핀이다. 이 그래핀 기판은 그래핀 또는 그의 유도체의 층을 10개 이하로, 바람직하게는 5개 이하로 함유해야 한다(소수 층의 그래핀으로 불림). 특히 바람직하게는, 이는 그래핀의 원자 하나의 두께의 평면 시트이다.
흑연의 결정질 또는 "박편" 형태는 함께 적층된 다수의 그래핀 시트(즉, 10개보다 많은 시트)로 구성된다. 상부 접점의 두께가 20nm 이하이면 바람직하다. 더욱 더 바람직하게는, 흑연 상부 접점은 두께가 5nm 이하일 수 있다.
그래핀이 광전기 장치의 핵심 구성요소인 반도체 물질과 직접 접촉하는 경우, 이는 통상 접촉 접합에서 장벽을 형성함으로써 전류의 흐름을 차단하는 쇼트키 접촉을 형성한다. 이 문제 때문에, 반도체 상에 침착된 그래핀에 대한 연구는 현재까지 주로 그래핀/반도체 쇼트키 접합의 사용, 예를 들어 쇼트키 접합 태양광 전지로 한정되었다.
그러나, 본 발명자들은 반도체 나노와이어의 성장이 금속 촉매 작용을 포함할 수 있음을 알아내었다. VLS 방법, 예를 들어 MBE 또는 MOVPE에서는, Au, Ga 또는 In 같은 금속 촉매가 나노와이어 성장을 위한 종정으로서 바람직하게 사용되며, 이들은 나노와이어 성장이 종결된 후 나노와이어의 상부에 나노입자 형태로 잔류한다. 이들 촉매 침착물을 금속 그래핀과 반도체 나노와이어 사이의 중간 물질로서 사용할 수 있다. 잔류 촉매 물질의 이점을 취함으로써, 금속 흑연 상부 접점과 반도체 나노와이어 사이의 계면에 형성되는 쇼트키 접촉을 피할 수 있고, 저항 접촉이 확립될 수 있다.
임의의 편리한 방법에 의해, 형성된 나노와이어에 상부 접점을 가할 수 있다. 흑연 층을 기판 담체로 전달하기 위해 앞서 언급된 것과 유사한 방법을 이용할 수 있다. 키쉬 흑연, 고도로 정돈된 열분해 흑연(HOPG) 또는 CVD로부터의 흑연 층을 기계적 또는 화학적 방법에 의해 박리시킬 수 있다. 이어, 이들을 HF 또는 산 용액 같은 에칭 용액 중으로 이동시켜 Cu(Ni, Pt 등)(특히 CVD 성장된 흑연 층의 경우) 및 박리 공정으로부터의 임의의 오염물질을 제거할 수 있다. 에칭 용액을 탈이온수 같은 다른 용액과 교환하여 흑연 층을 세정할 수 있다. 이어, 흑연 층을 상부 접점으로서, 형성된 나노와이어 상으로 용이하게 전달할 수 있다. 다시, e-빔 레지스트 또는 포토레지스트를 사용하여 박리 및 전달 공정동안 흑연 박층을 지지할 수 있으며, 이들 레지스트를 침착 후 용이하게 제거할 수 있다.
흑연 층을 나노와이어 어레이의 상부로 전달하기 전에, 흑연 층을 에칭 및 세정 후 완전히 건조시키면 바람직하다. 흑연 층과 나노와이어 사이의 접촉을 향상시키기 위하여 온화한 압력 및 열을 이 "건식" 전달 동안 가할 수 있다.
다르게는, 흑연 층을 용액(예컨대, 탈이온수)과 함께 나노와이어 어레이의 상부로 이동시킬 수 있다. 용액이 건조됨에 따라, 흑연 층은 자연히 아래에 놓인 나노와이어와 긴밀한 접촉을 형성한다. 이 "습식" 전달 방법에서는, 건조 공정 동안 용액의 표면 장력이 나노와이어 어레이를 굽히거나 해체시킬 수 있다. 이를 방지하기 위하여, 이 습식 방법이 이용되는 경우에는 더욱 강건한 나노와이어를 바람직하게 사용한다. 80nm보다 큰 직경을 갖는 나노와이어가 적합하다. 다르게는, 수직 나노와이어 구조체를 지지하는 구멍 패턴화된 기판을 사용할 수 있다. 또한, 임계점 건조 기법을 이용하여 건조 과정 동안 표면 장력에 의해 야기되는 임의의 손상을 피할 수 있다.
나노와이어 어레이 상에 물 소적이 존재하고 이를 제거하고자 하는 시도가 예를 들어 질소 송풍을 포함하는 경우에는, 증발에 의해 물 소적이 더 작아지지만 소적은 표면 장력 때문에 항상 구형을 유지하고자 한다. 이는 물 소적 둘레에서 또는 내부에서 나노구조체를 손상시키거나 파괴할 수 있다.
임계점 건조는 이러한 문제를 피한다. 온도 및 압력을 증가시킴으로써, 액체와 기체 사이의 상 경계를 제거할 수 있고, 물을 용이하게 제거할 수 있다.
상부 접촉 흑연 층은 바람직하게는 투명하고 전도성이며 가요성이다. 성장된 그대로의 나노와이어 상의 금속 입자에 대한 흑연 층의 전기적 및 기계적 접촉을 추가로 향상시키기 위하여, 후-어닐링 공정을 이용할 수 있다. 흑연 상부 접점을 침착시킨 후, 샘플을 불활성 대기, 예컨대 아르곤 중에서 또는 진공 중에서 어닐링시킬 수 있다. 온도는 600℃ 이하일 수 있다. 어닐링 시간은 10분 이하일 수 있다.
또한, 흑연 상부 접점의 도핑을 이용할 수 있다. 흑연 상부 접점의 주요 담체를 도핑에 의해 정공 또는 전자로서 제어할 수 있다. 특히 금속 촉매 입자 아래의 영역에서, 흑연 상부 접점 및 반도체 나노와이어에 동일한 도핑 유형을 갖는 것이 바람직하며, 이는 후-어닐링 공정 후 더욱 우수한 저항 거동을 제공한다. 예를 들어, 쉘에 p-도핑을 갖는 코어-쉘 나노와이어의 경우, 상부 흑연 층의 p-도핑은 나노와이어 쉘의 상부에서 금속 입자 전체에 걸쳐 담체 유형과 매치된다.
그러므로, 상부 흑연 층과 기판 둘 다 도핑될 수 있음을 알 것이다. 일부 실시양태에서는, 금속 염화물(FeCl3, AuCl3 또는 GaCl3), NO2, HNO3, 방향족 분자 같은 유기 또는 무기 분자 또는 암모니아 같은 화학 용액의 흡착을 포함하는 화학적 방법에 의해 기판 및/또는 흑연 층을 도핑한다.
B, N, S 또는 Si 같은 도판트를 혼입하는 성장 동안의 치환 도핑 방법에 의해서도 기판 및/또는 흑연 층의 표면을 도핑할 수 있다.
공지 방법에 의해, 예를 들어 방사상 에피택셜 셀로 본 발명의 나노와이어를 코팅할 수 있다. 예를 들어, 내인성 또는 외인성 코어 나노와이어를 다른 유형의 반도체의 쉘로 코팅함으로써 내인성 반도체와 외인성 반도체의 혼합물을 형성시킬 수 있다. 외인성 도체와 내인성 도체의 혼합물로부터 더욱 복잡한 나노와이어를 또한 제조할 수 있다. 내인성 절연 층을 예컨대 p 도핑 및 n 도핑된 외인성 층 사이에 위치시킬 수 있다. 그러므로, 외부에 n-도핑된 외인성 도체 쉘을 갖는 내인성 반도체 쉘(또는 그 역)에 의해 p-도핑된 코어를 덮을 수 있다. 이는 발광 다이오드 및 태양광 전지 기술에서 특별히 이용된다.
당 업자에게 공지되거나/명백한 적절한 성장 매개변수를 사용하여, MBE 또는 다른 에피택셜 기법(예컨대, MOVPE)에 의해 쉘 코팅을 수행할 수 있다.
용도
본 발명의 흑연 층을 사용한 상부-접점을 갖는 반도체 나노와이어는 광범위한 용도를 가질 수 있다. 이들은 반도체이고, 따라서 반도체 기술이 유용한 임의의 분야에서 사용될 것으로 예상될 수 있다. 이들은 주로 집적 나노 전자 용도 및 나노-광전자 용도에서 사용된다.
이들의 배치에 이상적인 장치는 특히 태양광 전지이다. 하나의 가능한 장치는 두 단자로서 두 그래핀 층 사이에 끼워진 나노와이어 태양광 전지이다.
이러한 태양광 전지는 동시에 효율적이고 값싸고 가요성일 수 있다. 이는 급속하게 개발중인 분야이고, 이들 중요한 물질에 대한 추가적인 용도가 조만간 발견될 것이다. 동일한 개념을 이용하여 발광 다이오드(LED), 도파관 및 레이저 같은 다른 광전자 장치도 제조할 수 있다.
이제 하기 비한정적인 실시예 및 상기 도면의 설명과 관련하여 본 발명을 추가로 논의한다.
실시예 1
흑연 기판 상에서 수직 나노와이어를 성장시키기 위한 실험 절차:
이량체와 사량체의 비율을 고정시키면서, Ga 이중 필라멘트 셀, In SUMO 이중 필라멘트 셀 및 As 밸브가 있는 크래커 셀(valved cracker cell)이 설치된 배리안 젠(Varian Gen) II 모듈식 분자 빔 에피택시(MBE) 시스템에서 나노와이어를 성장시켰다. 본 연구에서, 비소의 주요 부류는 As4였다. 산화된 규소 웨이퍼 상에 침착된 Ni 또는 Pt 필름 상에서 화학적 증착(CVD) 기법에 의해 직접 성장된 키쉬 흑연 박편 상에서 또는 그래핀 필름(1 내지 7개의 단일 층 두께) 상에서 NW를 성장시킨다. 두 가지 상이한 절차를 이용하여 샘플을 제조하였다. 첫 번째 절차에서는, 샘플을 아이소프로판올로 세정한 다음 질소로 송풍 건조시킨 후, 규소 웨이퍼에 In-결합하였다. 두 번째 절차에서는, 전자-빔 석판술 및 플라즈마 에칭을 이용하여 SiO2에 직경 약 100nm의 구멍을 제조한 후, 약 30nm 두께의 SiO2 층을 전자-빔 증발기 챔버에서 제 1 절차를 이용하여 제조된 샘플 상에 침착시켰다.
이어, 샘플을 나노와이어 성장을 위한 MBE 시스템에 로딩하였다. 이어, 기판 온도를 GaAs/InAs 나노와이어 성장에 적합한 온도, 즉 각각 610℃/450℃로 높였다. As 셔터를 폐쇄하면서 Ga/In 플럭스 및 목적하는 소적 크기에 따라 전형적으로 5초 내지 10분간의 시간 간격 동안 Ga/In 플럭스를 먼저 표면에 공급하여 표면 상에서의 Ga/In 소적의 형성을 개시하였다. Ga/In 유출 셀의 셔터 및 As 유출 셀의 셔터와 밸브를 동시에 개방함으로써, GaAs/InAs 나노와이어 성장을 개시하였다. Ga/In 유출 셀의 온도를 미리 설정하여 0.1㎛/시간의 공칭 평면 성장 속도를 수득하였다. GaAs 나노와이어를 형성시키기 위해서는 1.1×10- 6토르의 As4 플럭스를 이용하는 반면, 4×10- 6토르의 As4 플럭스를 설정하여 InAs 나노와이어를 형성시킨다.
실시예 2
GaAs (111)B 또는 Si (111) 기판 상에서 수직 GaAs 나노와이어를 성장시키기 위한 실험 절차:
GaAs(111)B 기판 상에서 Au-촉매되는 GaAs 나노와이어를 성장시키기 위하여, 기판 표면을 먼저 620℃에서 탈산화시킨 다음, MBE 시스템에서 원자 면에서 편평한 표면을 생성시키는 성장 조건하에 60nm 두께의 GaAs 필름을 성장시켰다. 이를 Au 박막 침착을 위해 전자-빔 증발기로 이동시켰다. 이어, 샘플을 다시 나노와이어 성장을 위해 MBE 시스템에 로딩하였다. As4를 As 공급원의 주요 부류로서 사용하였다. 6×10- 6토르의 As4 플럭스 하에서, GaAs 나노와이어 성장을 위해 기판 온도를 540℃로 높였다. 이 단계에서, Au 박막은 Au 입자로 바뀌었고 기판으로부터의 Ga와 합금을 형성하여 Au-Ga 액체 입자를 형성하였다. Ga 유출 셀의 셔터를 개방함으로써 GaAs 나노와이어 성장을 개시하였다. 0.7MLs-1의 공칭 평면 GaAs 성장 속도를 생성시키도록 Ga 유출 셀의 온도를 미리 설정하였다. GaAs 나노와이어의 성장은 항상 Ga 및 As 플럭스를 폐쇄시키고 기판을 실온으로 즉시 급랭시킴으로써 종결되었다.
Si(111) 기판 상에서 Ga 자기-촉매되는 GaAs 나노와이어의 성장을 위해, Si 기판을 HF(5%) 중에서 10초간 에칭하여 천연 산화물을 제거하고, 탈이온수 중에서 1분간 세정한 다음, N2 기체를 송풍함으로써 건조시키고, 이어 MBE 챔버 내부에 직접 로딩하였다. 사용된 주요 As 부류는 As4였다. 기판 온도를 620℃의 성장 온도로 급히 올렸다. Ga 및 As 셔터를 동시에 개방함으로써 GaAs 나노와이어 성장을 개시하였다. Ga 유출 셀의 셔터 및 As 유출 셀의 셔터와 밸브를 동시에 개방함으로써 GaAs 나노와이어 성장을 개시하였다.
실시예 3
나노와이어 어레이의 상부에 흑연 층을 전달하기 위한 실험 절차:
Cu 호일 상에서 성장한 흑연 층(5개 미만의 층)을 사용하였다. CVD 성장 동안 Cu 호일의 양면에서 흑연 층이 형성되기 때문에, 한 면에 형성된 흑연 층을 산소 플라즈마에 의해 제거하여, 에칭을 위해 Cu를 노출시켰다. 이어, 이를 묽은 질산철(Fe(NO3)3) 용액(5% 미만) 중에 침지시켜 Cu를 완전히 에칭해냈다. 하룻밤동안(8시간보다 오래) 에칭시킨 후, 흑연 층을 에칭 용액에 부유시키고, 에칭 용액을 탈이온수와 교환하였다. 탈이온수로 추가로 수회 세정한 다음, 흑연 층을 탈이온수로 나노와이어 어레이 상으로 전달하였다. 임의의 N2 송풍 없이 청정실에서 탈이온수를 자연 건조시켰다.

Claims (24)

  1. 그래핀, 그라판 또는 그래핀 옥사이드 기판 상에 복수개의 나노와이어를 포함하는 조성물로서, 이 때 상기 나노와이어가 금속 촉매의 존재하에 상기 기판 상에서 에피택셜(epitaxially) 성장하여 상기 나노와이어의 적어도 일부 상에 촉매 침착물이 위치하도록 하며, 상기 나노와이어가 하나 이상의 III-V족 화합물을 포함하고, 상기 나노와이어가 [111] 또는 [0001] 방향으로 성장하며, 흑연 층이 상기 나노와이어 위에 있는 촉매 침착물 중 적어도 일부와 접촉하는 조성물.
  2. 제 1 항에 있어서,
    상기 나노와이어가 AlAs, GaSb, GaP, GaN, GaAs, InP, InN, InGaAs, InAs 또는 AlGaAs를 포함하는 조성물.
  3. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판이 10개 이하의 원자 층을 포함하는 조성물.
  4. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두가 금속 필름 또는 호일 상의 키쉬 흑연, 고도로 정돈된 열분해 흑연(HOPG), CVD 성장된 그래핀 층으로부터 박리된 적층된 기판인 조성물.
  5. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두가 가요성이고 투명한 조성물.
  6. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두의 표면이 산소, 수소, NO2 또는 이들의 조합의 기체를 사용한 플라즈마 처리로 변형되는 조성물.
  7. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두의 표면이 도핑에 의해 변형되는 조성물.
  8. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두의 표면이 유기 또는 무기 분자의 흡착에 의해 도핑되는 조성물.
  9. 제 1 항에 있어서,
    상기 그래핀, 그라판 또는 그래핀 옥사이드 기판, 흑연 층 또는 이들 모두의 표면이 도판트를 혼입하는 그의 성장 동안의 치환 도핑 방법에 의해 도핑되는 조성물.
  10. 제 1 항에 있어서,
    상기 나노와이어가 500nm 이하의 직경을 갖고 5μm 이하의 길이를 갖는 조성물.
  11. 제 1 항에 있어서,
    상기 기판이 복수개의 나노와이어를 포함하고, 상기 나노와이어가 실질적으로 평행한 조성물.
  12. 제 1 항에 있어서,
    상기 촉매가 Au 또는 Ag이거나;
    또는 상기 나노와이어가 자기 촉매되는 조성물.
  13. 제 1 항에 있어서,
    상기 흑연 층이 그래핀인 조성물.
  14. 제 1 항에 있어서,
    상기 흑연 층이 나노와이어와 동일한 도핑 이온으로 도핑되는 조성물.
  15. (I) III-V족 원소를 그래핀, 그라판 또는 그래핀 옥사이드 기판의 표면에 제공하고;
    (II) 금속 촉매의 존재하에서 기판의 표면으로부터 복수개의 나노와이어를 [111] 또는 [0001] 방향으로 에피택셜 성장시켜, 촉매 침착물이 상기 나노와이어중 적어도 일부 위에 잔류하도록 하고;
    (III) 상기 금속 촉매 침착물을 흑연 층과 접촉시켜 흑연 층을 상기 나노와이어 상의 촉매 침착물중 적어도 일부와 접촉시킴을 포함하는, 제 1 항 내지 제 14 항중 어느 한 항에 따른 조성물을 제조하는 방법.
  16. 제 15 항에 있어서,
    상기 III-V족 원소가 분자 빔을 통해 그래핀, 그라판 또는 그래핀 옥사이드 기판의 표면에 제공되는 방법.
  17. 제 15 항에 있어서,
    상기 기판을 구멍 패턴화된 마스크로 코팅하는 방법.
  18. 제 17 항에 있어서,
    상기 구멍 패턴화된 마스크가 하나 이상의 절연 물질을 포함하는 방법.
  19. 제 17 항에 있어서,
    상기 구멍 패턴을 통해 노출된 기판의 표면을, 산소, 수소, NO2 또는 이들의 조합의 기체로 플라즈마 처리하여 변형시키는 방법.
  20. 제 15 항에 있어서,
    상기 흑연 층에 후 어닐링 공정을 가하는 방법.
  21. 제 1 항 내지 제 14 항중 어느 한 항에 따른 조성물을 포함하는 장치.
  22. 제 21 항에 있어서, 상기 장치는 광학 또는 전자 장치인 장치.
  23. 제 21 항에 있어서, 상기 장치는 태양광 전지인 장치.
  24. 제 15 항에 있어서, 상기 III-V족 원소가 금속 유기 기상 에피택시를 사용하여 그래핀, 그라판 또는 그래핀 옥사이드 기판의 표면에 제공되는 방법.
KR1020147022217A 2012-01-10 2013-01-10 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법 KR102025548B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1200355.4 2012-01-10
GBGB1200355.4A GB201200355D0 (en) 2012-01-10 2012-01-10 Nanowires
PCT/EP2013/050419 WO2013104723A1 (en) 2012-01-10 2013-01-10 A nanowire device having graphene top and bottom electrodes and method of making such a device

Publications (2)

Publication Number Publication Date
KR20140112061A KR20140112061A (ko) 2014-09-22
KR102025548B1 true KR102025548B1 (ko) 2019-11-04

Family

ID=45788715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147022217A KR102025548B1 (ko) 2012-01-10 2013-01-10 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법

Country Status (14)

Country Link
US (1) US10243104B2 (ko)
EP (1) EP2803091B1 (ko)
JP (1) JP6147277B2 (ko)
KR (1) KR102025548B1 (ko)
CN (1) CN104145340B (ko)
AU (1) AU2013208988B2 (ko)
BR (1) BR112014016868A8 (ko)
CA (1) CA2863071A1 (ko)
EA (1) EA027006B1 (ko)
GB (1) GB201200355D0 (ko)
IN (1) IN2014DN06095A (ko)
MY (1) MY167410A (ko)
SG (1) SG11201403972VA (ko)
WO (1) WO2013104723A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
US9960175B2 (en) * 2014-03-06 2018-05-01 The Regents Of The University Of Michigan Field effect transistor memory device
CN105019027B (zh) * 2014-04-23 2019-04-30 长春理工大学 用分子束外延（MBE）在GaSb衬底上无催化制备GaSb纳米线的方法
JP6187394B2 (ja) * 2014-06-18 2017-08-30 富士通株式会社 半導体ナノワイヤの製造方法及び半導体ナノワイヤ素子の製造方法
CN105990466A (zh) * 2015-02-03 2016-10-05 香港城市大学深圳研究院 肖特基型垂直纳米线阵列太阳能电池的制作方法
CN104760929A (zh) * 2015-03-10 2015-07-08 中国科学院上海技术物理研究所 一种用作光学微腔的GaSb纳米盘的制备方法
BR112018000603A2 (pt) * 2015-07-13 2018-09-11 Crayonano As fotodetetores e diodos emitindo luz com forma de nanofios/nanopirâmides
AU2016292850B2 (en) 2015-07-13 2019-05-16 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
CA2993884A1 (en) * 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
KR102220421B1 (ko) * 2015-08-26 2021-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102379701B1 (ko) 2015-10-19 2022-03-28 삼성전자주식회사 멀티-채널을 갖는 반도체 소자 및 그 형성 방법
US9892821B2 (en) 2016-01-04 2018-02-13 Samsung Electronics Co., Ltd. Electrical conductors and electronic devices including the same
EP3427311B1 (en) * 2016-03-07 2020-07-22 The University of Copenhagen A manufacturing method for a nanostructured device using a shadow mask
US9711607B1 (en) * 2016-04-15 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. One-dimensional nanostructure growth on graphene and devices thereof
CN105845768B (zh) * 2016-06-22 2017-12-15 北京邮电大学 一种太阳能电池、太阳能电池的制备方法及装置
CN106206212A (zh) * 2016-07-25 2016-12-07 六盘水师范学院 一种生长可控AlN有序纳米阵列的方法
JP2018056381A (ja) * 2016-09-29 2018-04-05 富士通株式会社 半導体装置及びその製造方法
CN106449133B (zh) * 2016-10-08 2020-03-31 全普半导体科技(深圳)有限公司 单层石墨烯薄膜基复合结构、制备方法及半导体器件
GB201701829D0 (en) * 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
CN107168002A (zh) * 2017-02-17 2017-09-15 全普光电科技(上海)有限公司 柔性薄膜幕、制备方法、投影方法以及投影仪
CN107195703A (zh) * 2017-02-17 2017-09-22 全普光电科技(上海)有限公司 石墨烯薄膜基光能电池、光能手机
JP2018147396A (ja) * 2017-03-08 2018-09-20 株式会社ジャパンディスプレイ 表示装置
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN107248537A (zh) * 2017-05-27 2017-10-13 中国科学院上海技术物理研究所 一种最优光电效能的半导体纳米线阵列制备方法
CN111213222A (zh) * 2017-10-05 2020-05-29 六边钻公司 具有平面iii-n半导体层的半导体装置和制造方法
US11177243B2 (en) 2018-03-22 2021-11-16 Intel Corporation Micro light-emitting diode display fabrication and assembly
CN108511322B (zh) * 2018-03-29 2022-03-29 太原理工大学 一种在二维石墨衬底上制备GaN薄膜的方法
WO2019206844A1 (en) * 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
WO2019217976A2 (en) * 2018-04-26 2019-11-14 QMAT, Inc. Patterning on layer transferred templates
KR102070072B1 (ko) * 2018-06-20 2020-01-28 전북대학교산학협력단 Iii-v족 화합물 반도체 나노 구조와 그래핀을 이용한 소자 및 이의 제조방법
GB201814693D0 (en) 2018-09-10 2018-10-24 Crayonano As Semiconductor devices
CN109768111A (zh) * 2018-12-13 2019-05-17 华南理工大学 一种GaAs纳米柱-石墨烯肖特基结太阳能电池及其制备方法
EP3928358A1 (en) * 2019-02-18 2021-12-29 Technische Universiteit Eindhoven Light-emitting or light-absorbing component
CN110112233B (zh) * 2019-05-13 2022-04-19 唐为华 基于银纳米线-石墨烯/氧化镓纳米柱的光电探测结构、器件及制备方法
CN110323312B (zh) * 2019-06-19 2021-04-20 武汉理工大学 一种无机柔性光电子器件结构及其制备方法
CN112210768A (zh) * 2019-07-12 2021-01-12 中国科学院苏州纳米技术与纳米仿生研究所 垂直型β氧化镓纳米线阵列的外延方法
CN112331553B (zh) * 2019-07-16 2024-04-05 中国科学院苏州纳米技术与纳米仿生研究所 纳米线单片外延集成结构、制作方法与应用
GB201910170D0 (en) 2019-07-16 2019-08-28 Crayonano As Nanowire device
GB201913701D0 (en) 2019-09-23 2019-11-06 Crayonano As Composition of matter
US11384286B2 (en) * 2019-09-30 2022-07-12 North Carolina A&T State University GaAs1-xSbx nanowires on a graphitic substrate
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
CN112071759B (zh) * 2020-09-14 2021-10-15 山东大学 一种提高p型场效应晶体管空穴迁移率的方法
CN112802930B (zh) * 2021-04-15 2021-07-06 至芯半导体(杭州)有限公司 Iii族氮化物衬底制备方法和半导体器件
CN113278933B (zh) * 2021-04-23 2022-09-13 重庆交通大学绿色航空技术研究院 一种图案化的碳化硅纳米线和硅纳米线一维复合材料及其制备方法
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
FR3124024A1 (fr) * 2021-06-11 2022-12-16 Aledia Procédé de fabrication d’un dispositif optoélectronique
JPWO2023037490A1 (ko) * 2021-09-10 2023-03-16
CN114038898A (zh) * 2021-09-24 2022-02-11 威科赛乐微电子股份有限公司 一种GaAs复合型纳米线的制备方法
GB202212397D0 (en) 2022-08-25 2022-10-12 Crayonano As Nanowire device with mask layer
CN115354277B (zh) * 2022-08-29 2023-12-08 复旦大学 一种卷对卷式的薄膜脱附方法、卷曲薄膜及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314617A1 (en) * 2009-06-16 2010-12-16 Sony Corporation Vanadium dioxide nanowire, fabrication process thereof, and nanowire device using vanadium dioxide nanowire
US20110121264A1 (en) * 2009-11-25 2011-05-26 Samsung Electronics Co., Ltd. Composite structure of graphene and nanostructure and method of manufacturing the same
US20110168256A1 (en) * 2007-12-21 2011-07-14 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowires
JP2011233714A (ja) * 2010-04-27 2011-11-17 Canon Inc 半導体素子

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
JP4701161B2 (ja) 2003-04-04 2011-06-15 キューナノ エービー 正確に位置決めされたナノウィスカおよびナノウィスカアレイ、およびそれらを作成する方法
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
WO2006000790A1 (en) 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
EP1829141B1 (en) 2004-12-09 2013-05-29 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP1952467B9 (en) 2005-11-21 2012-03-14 Nanosys, Inc. Nanowire structures comprising carbon
JP2009522197A (ja) * 2005-12-29 2009-06-11 ナノシス・インコーポレイテッド パターン形成された基板上のナノワイヤの配向した成長のための方法
US7570355B2 (en) * 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
FR2904146B1 (fr) * 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
US7442575B2 (en) * 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) * 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
JP2010525557A (ja) * 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) * 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
KR101541560B1 (ko) * 2007-10-26 2015-08-03 큐나노 에이비 이종 재료상의 나노와이어 성장
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
KR101445877B1 (ko) 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) * 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
US8735797B2 (en) * 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
KR101071906B1 (ko) * 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
US8389387B2 (en) * 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
FR2941688B1 (fr) * 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
WO2010087853A1 (en) * 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
US20120135158A1 (en) * 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US9162896B2 (en) * 2009-05-31 2015-10-20 College Of William And Mary Method for making polymer composites containing graphene sheets
WO2011016616A2 (ko) * 2009-08-03 2011-02-10 인제대학교 산학협력단 신규한 구조의 탄소계 나노복합체 및 이의 제조방법
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
US9306099B2 (en) * 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
WO2011081440A2 (ko) * 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8377729B2 (en) * 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8212236B2 (en) * 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
US20110240099A1 (en) * 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
BR112012030016B8 (pt) * 2010-05-24 2021-05-18 Siluria Technologies Inc processo para preparar etileno a partir de metano e método para preparar um produto a jusante de etileno
JP2012015481A (ja) * 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
KR101781552B1 (ko) * 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
KR20130138657A (ko) * 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
WO2012021460A2 (en) 2010-08-07 2012-02-16 Michael Eugene Young Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8321961B2 (en) * 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
KR20120065792A (ko) * 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
GB201021112D0 (en) * 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) * 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
US9713650B2 (en) * 2011-05-06 2017-07-25 The Research Foundation For The State University Of New York Magnetic graphene-like nanoparticles or graphitic nano- or microparticles and method of production and uses thereof
US9564579B2 (en) * 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
WO2012167282A1 (en) * 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) * 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) * 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
WO2013052541A2 (en) * 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) * 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
US20130158322A1 (en) * 2011-11-29 2013-06-20 Siluria Technologies, Inc. Polymer templated nanowire catalysts
TW201344749A (zh) * 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
EP2922891A1 (en) * 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110168256A1 (en) * 2007-12-21 2011-07-14 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowires
US20100314617A1 (en) * 2009-06-16 2010-12-16 Sony Corporation Vanadium dioxide nanowire, fabrication process thereof, and nanowire device using vanadium dioxide nanowire
US20110121264A1 (en) * 2009-11-25 2011-05-26 Samsung Electronics Co., Ltd. Composite structure of graphene and nanostructure and method of manufacturing the same
JP2011233714A (ja) * 2010-04-27 2011-11-17 Canon Inc 半導体素子

Also Published As

Publication number Publication date
MY167410A (en) 2018-08-21
US10243104B2 (en) 2019-03-26
EP2803091B1 (en) 2020-12-09
CN104145340A (zh) 2014-11-12
AU2013208988A1 (en) 2014-08-21
JP6147277B2 (ja) 2017-06-14
IN2014DN06095A (ko) 2015-08-14
KR20140112061A (ko) 2014-09-22
EP2803091A1 (en) 2014-11-19
AU2013208988B2 (en) 2015-07-09
EA027006B1 (ru) 2017-06-30
GB201200355D0 (en) 2012-02-22
SG11201403972VA (en) 2014-08-28
EA201491232A1 (ru) 2014-12-30
CA2863071A1 (en) 2013-07-18
CN104145340B (zh) 2018-03-16
WO2013104723A1 (en) 2013-07-18
BR112014016868A2 (pt) 2017-06-13
US20150076450A1 (en) 2015-03-19
BR112014016868A8 (pt) 2017-07-04
JP2015503852A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
KR102025548B1 (ko) 그래핀 상부 전극 및 하부 전극을 갖는 나노와이어 장치 및 이러한 장치의 제조 방법
US11257967B2 (en) Solar cells
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
JP6959915B2 (ja) グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
KR101931394B1 (ko) 흑연 기판 상의 나노와이어 에피택시

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right