JP2000232219A - 量子細線の製造方法およびその量子細線を用いた半導体素子 - Google Patents
量子細線の製造方法およびその量子細線を用いた半導体素子Info
- Publication number
- JP2000232219A JP2000232219A JP3273599A JP3273599A JP2000232219A JP 2000232219 A JP2000232219 A JP 2000232219A JP 3273599 A JP3273599 A JP 3273599A JP 3273599 A JP3273599 A JP 3273599A JP 2000232219 A JP2000232219 A JP 2000232219A
- Authority
- JP
- Japan
- Prior art keywords
- quantum wire
- quantum
- semiconductor substrate
- region
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 202
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 197
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 135
- 239000010703 silicon Substances 0.000 claims abstract description 135
- 150000004767 nitrides Chemical class 0.000 claims abstract description 85
- 230000001590 oxidative effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000007667 floating Methods 0.000 claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 12
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims description 10
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 9
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims description 9
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 8
- VXGHASBVNMHGDI-UHFFFAOYSA-N digermane Chemical compound [Ge][Ge] VXGHASBVNMHGDI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 139
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 148
- 230000000694 effects Effects 0.000 description 24
- 239000007789 gas Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000012535 impurity Substances 0.000 description 16
- 230000007704 transition Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000006798 recombination Effects 0.000 description 9
- 238000005215 recombination Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000005046 Chlorosilane Substances 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- GGJOARIBACGTDV-UHFFFAOYSA-N germanium difluoride Chemical compound F[Ge]F GGJOARIBACGTDV-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7888—Transistors programmable by two single electrons
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 量子細線の形成後のシリコン表面の平坦性が
よく、完全な電子の閉じ込め領域を有する量子細線を制
御性よく形成できる量子細線の製造方法およびその量子
細線を用いた半導体素子を提供する。 【解決手段】 段部２が形成された半導体基板１を覆う
窒化膜３の領域をマスクしてエッチバックし、半導体基
板１の上側部分を露出させる。次に、半導体基板１の上
側部分の露出領域を酸化することにより酸化膜５を形成
し、窒化膜３の側面に沿って線状の突起部６を形成す
る。次に、突起部６上の酸化膜５を一部エッチングし
て、突起部６の先端を露出させる。次に、突起部６の先
端の露出領域上に細線部７をエピタキシャル成長させ
る。そして、上記窒化膜３,酸化膜５を除去した後、半
導体基板１の酸化により形成された酸化膜５Aによって
半導体基板１と分離絶縁された量子細線７aを形成す
る。
よく、完全な電子の閉じ込め領域を有する量子細線を制
御性よく形成できる量子細線の製造方法およびその量子
細線を用いた半導体素子を提供する。 【解決手段】 段部２が形成された半導体基板１を覆う
窒化膜３の領域をマスクしてエッチバックし、半導体基
板１の上側部分を露出させる。次に、半導体基板１の上
側部分の露出領域を酸化することにより酸化膜５を形成
し、窒化膜３の側面に沿って線状の突起部６を形成す
る。次に、突起部６上の酸化膜５を一部エッチングし
て、突起部６の先端を露出させる。次に、突起部６の先
端の露出領域上に細線部７をエピタキシャル成長させ
る。そして、上記窒化膜３,酸化膜５を除去した後、半
導体基板１の酸化により形成された酸化膜５Aによって
半導体基板１と分離絶縁された量子細線７aを形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁性基板上ま
たは絶縁層を介した半導体基板上に量子サイズ効果を生
じさせうる程度に微小な金属または半導体からなる微小
粒や量子細線の製造方法および単電子素子や量子効果素
子として利用される量子細線を用いた半導体素子に関す
る。
たは絶縁層を介した半導体基板上に量子サイズ効果を生
じさせうる程度に微小な金属または半導体からなる微小
粒や量子細線の製造方法および単電子素子や量子効果素
子として利用される量子細線を用いた半導体素子に関す
る。
【０００２】
【従来の技術】今や産業の基幹となったエレクトロニク
スの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細
化によって大容量、高速、低消費電力の性能を飛躍的に
向上させてきた。しかし、素子のサイズが０.１μm以下
になると、従来の素子の動作原理の限界に到達すると考
えられ、新しい動作原理に基づいた新しい素子の研究が
活発に行われている。この新しい素子としては、ナノメ
ータサイズの量子ドットや量子細線と呼ばれる微細構造
を有するものがある。上記ナノメータサイズの量子ドッ
トは、種々の量子効果デバイスと共に特にクーロンブロ
ッケード現象を利用した単電子デバイスへの応用のため
の研究が盛んに行われている。また、上記ナノメータサ
イズの量子細線は、量子効果を利用した超高速トランジ
スタへの応用が期待されている。
スの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細
化によって大容量、高速、低消費電力の性能を飛躍的に
向上させてきた。しかし、素子のサイズが０.１μm以下
になると、従来の素子の動作原理の限界に到達すると考
えられ、新しい動作原理に基づいた新しい素子の研究が
活発に行われている。この新しい素子としては、ナノメ
ータサイズの量子ドットや量子細線と呼ばれる微細構造
を有するものがある。上記ナノメータサイズの量子ドッ
トは、種々の量子効果デバイスと共に特にクーロンブロ
ッケード現象を利用した単電子デバイスへの応用のため
の研究が盛んに行われている。また、上記ナノメータサ
イズの量子細線は、量子効果を利用した超高速トランジ
スタへの応用が期待されている。
【０００３】特に、量子細線においては、半導体結晶中
における電子の波長(ド・ブロイ波長)と同程度の幅を有
する半導体層に閉じ込めることにより電子の自由度を制
限し、これにより生ずる量子化現象を利用して新しい動
作原理に基づく半導体量子デバイスを作製する試みが行
われている。上記半導体層中における電子の波長は約１
０nmであるから、電子を幅１０nm程度の半導体の細線
(量子細線)中に閉じ込めると、電子はこの細線中をほと
んど散乱を受けずに移動できるため、電子の移動度が上
昇することが理論的に導き出されている。このような量
子細線を平面上に多数配列した伝導層を作り、この層の
電子数をゲート電極の作用で制御することで、従来のト
ランジスタに比べて高速性に優れた量子細線トランジス
タを作製することができる。また、この量子細線をレー
ザーの発光層に多数組み込むと、小さい注入電流でもシ
ャープなスペクトルを有し、かつ、高効率で高周波特性
に優れた半導体レーザー素子を得ることができる。
における電子の波長(ド・ブロイ波長)と同程度の幅を有
する半導体層に閉じ込めることにより電子の自由度を制
限し、これにより生ずる量子化現象を利用して新しい動
作原理に基づく半導体量子デバイスを作製する試みが行
われている。上記半導体層中における電子の波長は約１
０nmであるから、電子を幅１０nm程度の半導体の細線
(量子細線)中に閉じ込めると、電子はこの細線中をほと
んど散乱を受けずに移動できるため、電子の移動度が上
昇することが理論的に導き出されている。このような量
子細線を平面上に多数配列した伝導層を作り、この層の
電子数をゲート電極の作用で制御することで、従来のト
ランジスタに比べて高速性に優れた量子細線トランジス
タを作製することができる。また、この量子細線をレー
ザーの発光層に多数組み込むと、小さい注入電流でもシ
ャープなスペクトルを有し、かつ、高効率で高周波特性
に優れた半導体レーザー素子を得ることができる。
【０００４】従来、量子細線の形成方法として、次の
(１)〜(２)の文献に記載されるものが提案されている。 (１) 特開平５−２９６３２号公報 図１５(a)〜(f)は上記(１)の文献に開示された「異方性
エッチングを利用したシリコン基板上のシリコン量子細
線の製造方法」を示す工程図である。
(１)〜(２)の文献に記載されるものが提案されている。 (１) 特開平５−２９６３２号公報 図１５(a)〜(f)は上記(１)の文献に開示された「異方性
エッチングを利用したシリコン基板上のシリコン量子細
線の製造方法」を示す工程図である。
【０００５】まず、図１５(a)に示すように、シリコン
(１００)基板１１１上に、酸化シリコン膜または窒化シ
リコン膜からなるエッチングマスク１１２を形成する。
次に、図１５(b)に示すようにシリコンの面方位によっ
てエッチングレートが大きく異なる性質を有する水酸化
カリウム水溶液等のシリコン異方性エッチング液を用い
て、シリコン(１００)基板をエッチングする。(１１
０),(１００)面に比べて、(１１１)面のエッチングレー
トは約２桁遅いため、エッチング後のシリコン(１００)
基板１１１の表面には、断面三角状の凸部が形成され
る。
(１００)基板１１１上に、酸化シリコン膜または窒化シ
リコン膜からなるエッチングマスク１１２を形成する。
次に、図１５(b)に示すようにシリコンの面方位によっ
てエッチングレートが大きく異なる性質を有する水酸化
カリウム水溶液等のシリコン異方性エッチング液を用い
て、シリコン(１００)基板をエッチングする。(１１
０),(１００)面に比べて、(１１１)面のエッチングレー
トは約２桁遅いため、エッチング後のシリコン(１００)
基板１１１の表面には、断面三角状の凸部が形成され
る。
【０００６】次に、図１５(c)に示すように、エッチン
グマスク１１２(図１５(b)に示す)を除去した後、耐酸
化マスク層となる窒化シリコン膜１１３を形成後、少な
くとも断面三角状の凸部の頂が覆われるように、レジス
ト１１４をパターン形成する。
グマスク１１２(図１５(b)に示す)を除去した後、耐酸
化マスク層となる窒化シリコン膜１１３を形成後、少な
くとも断面三角状の凸部の頂が覆われるように、レジス
ト１１４をパターン形成する。
【０００７】次に、図１５(d)に示すように、レジスト
１１４をマスクとして、窒化シリコン膜１１３をエッチ
ングし、さらに、シリコン(１００)基板１１１を等方性
エッチングする。
１１４をマスクとして、窒化シリコン膜１１３をエッチ
ングし、さらに、シリコン(１００)基板１１１を等方性
エッチングする。
【０００８】次に、図１５(e)に示すように、レジスト
１１４(図１５(d)に示す)を除去後、シリコン(１００)
基板１１１を酸化して、酸化膜１１６を形成する。この
とき、窒化シリコン膜１１３が耐酸化マスクとなるた
め、断面三角状の凸部の頂近傍(図１５(e)の１１５に示
す)は酸化されない。
１１４(図１５(d)に示す)を除去後、シリコン(１００)
基板１１１を酸化して、酸化膜１１６を形成する。この
とき、窒化シリコン膜１１３が耐酸化マスクとなるた
め、断面三角状の凸部の頂近傍(図１５(e)の１１５に示
す)は酸化されない。
【０００９】最後に、図１５(f)に示すように、窒化シ
リコン膜１１３(図１５(e)に示す)を除去すれば、シリ
コン(１００)基板１１１と酸化膜１１６により絶縁分離
されたシリコン細線１１５が断面三角状の凸部頂上に形
成される。 (２) 特開平８−２８８４９９号公報 図１６(a)〜(g)は上記(２)の文献に開示された「２枚の
シリコンウエハ貼り合せとサイドウォール形成によるエ
ッチングマスクを利用した量子細線形成方法」を示す工
程図である。
リコン膜１１３(図１５(e)に示す)を除去すれば、シリ
コン(１００)基板１１１と酸化膜１１６により絶縁分離
されたシリコン細線１１５が断面三角状の凸部頂上に形
成される。 (２) 特開平８−２８８４９９号公報 図１６(a)〜(g)は上記(２)の文献に開示された「２枚の
シリコンウエハ貼り合せとサイドウォール形成によるエ
ッチングマスクを利用した量子細線形成方法」を示す工
程図である。
【００１０】まず、図１６(a)に示すように、シリコン
基板１２１上にドライエッチングによりその厚さは約１
０nmである凸部１２２を形成する。
基板１２１上にドライエッチングによりその厚さは約１
０nmである凸部１２２を形成する。
【００１１】続いて、図１６(b)に示すように、基板全
体を平坦化するため、ＳiＯx系絶縁膜１２３を形成す
る。
体を平坦化するため、ＳiＯx系絶縁膜１２３を形成す
る。
【００１２】次に、図１６(c)に示すように、図１６(b)
に示す状態から表裏を反転させ、別のシリコン基板１２
４に上記ＳiＯx系絶縁膜１２３の表面を接触させるよう
に貼り合わせる。
に示す状態から表裏を反転させ、別のシリコン基板１２
４に上記ＳiＯx系絶縁膜１２３の表面を接触させるよう
に貼り合わせる。
【００１３】次に、図１６(d)に示すように、シリコン
基板１２１(図１６(c)に示す)を上記ＳiＯx系絶縁膜１
２３が露出するまでＣＭＰ法により研磨する。このと
き、ＳiＯx系絶縁膜１２３に埋め込まれた状態で島状シ
リコン層１２５を残す。
基板１２１(図１６(c)に示す)を上記ＳiＯx系絶縁膜１
２３が露出するまでＣＭＰ法により研磨する。このと
き、ＳiＯx系絶縁膜１２３に埋め込まれた状態で島状シ
リコン層１２５を残す。
【００１４】次に、熱ＣＶＤ法により厚さ約１０nmの不
純物含有ポリシリコン層を形成後、図示されないレジス
トマスクを介して異方性エッチングすることにより、島
状シリコン１２５の中央付近に加工端面が位置するよう
にポリシリコンパターン１２６を形成する。
純物含有ポリシリコン層を形成後、図示されないレジス
トマスクを介して異方性エッチングすることにより、島
状シリコン１２５の中央付近に加工端面が位置するよう
にポリシリコンパターン１２６を形成する。
【００１５】次に、図１６(e)に示すように、熱酸化処
理により、島状シリコン１２５とポリシリコンパターン
１２６の露出領域に膜厚１〜１０nmの熱酸化膜１２７を
形成する。
理により、島状シリコン１２５とポリシリコンパターン
１２６の露出領域に膜厚１〜１０nmの熱酸化膜１２７を
形成する。
【００１６】次に、図１６(f)に示すように、エッチバ
ックにより、ポリシリコンパターン１２６の加工端面に
サイドウォール１２８を形成する。
ックにより、ポリシリコンパターン１２６の加工端面に
サイドウォール１２８を形成する。
【００１７】次に、図１６(g)に示すように、島状シリ
コン１２５(図１６(f)に示す)に対して選択比を確保で
きる条件でウエット処理を行い、ポリシリコンパターン
１２６(図１６(f)に示す)を除去し、続いてＳiＯxのサ
イドウォールｌ２８に対する選択比を確保できる条件で
島状シリコン１２５(図１６(f)に示す)をエッチング
し、量子細線１２９を形成する。
コン１２５(図１６(f)に示す)に対して選択比を確保で
きる条件でウエット処理を行い、ポリシリコンパターン
１２６(図１６(f)に示す)を除去し、続いてＳiＯxのサ
イドウォールｌ２８に対する選択比を確保できる条件で
島状シリコン１２５(図１６(f)に示す)をエッチング
し、量子細線１２９を形成する。
【００１８】
【発明が解決しようとする課題】上記の従来技術(１),
(２)には、次のような問題がある。
(２)には、次のような問題がある。
【００１９】(１)特開平５−２９６３２号公報の「異方
性エッチングを利用したシリコン基板上のシリコン量子
細線の製造方法」では、三角状のシリコン基板の頂上に
シリコン細線を形成するため、シリコン基板上の段部が
大きくなり、シリコン基板表面の平坦性が悪くなるた
め、単電子トランジスタの形成が困難である。
性エッチングを利用したシリコン基板上のシリコン量子
細線の製造方法」では、三角状のシリコン基板の頂上に
シリコン細線を形成するため、シリコン基板上の段部が
大きくなり、シリコン基板表面の平坦性が悪くなるた
め、単電子トランジスタの形成が困難である。
【００２０】(２)特開平８−２８８４９９号公報の「２
枚のシリコンウエハ貼り合せとサイドウォール形成によ
るエッチングマスクを利用した量子細線形成方法」で
は、２枚のシリコン基板が必要となり、絶縁層を介した
２枚のシリコン基板の貼り合せという特殊な基板形成技
術が必要となる。また、量子細線の高さは、レジストマ
スクを介してシリコン基板をドライエッチングするとき
の深さで決まるが、このときのドライエッチングの深さ
をナノメータサイズで制御することは非常に困難とな
る。
枚のシリコンウエハ貼り合せとサイドウォール形成によ
るエッチングマスクを利用した量子細線形成方法」で
は、２枚のシリコン基板が必要となり、絶縁層を介した
２枚のシリコン基板の貼り合せという特殊な基板形成技
術が必要となる。また、量子細線の高さは、レジストマ
スクを介してシリコン基板をドライエッチングするとき
の深さで決まるが、このときのドライエッチングの深さ
をナノメータサイズで制御することは非常に困難とな
る。
【００２１】そこで、この発明の目的は、量子細線の形
成後のシリコン表面の平坦性がよく、量子細線を用いた
単電子トランジスタを容易に形成できると共に、特殊な
基板形成技術を用いることなく、シリコン基板やＧaＡs
基板等の半導体基板１枚を用いて、完全な電子の閉じ込
め領域を有する量子細線を制御性よく形成できる量子細
線の製造方法およびその量子細線を用いた半導体素子を
提供することにある。
成後のシリコン表面の平坦性がよく、量子細線を用いた
単電子トランジスタを容易に形成できると共に、特殊な
基板形成技術を用いることなく、シリコン基板やＧaＡs
基板等の半導体基板１枚を用いて、完全な電子の閉じ込
め領域を有する量子細線を制御性よく形成できる量子細
線の製造方法およびその量子細線を用いた半導体素子を
提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の量子細線の製造方法は、半導体基板に段
部を形成する工程と、上記半導体基板の上記段部を形成
する上側部分および下側部分の上に窒化膜を形成する工
程と、上記半導体基板の上記下側部分を覆う上記窒化膜
の領域をマスクして、上記窒化膜をエッチバックし、上
記半導体基板の上記上側部分を露出させる工程と、上記
半導体基板の露出した上記上側部分を酸化することによ
り第１酸化膜を形成し、上記半導体基板に上記窒化膜の
側面に沿って線状の突起部を形成する工程と、上記半導
体基板の上記突起部上の上記第１酸化膜を一部エッチン
グして、上記突起部の先端を露出させる工程と、上記半
導体基板の上記突起部の先端の露出領域上に細線部をエ
ピタキシャル成長させる工程と、上記細線部をエピタキ
シャル成長させた後、上記窒化膜および上記第１酸化膜
を除去する工程と、上記窒化膜および上記第１酸化膜を
除去した後、上記半導体基板を酸化することにより形成
された第２酸化膜によって上記半導体基板から分離され
た量子細線を形成する工程とを有することを特徴として
いる。
め、請求項１の量子細線の製造方法は、半導体基板に段
部を形成する工程と、上記半導体基板の上記段部を形成
する上側部分および下側部分の上に窒化膜を形成する工
程と、上記半導体基板の上記下側部分を覆う上記窒化膜
の領域をマスクして、上記窒化膜をエッチバックし、上
記半導体基板の上記上側部分を露出させる工程と、上記
半導体基板の露出した上記上側部分を酸化することによ
り第１酸化膜を形成し、上記半導体基板に上記窒化膜の
側面に沿って線状の突起部を形成する工程と、上記半導
体基板の上記突起部上の上記第１酸化膜を一部エッチン
グして、上記突起部の先端を露出させる工程と、上記半
導体基板の上記突起部の先端の露出領域上に細線部をエ
ピタキシャル成長させる工程と、上記細線部をエピタキ
シャル成長させた後、上記窒化膜および上記第１酸化膜
を除去する工程と、上記窒化膜および上記第１酸化膜を
除去した後、上記半導体基板を酸化することにより形成
された第２酸化膜によって上記半導体基板から分離され
た量子細線を形成する工程とを有することを特徴として
いる。
【００２３】上記請求項１の量子細線の製造方法によれ
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。
【００２４】また、請求項２の量子細線の製造方法は、
半導体基板に段部を形成する工程と、上記半導体基板の
上記段部を形成する上側部分および下側部分の上に第１
窒化膜を形成する工程と、上記半導体基板の上記下側部
分を覆う上記第１窒化膜の領域をマスクして、上記第１
窒化膜をエッチバックし、上記半導体基板の上記上側部
分を露出させる工程と、上記半導体基板の露出した上記
上側部分上と上記第１窒化膜上に第２窒化膜を形成し、
続いてエッチバックし、上記半導体基板の上記上側部分
を露出させる工程と、上記半導体基板の露出した上記上
側部分を酸化することにより第１酸化膜を形成し、上記
半導体基板に上記第１窒化膜の側面に沿って線状の突起
部を形成する工程と、上記半導体基板の上記突起部上の
上記第１酸化膜を一部エッチングして、上記突起部の先
端を露出させる工程と、上記半導体基板の上記突起部の
先端の露出領域上に細線部をエピタキシャル成長させる
工程と、上記細線部をエピタキシャル成長させた後、上
記第１,第２窒化膜および上記第１酸化膜を除去する工
程と、上記第１,第２窒化膜および上記第１酸化膜を除
去した後、上記半導体基板を酸化することにより形成さ
れた第２酸化膜によって上記半導体基板から分離された
量子細線を形成する工程とを有することを特徴としてい
る。
半導体基板に段部を形成する工程と、上記半導体基板の
上記段部を形成する上側部分および下側部分の上に第１
窒化膜を形成する工程と、上記半導体基板の上記下側部
分を覆う上記第１窒化膜の領域をマスクして、上記第１
窒化膜をエッチバックし、上記半導体基板の上記上側部
分を露出させる工程と、上記半導体基板の露出した上記
上側部分上と上記第１窒化膜上に第２窒化膜を形成し、
続いてエッチバックし、上記半導体基板の上記上側部分
を露出させる工程と、上記半導体基板の露出した上記上
側部分を酸化することにより第１酸化膜を形成し、上記
半導体基板に上記第１窒化膜の側面に沿って線状の突起
部を形成する工程と、上記半導体基板の上記突起部上の
上記第１酸化膜を一部エッチングして、上記突起部の先
端を露出させる工程と、上記半導体基板の上記突起部の
先端の露出領域上に細線部をエピタキシャル成長させる
工程と、上記細線部をエピタキシャル成長させた後、上
記第１,第２窒化膜および上記第１酸化膜を除去する工
程と、上記第１,第２窒化膜および上記第１酸化膜を除
去した後、上記半導体基板を酸化することにより形成さ
れた第２酸化膜によって上記半導体基板から分離された
量子細線を形成する工程とを有することを特徴としてい
る。
【００２５】上記請求項２の量子細線の製造方法によれ
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。さらに、上記第１窒化膜のド
ライエッチ後に、第２窒化膜の形成とエッチバックとを
行っているので、第１窒化膜のエッチング時のフォトレ
ジストの位置制御マージンを約２倍にできる。
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。さらに、上記第１窒化膜のド
ライエッチ後に、第２窒化膜の形成とエッチバックとを
行っているので、第１窒化膜のエッチング時のフォトレ
ジストの位置制御マージンを約２倍にできる。
【００２６】また、請求項３の量子細線の製造方法は、
半導体基板に断面矩形状の溝を形成する工程と、上記溝
が形成された上記半導体基板上に窒化膜を形成する工程
と、上記窒化膜をエッチバックし、上記半導体基板の上
記溝の両側部分を露出させる工程と、上記半導体基板の
上記溝の両側部分の露出領域を酸化することにより第１
酸化膜を形成し、上記半導体基板の上記第１窒化膜の両
側面に夫々沿って線状の突起部を形成する工程と、上記
半導体基板の上記両突起部上の上記第１酸化膜を一部エ
ッチングして、上記両突起部の先端を露出させる工程
と、上記半導体基板の上記両突起部の先端の露出領域上
に細線部を夫々エピタキシャル成長させる工程と、上記
細線部をエピタキシャル成長させた後、上記窒化膜およ
び上記第１酸化膜を除去する工程と、上記窒化膜および
上記第１酸化膜を除去した後、上記半導体基板を酸化す
ることにより形成された第２酸化膜によって上記半導体
基板から分離された量子細線を形成する工程とを有する
ことを特徴としている。
半導体基板に断面矩形状の溝を形成する工程と、上記溝
が形成された上記半導体基板上に窒化膜を形成する工程
と、上記窒化膜をエッチバックし、上記半導体基板の上
記溝の両側部分を露出させる工程と、上記半導体基板の
上記溝の両側部分の露出領域を酸化することにより第１
酸化膜を形成し、上記半導体基板の上記第１窒化膜の両
側面に夫々沿って線状の突起部を形成する工程と、上記
半導体基板の上記両突起部上の上記第１酸化膜を一部エ
ッチングして、上記両突起部の先端を露出させる工程
と、上記半導体基板の上記両突起部の先端の露出領域上
に細線部を夫々エピタキシャル成長させる工程と、上記
細線部をエピタキシャル成長させた後、上記窒化膜およ
び上記第１酸化膜を除去する工程と、上記窒化膜および
上記第１酸化膜を除去した後、上記半導体基板を酸化す
ることにより形成された第２酸化膜によって上記半導体
基板から分離された量子細線を形成する工程とを有する
ことを特徴としている。
【００２７】上記請求項３の量子細線の製造方法によれ
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。さらに、上記窒化膜のエッチ
バック前の窒化膜の溝部上の領域にレジストを形成して
マスクを形成する工程を省略することができる。
ば、一般的な成膜技術,リソグラフィー技術およびエッ
チング技術を用いて、上記半導体基板に線状の突起部を
形成して、その突起部の先端に露出領域を形成できるの
で、量子細線の位置制御が可能となると共に、比較的平
坦な半導体基板上に量子細線を形成できるため、単電子
トランジスタの形成が容易である。また、特殊な微細加
工技術を用いないので、製造コストを低減できると共
に、高歩留まりで生産性の高い量産性に適した量子細線
の製造方法を実現できる。さらに、上記窒化膜のエッチ
バック前の窒化膜の溝部上の領域にレジストを形成して
マスクを形成する工程を省略することができる。
【００２８】また、請求項４の量子細線の製造方法は、
請求項１乃至３のいずれか１つの量子細線の製造方法に
おいて、上記半導体基板の上記突起部の先端の露出領域
上に細線部をエピタキシャル成長させる工程において、
上記半導体基板を反応室に導入して、上記反応室内が１
０-6Ｔorr以下の高真空になるように排気した後、上記
反応室内に原料ガスを流し、その原料ガス分圧が１０-2
Ｔorr以下の圧力下で、上記細線部を気相成長させるこ
とを特徴としている。
請求項１乃至３のいずれか１つの量子細線の製造方法に
おいて、上記半導体基板の上記突起部の先端の露出領域
上に細線部をエピタキシャル成長させる工程において、
上記半導体基板を反応室に導入して、上記反応室内が１
０-6Ｔorr以下の高真空になるように排気した後、上記
反応室内に原料ガスを流し、その原料ガス分圧が１０-2
Ｔorr以下の圧力下で、上記細線部を気相成長させるこ
とを特徴としている。
【００２９】上記請求項４の量子細線の製造方法によれ
ば、上記半導体基板を反応室内に導入後、反応室内が一
旦１０-6Ｔorr以下の高真空になるように、反応室内の
大気の成分,水分等の不純物を排気して、高清浄な雰囲
気にしてエピタキシャル成長を促すようにする。その
後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下
の圧力下にすることによって、細線部の成長する半導体
基板の突起部の先端の露出領域のみに気相成長させる。
この反応時の原料ガス分圧が１０-2Ｔorrを越えると、
絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長
ができない。したがって、一般的な高真空ＣＶＤ装置を
用いて、反応室内に真空度、原料ガスの導入量、導入時
間や基板温度等を制御することによって、所望の大きさ
の細線部を均一に再現性よく形成できる。
ば、上記半導体基板を反応室内に導入後、反応室内が一
旦１０-6Ｔorr以下の高真空になるように、反応室内の
大気の成分,水分等の不純物を排気して、高清浄な雰囲
気にしてエピタキシャル成長を促すようにする。その
後、原料ガスを流し、原料ガス分圧が１０-2Ｔorr以下
の圧力下にすることによって、細線部の成長する半導体
基板の突起部の先端の露出領域のみに気相成長させる。
この反応時の原料ガス分圧が１０-2Ｔorrを越えると、
絶縁性薄膜の全面で速やかに膜成長が始まり、選択成長
ができない。したがって、一般的な高真空ＣＶＤ装置を
用いて、反応室内に真空度、原料ガスの導入量、導入時
間や基板温度等を制御することによって、所望の大きさ
の細線部を均一に再現性よく形成できる。
【００３０】また、請求項５の量子細線の製造方法は、
請求項４の量子細線の製造方法において、上記量子細線
がシリコンからなる場合、原料ガスとしてモノシラン
(ＳiＨ 4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジ
クロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン
(ＳiＣl4)のうちのいずれか１つを用いることを特徴と
している。
請求項４の量子細線の製造方法において、上記量子細線
がシリコンからなる場合、原料ガスとしてモノシラン
(ＳiＨ 4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジ
クロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン
(ＳiＣl4)のうちのいずれか１つを用いることを特徴と
している。
【００３１】上記請求項５の量子細線の製造方法によれ
ば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリ
シラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテ
トラクロロシラン(ＳiＣl4)のうちのいずれか１つを原
料ガスとして、一般的なＣＶＤ装置を用いて反応させ
て、上記半導体基板の突起部の先端の露出領域のみにシ
リコンからなる量子細線を形成することができる。
ば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリ
シラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテ
トラクロロシラン(ＳiＣl4)のうちのいずれか１つを原
料ガスとして、一般的なＣＶＤ装置を用いて反応させ
て、上記半導体基板の突起部の先端の露出領域のみにシ
リコンからなる量子細線を形成することができる。
【００３２】また、請求項６の量子細線の製造方法は、
請求項４の量子細線の製造方法において、上記量子細線
がゲルマニウムからなる場合、原料ガスとしてモノゲル
マン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲル
マニウム(ＧeＦ4)のうちのいずれか１つを用いることを
特徴としている。
請求項４の量子細線の製造方法において、上記量子細線
がゲルマニウムからなる場合、原料ガスとしてモノゲル
マン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲル
マニウム(ＧeＦ4)のうちのいずれか１つを用いることを
特徴としている。
【００３３】上記請求項６の量子細線の製造方法によれ
ば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)ま
たは四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１
つを原料ガスとして、一般的なＣＶＤ装置を用いて反応
させて、上記半導体基板の突起部の先端の露出領域のみ
にゲルマニウムからなる量子細線を形成することができ
る。
ば、上記モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)ま
たは四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１
つを原料ガスとして、一般的なＣＶＤ装置を用いて反応
させて、上記半導体基板の突起部の先端の露出領域のみ
にゲルマニウムからなる量子細線を形成することができ
る。
【００３４】また、請求項７の量子細線の製造方法は、
請求項４の量子細線の製造方法において、上記量子細線
がシリコンゲルマニウムからなる場合、原料ガスとして
モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓ
i3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl4)またはテトラクロ
ロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モ
ノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ
化ゲルマニウム(ＧeＦ 4)のうちのいずれか１つのガスと
の混合ガスを用いることを特徴としている。
請求項４の量子細線の製造方法において、上記量子細線
がシリコンゲルマニウムからなる場合、原料ガスとして
モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓ
i3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl4)またはテトラクロ
ロシラン(ＳiＣl4)のうちのいずれか１つのガスと、モ
ノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ
化ゲルマニウム(ＧeＦ 4)のうちのいずれか１つのガスと
の混合ガスを用いることを特徴としている。
【００３５】上記請求項７の量子細線の製造方法によれ
ば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリ
シラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテ
トラクロロシラン(ＳiＣl4)のうちのいずれか１つのガ
スと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)また
は四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つ
のガスとの混合ガスを原料ガスとして用いて、一般的な
ＣＶＤ装置を用いて反応させて、上記半導体基板の突起
部の先端の露出領域のみにシリコンゲルマニウムからな
る量子細線を形成することができる。
ば、上記モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリ
シラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテ
トラクロロシラン(ＳiＣl4)のうちのいずれか１つのガ
スと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)また
は四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つ
のガスとの混合ガスを原料ガスとして用いて、一般的な
ＣＶＤ装置を用いて反応させて、上記半導体基板の突起
部の先端の露出領域のみにシリコンゲルマニウムからな
る量子細線を形成することができる。
【００３６】また、請求項８の量子細線の製造方法は、
請求項４の量子細線の製造方法において、上記量子細線
がアルミニウムからなる場合、原料に有機アルミニウム
を用いることを特徴としている。
請求項４の量子細線の製造方法において、上記量子細線
がアルミニウムからなる場合、原料に有機アルミニウム
を用いることを特徴としている。
【００３７】上記請求項８の量子細線の製造方法によれ
ば、細線がアルミニウムの時は、ジメチルアルミニウム
ハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ等の有機アルミ
ニウムを原料として、例えば有機金属ＣＶＤ装置を用い
て反応させて、上記半導体基板の突起部の先端の露出領
域のみにアルミニウムからなる量子細線を形成すること
ができる。
ば、細線がアルミニウムの時は、ジメチルアルミニウム
ハイドライド(ＤＭＡＨ：(ＣＨ3)2ＡlＨ等の有機アルミ
ニウムを原料として、例えば有機金属ＣＶＤ装置を用い
て反応させて、上記半導体基板の突起部の先端の露出領
域のみにアルミニウムからなる量子細線を形成すること
ができる。
【００３８】また、請求項９の量子細線を用いた半導体
素子は、ソース領域と、ドレイン領域と、上記ソース領
域と上記ドレイン領域との間のチャネル領域と、上記チ
ャネル領域に流れるチャネル電流を制御するゲート領域
と、上記チャネル領域と上記ゲート領域の間に位置する
浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲート領
域との間の第１絶縁膜と、上記チャネル領域と上記浮遊
ゲート領域との間の第２絶縁膜とを備え、上記浮遊ゲー
ト領域は、請求項１乃至８のいずれか１つの量子細線の
製造方法により形成された量子細線であることを特徴と
している。
素子は、ソース領域と、ドレイン領域と、上記ソース領
域と上記ドレイン領域との間のチャネル領域と、上記チ
ャネル領域に流れるチャネル電流を制御するゲート領域
と、上記チャネル領域と上記ゲート領域の間に位置する
浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲート領
域との間の第１絶縁膜と、上記チャネル領域と上記浮遊
ゲート領域との間の第２絶縁膜とを備え、上記浮遊ゲー
ト領域は、請求項１乃至８のいずれか１つの量子細線の
製造方法により形成された量子細線であることを特徴と
している。
【００３９】上記請求項９の量子細線を用いた半導体素
子によれば、上記量子細線の製造方法により形成された
半導体(または金属)からなる量子細線を上記浮遊ゲート
領域とすることによって、蓄積電荷が少なくなり、浮遊
ゲート領域に注入する電荷量を少なくでき、低消費電
力、高密度で大容量の不揮発性メモリを実現できる。ま
た、低コストで歩留まりがよくかつ生産性の高い量産に
適した不揮発性メモリを実現できる。さらに、この発明
の量子細線を用いた半導体素子は、単電子デバイスの基
本となる量子細線を有する半導体素子としてシリコン系
大規模集積回路と同一の基板に搭載できる。
子によれば、上記量子細線の製造方法により形成された
半導体(または金属)からなる量子細線を上記浮遊ゲート
領域とすることによって、蓄積電荷が少なくなり、浮遊
ゲート領域に注入する電荷量を少なくでき、低消費電
力、高密度で大容量の不揮発性メモリを実現できる。ま
た、低コストで歩留まりがよくかつ生産性の高い量産に
適した不揮発性メモリを実現できる。さらに、この発明
の量子細線を用いた半導体素子は、単電子デバイスの基
本となる量子細線を有する半導体素子としてシリコン系
大規模集積回路と同一の基板に搭載できる。
【００４０】また、請求項１０の量子細線を用いた半導
体素子は、ソース領域と、ドレイン領域と、上記ソース
領域と上記ドレイン領域との間のチャネル領域と、上記
チャネル領域に流れるチャネル電流を制御するゲート領
域と、上記チャネル領域と上記ゲート領域との間のゲー
ト絶縁膜とを備え、上記チャネル領域は、請求項１乃至
７のいずれか１つの量子細線の製造方法により形成され
た量子細線であることを特徴としている。
体素子は、ソース領域と、ドレイン領域と、上記ソース
領域と上記ドレイン領域との間のチャネル領域と、上記
チャネル領域に流れるチャネル電流を制御するゲート領
域と、上記チャネル領域と上記ゲート領域との間のゲー
ト絶縁膜とを備え、上記チャネル領域は、請求項１乃至
７のいずれか１つの量子細線の製造方法により形成され
た量子細線であることを特徴としている。
【００４１】上記請求項１０の量子細線を用いた半導体
素子によれば、上記量子細線の製造方法により形成され
た半導体(または金属)からなる量子細線を上記チャネル
領域とすることによって、チャネル領域は量子細線の長
手方向に対して直交する方向に量子化されて１次元伝導
を示すので、超高速動作が可能なトランジスタが得ら
れ、低コストで歩留まりがよくかつ生産性の高い量産に
適した超高速トランジスタを実現できる。また、この発
明の量子細線を用いた半導体素子は、量子効果デバイス
の基本となる量子細線を有する半導体素子としてシリコ
ン系大規模集積回路と同一の基板に搭載できる。
素子によれば、上記量子細線の製造方法により形成され
た半導体(または金属)からなる量子細線を上記チャネル
領域とすることによって、チャネル領域は量子細線の長
手方向に対して直交する方向に量子化されて１次元伝導
を示すので、超高速動作が可能なトランジスタが得ら
れ、低コストで歩留まりがよくかつ生産性の高い量産に
適した超高速トランジスタを実現できる。また、この発
明の量子細線を用いた半導体素子は、量子効果デバイス
の基本となる量子細線を有する半導体素子としてシリコ
ン系大規模集積回路と同一の基板に搭載できる。
【００４２】また、請求項１１の量子細線を用いた半導
体素子は、請求項１乃至７のいずれか１つの量子細線の
製造方法により形成された量子細線と、上記量子細線を
挟むように形成された絶縁膜と、上記絶縁膜を挟むよう
に形成された電極とを備え、上記電極間に電圧を印加す
ることによって上記量子細線が発光することを特徴とし
ている。
体素子は、請求項１乃至７のいずれか１つの量子細線の
製造方法により形成された量子細線と、上記量子細線を
挟むように形成された絶縁膜と、上記絶縁膜を挟むよう
に形成された電極とを備え、上記電極間に電圧を印加す
ることによって上記量子細線が発光することを特徴とし
ている。
【００４３】上記請求項１１の量子細線を用いた半導体
素子によれば、上記量子細線の製造方法により形成され
た量子細線を絶縁膜で挟み、さらに絶縁膜を電極で挟む
ことによる量子閉じ込め効果により、量子細線は直接遷
移型のバンド構造となり、電極間に電圧を印加してトン
ネル電流を流し、上記量子細線に電子を注入すると、量
子細線に電子の遷移が生じて発光する。したがって、低
コストで歩留まりがよくかつ生産性の高い量産に適した
発光素子を実現できる。また、この発明の量子細線を用
いた半導体素子を、量子効果デバイス,単電子デバイス
の基本となる量子細線を有する半導体素子としてシリコ
ン系大規模集積回路と同一の基板に搭載でき、この半導
体素子を発光素子や光電変換素子に応用することによ
り、電子回路と光通信回路とを融合することができる。
素子によれば、上記量子細線の製造方法により形成され
た量子細線を絶縁膜で挟み、さらに絶縁膜を電極で挟む
ことによる量子閉じ込め効果により、量子細線は直接遷
移型のバンド構造となり、電極間に電圧を印加してトン
ネル電流を流し、上記量子細線に電子を注入すると、量
子細線に電子の遷移が生じて発光する。したがって、低
コストで歩留まりがよくかつ生産性の高い量産に適した
発光素子を実現できる。また、この発明の量子細線を用
いた半導体素子を、量子効果デバイス,単電子デバイス
の基本となる量子細線を有する半導体素子としてシリコ
ン系大規模集積回路と同一の基板に搭載でき、この半導
体素子を発光素子や光電変換素子に応用することによ
り、電子回路と光通信回路とを融合することができる。
【００４４】また、請求項１２の量子細線を用いた半導
体素子は、請求項１乃至７のいずれか１つの量子細線の
製造方法により形成され、一方の部分がＮ型半導体で他
方の部分がＰ型半導体である量子細線を備え、上記量子
細線の上記Ｎ型半導体の部分と上記Ｐ型半導体の部分と
の間に電圧を印加することによって、上記量子細線が発
光することを特徴としている。
体素子は、請求項１乃至７のいずれか１つの量子細線の
製造方法により形成され、一方の部分がＮ型半導体で他
方の部分がＰ型半導体である量子細線を備え、上記量子
細線の上記Ｎ型半導体の部分と上記Ｐ型半導体の部分と
の間に電圧を印加することによって、上記量子細線が発
光することを特徴としている。
【００４５】上記請求項１２の量子細線を用いた半導体
素子によれば、上記量子細線の製造方法により形成され
た量子細線の一方の部分がＮ型半導体であり、上記量子
細線の他方の部分がＰ型半導体により形成された構造を
備え、量子細線は量子閉じ込め効果により直接遷移型の
バンド構造となっており、量子細線のＮ型半導体とＰ型
半導体の境界領域にはＰＮ接合が形成される。したがっ
て、上記Ｎ型半導体とＰ型半導体との間に電圧を印加す
ることによって、ＰＮ接合部分で電子と正孔の再結合が
生じて発光する。したがって、低コストで歩留まりがよ
くかつ生産性の高い量産に適した発光素子を実現でき
る。また、この発明の量子細線を用いた半導体素子を、
量子効果デバイス,単電子デバイスの基本となる量子細
線を有する半導体素子としてシリコン系大規模集積回路
と同一の基板に搭載でき、この半導体素子を発光素子や
光電変換素子に応用することにより、電子回路と光通信
回路とを融合することができる。
素子によれば、上記量子細線の製造方法により形成され
た量子細線の一方の部分がＮ型半導体であり、上記量子
細線の他方の部分がＰ型半導体により形成された構造を
備え、量子細線は量子閉じ込め効果により直接遷移型の
バンド構造となっており、量子細線のＮ型半導体とＰ型
半導体の境界領域にはＰＮ接合が形成される。したがっ
て、上記Ｎ型半導体とＰ型半導体との間に電圧を印加す
ることによって、ＰＮ接合部分で電子と正孔の再結合が
生じて発光する。したがって、低コストで歩留まりがよ
くかつ生産性の高い量産に適した発光素子を実現でき
る。また、この発明の量子細線を用いた半導体素子を、
量子効果デバイス,単電子デバイスの基本となる量子細
線を有する半導体素子としてシリコン系大規模集積回路
と同一の基板に搭載でき、この半導体素子を発光素子や
光電変換素子に応用することにより、電子回路と光通信
回路とを融合することができる。
【００４６】また、請求項１３の量子細線を用いた半導
体素子は、請求項１乃至７のうちのいずれか１つの量子
細線の製造方法により互いに所定の間隔をあけて略平行
に形成された３以上の量子細線を備え、上記３以上の量
子細線のうちの内側のいずれか１つの量子細線の半導体
の禁制帯幅をその両隣の量子細線の禁制帯幅のエネルギ
ーギャップよりも小さくして、上記両隣の量子細線の間
に電圧を印加することによって、上記両隣の量子細線の
内側の上記量子細線が発光することを特徴としている。
体素子は、請求項１乃至７のうちのいずれか１つの量子
細線の製造方法により互いに所定の間隔をあけて略平行
に形成された３以上の量子細線を備え、上記３以上の量
子細線のうちの内側のいずれか１つの量子細線の半導体
の禁制帯幅をその両隣の量子細線の禁制帯幅のエネルギ
ーギャップよりも小さくして、上記両隣の量子細線の間
に電圧を印加することによって、上記両隣の量子細線の
内側の上記量子細線が発光することを特徴としている。
【００４７】上記請求項１３の量子細線を用いた半導体
素子によれば、上記量子細線の製造方法により形成され
た３以上の量子細線のうちの内側のいずれか１つの量子
細線の半導体の禁制帯幅がその両隣の量子細線の禁制帯
幅のエネルギーギャップよりも小さく形成された構造を
備え、量子細線は量子閉じ込め効果により直接遷移型の
バンド構造となり、電子および正孔の再結合の効率が高
いダブルヘテロ構造となる。したがって、両隣の量子細
線の間に電圧を印加することによって、禁制帯幅のエネ
ルギーギャップが小さく形成された内側の量子細線で電
子と正孔の再結合が生じて発光する。したがって、低コ
ストで歩留まりがよくかつ生産性の高い量産に適した発
光素子を実現できる。また、この発明の量子細線を用い
た半導体素子を、量子効果デバイス,単電子デバイスの
基本となる量子細線を有する半導体素子としてシリコン
系大規模集積回路と同一の基板に搭載でき、この半導体
素子を発光素子や光電変換素子に応用することにより、
電子回路と光通信回路とを融合することができる。
素子によれば、上記量子細線の製造方法により形成され
た３以上の量子細線のうちの内側のいずれか１つの量子
細線の半導体の禁制帯幅がその両隣の量子細線の禁制帯
幅のエネルギーギャップよりも小さく形成された構造を
備え、量子細線は量子閉じ込め効果により直接遷移型の
バンド構造となり、電子および正孔の再結合の効率が高
いダブルヘテロ構造となる。したがって、両隣の量子細
線の間に電圧を印加することによって、禁制帯幅のエネ
ルギーギャップが小さく形成された内側の量子細線で電
子と正孔の再結合が生じて発光する。したがって、低コ
ストで歩留まりがよくかつ生産性の高い量産に適した発
光素子を実現できる。また、この発明の量子細線を用い
た半導体素子を、量子効果デバイス,単電子デバイスの
基本となる量子細線を有する半導体素子としてシリコン
系大規模集積回路と同一の基板に搭載でき、この半導体
素子を発光素子や光電変換素子に応用することにより、
電子回路と光通信回路とを融合することができる。
【００４８】
【発明の実施の形態】以下、この発明の量子細線の製造
方法およびその量子細線を用いた半導体素子を図示の実
施の形態により詳細に説明する。
方法およびその量子細線を用いた半導体素子を図示の実
施の形態により詳細に説明する。
【００４９】(第１実施形態)図１(a)〜(i)はこの発明の
第１実施形態の量子細線の製造方法を説明する工程図で
ある。
第１実施形態の量子細線の製造方法を説明する工程図で
ある。
【００５０】まず、図１(a)に示すように、シリコン基
板１上をパターニングした後にエッチングし、例えば段
差が１００nmの段部２を形成する。
板１上をパターニングした後にエッチングし、例えば段
差が１００nmの段部２を形成する。
【００５１】次に、図１(b)に示すように、ＣＶＤ法等
により、シリコン基板１上に例えば膜厚１００nmの窒化
膜３を形成する。
により、シリコン基板１上に例えば膜厚１００nmの窒化
膜３を形成する。
【００５２】次に、図１(c)に示すように、窒化膜３の
段部３aに端面が位置するようにフォトレジストパター
ン４を形成する。
段部３aに端面が位置するようにフォトレジストパター
ン４を形成する。
【００５３】次に、図１(d)に示すように、レジストパ
ターン４をマスクとして、窒化膜３を異方性エッチング
により除去する。このとき、フォトレジスト４の下の窒
化膜３の領域は、エッチングされずにそのまま残り、段
部２に接する窒化膜３はサイドウォールのような形状と
なる。このとき、図１(c)に示すように、窒化膜３の段
部３aに、端面が位置するようにフォトレジストパター
ン４を形成しているため、サイドウォールのような形状
の最もエッチングが深い窒化膜３の段部２近傍の部分は
シリコン基板１に到達しない。
ターン４をマスクとして、窒化膜３を異方性エッチング
により除去する。このとき、フォトレジスト４の下の窒
化膜３の領域は、エッチングされずにそのまま残り、段
部２に接する窒化膜３はサイドウォールのような形状と
なる。このとき、図１(c)に示すように、窒化膜３の段
部３aに、端面が位置するようにフォトレジストパター
ン４を形成しているため、サイドウォールのような形状
の最もエッチングが深い窒化膜３の段部２近傍の部分は
シリコン基板１に到達しない。
【００５４】次に、図１(e)に示すように、窒化膜３に
覆われていないシリコン基板１の段部２を形成する上側
部分および下側部分のうちの上側部分を酸化して、酸化
膜５を形成する。このとき、段部２(図１(d)に示す)の
酸化は、窒化膜３により、酸化種の拡散が抑えられるた
め、窒化膜３の側面に沿って線状の突起部６が残る。
覆われていないシリコン基板１の段部２を形成する上側
部分および下側部分のうちの上側部分を酸化して、酸化
膜５を形成する。このとき、段部２(図１(d)に示す)の
酸化は、窒化膜３により、酸化種の拡散が抑えられるた
め、窒化膜３の側面に沿って線状の突起部６が残る。
【００５５】次に、図１(f)に示すように、酸化膜５を
例えばウエットでエッチングし、上記線状の突起部６の
先端を露出させる。
例えばウエットでエッチングし、上記線状の突起部６の
先端を露出させる。
【００５６】次に、図１(g)に示すように、高真空ＣＶ
Ｄ(ケミカル・ベイパー・デポジション)装置の反応室内
に設置した後、反応室内を１０-6Ｔorr以下の真空にな
るまで排気した後、基板温度を５５０〜６００℃程度に
して、シラン(ＳiＨ4)またはジシラン(Ｓi2Ｈ6)ガスを
供給することにより、突起部６(図１(f)に示す)の先端
の露出領域上にシリコン細線部７をエピタキシャル成長
させる。このとき、後工程において、酸化によりシリコ
ン細線部７をシリコン基板１と分離させる必要があるた
め、シリコン細線部７をシリコン基板１の結合部分の幅
より大きめに成長させておく。
Ｄ(ケミカル・ベイパー・デポジション)装置の反応室内
に設置した後、反応室内を１０-6Ｔorr以下の真空にな
るまで排気した後、基板温度を５５０〜６００℃程度に
して、シラン(ＳiＨ4)またはジシラン(Ｓi2Ｈ6)ガスを
供給することにより、突起部６(図１(f)に示す)の先端
の露出領域上にシリコン細線部７をエピタキシャル成長
させる。このとき、後工程において、酸化によりシリコ
ン細線部７をシリコン基板１と分離させる必要があるた
め、シリコン細線部７をシリコン基板１の結合部分の幅
より大きめに成長させておく。
【００５７】次に、図１(h)に示すように、窒化膜３お
よび酸化膜５をフッ酸およびリン酸等のウエットエッチ
ングにより除去する。
よび酸化膜５をフッ酸およびリン酸等のウエットエッチ
ングにより除去する。
【００５８】最後に、図１(ｊ)に示すように、酸化を行
って、シリコン細線部７(図１(h)に示す)とシリコン基
板１の間に酸化膜５Aを形成することにより、シリコン
基板１と分離したシリコン量子細線７aを形成する。
って、シリコン細線部７(図１(h)に示す)とシリコン基
板１の間に酸化膜５Aを形成することにより、シリコン
基板１と分離したシリコン量子細線７aを形成する。
【００５９】このように、一般的な成膜技術,リソグラ
フィー技術およびエッチング技術を用いて、上記半導体
基板１に線状の突起部６を形成して、その突起部６の先
端に露出領域を形成できるので、シリコン量子細線７a
の位置制御が可能となると共に、比較的平坦な半導体基
板上に量子細線を形成することができる。また、特殊な
微細加工技術を用いないので、製造コストを低減できる
と共に、高歩留まりで生産性の高い量産性に適した量子
細線の製造方法を実現することができる。
フィー技術およびエッチング技術を用いて、上記半導体
基板１に線状の突起部６を形成して、その突起部６の先
端に露出領域を形成できるので、シリコン量子細線７a
の位置制御が可能となると共に、比較的平坦な半導体基
板上に量子細線を形成することができる。また、特殊な
微細加工技術を用いないので、製造コストを低減できる
と共に、高歩留まりで生産性の高い量産性に適した量子
細線の製造方法を実現することができる。
【００６０】(第２実施形態)図２(b)〜(e)はこの発明の
第２実施形態の量子細線の製造方法を説明する工程図で
ある。
第２実施形態の量子細線の製造方法を説明する工程図で
ある。
【００６１】まず、第１実施形態の図１(c)において、
第１窒化膜３をパターニングするためのフォトレジスト
４の形成では、その端面が第１窒化膜３の段部３aに位
置する必要がある。すなわち、図２(a)において、フォ
トレジスト４の端面は第１窒化膜３の段部３aの位置制
御マージン内８に入っている必要がある。もちろん、第
１実施形態において、従来のＬＳＩの技術におけるフォ
トレジストパターン端面の位置合わせの精度を使って、
第１窒化膜３の段部３aにフォトレジストパターンの端
面を位置することができるように、第１窒化膜３の膜厚
を厚くしている。
第１窒化膜３をパターニングするためのフォトレジスト
４の形成では、その端面が第１窒化膜３の段部３aに位
置する必要がある。すなわち、図２(a)において、フォ
トレジスト４の端面は第１窒化膜３の段部３aの位置制
御マージン内８に入っている必要がある。もちろん、第
１実施形態において、従来のＬＳＩの技術におけるフォ
トレジストパターン端面の位置合わせの精度を使って、
第１窒化膜３の段部３aにフォトレジストパターンの端
面を位置することができるように、第１窒化膜３の膜厚
を厚くしている。
【００６２】この発明の第２実施形態では、第１窒化膜
パターニングのためのフォトレジスト４の端面の位置制
御マージンの幅を第１実施形態のときの約２倍にするも
のである。
パターニングのためのフォトレジスト４の端面の位置制
御マージンの幅を第１実施形態のときの約２倍にするも
のである。
【００６３】まず、はじめは、第１実施形態の図１(a)
〜(b)と同様である。
〜(b)と同様である。
【００６４】次に、図１(b)に続いて、図２(b)に示すよ
うに、フォトレジストパターン４の端面が位置制御マー
ジン８(図２(a)に示す)より、さらに右側に形成された
場合、第１窒化膜３のパターニングのためのフォトレジ
スト４をマスクとして、第１窒化膜３をドライエッチす
ると、シリコン基板１の露出部９が形成される。このま
ま、第１実施形態にしたがって工程を進めれば、シリコ
ン基板１の露出部９にもシリコンがエピタキシャル成長
することになるので次の工程で埋め込む。
うに、フォトレジストパターン４の端面が位置制御マー
ジン８(図２(a)に示す)より、さらに右側に形成された
場合、第１窒化膜３のパターニングのためのフォトレジ
スト４をマスクとして、第１窒化膜３をドライエッチす
ると、シリコン基板１の露出部９が形成される。このま
ま、第１実施形態にしたがって工程を進めれば、シリコ
ン基板１の露出部９にもシリコンがエピタキシャル成長
することになるので次の工程で埋め込む。
【００６５】すなわち、図２(c)に示すように、フォト
レジスト４(図２(b)に示す)を除去後、シリコン基板1上
に例えば膜厚１００nmの第２窒化膜１０を形成する。こ
のとき、シリコン基板１の露出部９(図２(b)に示す)の
幅に応じて、第２窒化膜１０の膜厚を適当に変えること
で、第２窒化膜１０の形成後の表面の凹凸を小さくする
ことができる。
レジスト４(図２(b)に示す)を除去後、シリコン基板1上
に例えば膜厚１００nmの第２窒化膜１０を形成する。こ
のとき、シリコン基板１の露出部９(図２(b)に示す)の
幅に応じて、第２窒化膜１０の膜厚を適当に変えること
で、第２窒化膜１０の形成後の表面の凹凸を小さくする
ことができる。
【００６６】続いて、図２(d)に示すように、シリコン
基板１の段差２を形成する上側部分および下側部分のう
ちの上側部分が露出するように、第２窒化膜のエッチバ
ックを行う。
基板１の段差２を形成する上側部分および下側部分のう
ちの上側部分が露出するように、第２窒化膜のエッチバ
ックを行う。
【００６７】続いて、第２図(e)に示すように、第２窒
化膜１０に覆われていないシリコン基板１の上側部分を
酸化して、酸化膜５を形成する。このとき、第１実施形
態と同様に、シリコン基板１の上側部分の酸化は、第１
窒化膜３により、酸化種の拡散が抑えられるため、第１
窒化膜３の側面に沿って線状の突起部６が残る。
化膜１０に覆われていないシリコン基板１の上側部分を
酸化して、酸化膜５を形成する。このとき、第１実施形
態と同様に、シリコン基板１の上側部分の酸化は、第１
窒化膜３により、酸化種の拡散が抑えられるため、第１
窒化膜３の側面に沿って線状の突起部６が残る。
【００６８】これ以降の工程は図１(f)〜(i)と同様に行
うことにより、シリコン量子細線を形成することができ
る。
うことにより、シリコン量子細線を形成することができ
る。
【００６９】このように、上記第２実施形態は、第１実
施形態と同様の効果を有すると共に、第１実施形態に比
べて、フォトレジスト４の端面の位置制御マージンを約
２倍にできる。
施形態と同様の効果を有すると共に、第１実施形態に比
べて、フォトレジスト４の端面の位置制御マージンを約
２倍にできる。
【００７０】(第３実施形態)図３(a)〜(h)はこの発明の
第３実施形態の量子細線の製造方法を説明する工程図で
ある。
第３実施形態の量子細線の製造方法を説明する工程図で
ある。
【００７１】まず、第１および第２実施形態では、いず
れも第１窒化膜をパターニングするために、シリコン基
板の段部からある決められた範囲内の位置にフォトレジ
ストを形成する必要があった。
れも第１窒化膜をパターニングするために、シリコン基
板の段部からある決められた範囲内の位置にフォトレジ
ストを形成する必要があった。
【００７２】この発明の第３実施形態では、第１窒化膜
のパターニングためのフォトレジスト形成工程を必要と
しないため、工程を簡略化することができるものであ
る。
のパターニングためのフォトレジスト形成工程を必要と
しないため、工程を簡略化することができるものであ
る。
【００７３】まず、はじめは、第３図(a)に示すよう
に、シリコン基板１１上にパターニングし、シリコンエ
ッチングすることにより、断面矩形状の溝１２を形成す
る。
に、シリコン基板１１上にパターニングし、シリコンエ
ッチングすることにより、断面矩形状の溝１２を形成す
る。
【００７４】次に、図３(b)に示すように、シリコン基
板１１上に窒化膜１３を形成する。このとき、溝１２両
側の段部１８,１８によって生ずる窒化膜１３の段部が
解消される程度に、窒化膜１３の膜厚を厚くする。例え
ば、シリコン基板１１に形成される溝１２の幅を０.２
μmとすると、窒化膜１３の膜厚はその約３／４倍以
上、すなわち０.１５μm以上とする。
板１１上に窒化膜１３を形成する。このとき、溝１２両
側の段部１８,１８によって生ずる窒化膜１３の段部が
解消される程度に、窒化膜１３の膜厚を厚くする。例え
ば、シリコン基板１１に形成される溝１２の幅を０.２
μmとすると、窒化膜１３の膜厚はその約３／４倍以
上、すなわち０.１５μm以上とする。
【００７５】続いて、図３(c)に示すように、窒化膜１
３をエッチバックし、シリコン基板１１の溝１２の両側
部分を露出させる。
３をエッチバックし、シリコン基板１１の溝１２の両側
部分を露出させる。
【００７６】次に、図３(d)に示すように、シリコン基
板１１の溝１２の両側部分を酸化することにより酸化膜
１５を形成する。このとき、第１実施形態と同様に、シ
リコン基板１１の溝１２(図３(a)に示す)の底部の酸化
は、窒化膜１３により、酸化種の拡散が抑えられるた
め、その溝１２の底部の両側近傍に線状の突起部１６,
１６が残る。
板１１の溝１２の両側部分を酸化することにより酸化膜
１５を形成する。このとき、第１実施形態と同様に、シ
リコン基板１１の溝１２(図３(a)に示す)の底部の酸化
は、窒化膜１３により、酸化種の拡散が抑えられるた
め、その溝１２の底部の両側近傍に線状の突起部１６,
１６が残る。
【００７７】次に、図３(e)に示すように、第１酸化膜
１５を例えばウエットでエッチングし、先程の突起部１
６,１６の先端の一部のみを露出させる。
１５を例えばウエットでエッチングし、先程の突起部１
６,１６の先端の一部のみを露出させる。
【００７８】次に、図３(f)に示すように、高真空ＣＶ
Ｄ(ケミカル・ベイパー・デポジション)装置の反応室内
に設置した後、反応室内を１０-6Ｔorr以下の真空にな
るまで排気した後、基板温度を５５０〜６００℃程度に
して、シラン(ＳiＨ4)またはジシラン(Ｓi2Ｈ6)ガスを
供給することにより、突起部１６,１６(図３(e)に示す)
の先端の露出領域上にシリコン細線部１７をエピタキシ
ャル成長させる。このとき、後工程において、酸化によ
りシリコン細線部１７をシリコン基板１１と分離させる
必要があるため、シリコン細線部１７をシリコン基板１
１の結合部分の幅より大きめに成長させておく。
Ｄ(ケミカル・ベイパー・デポジション)装置の反応室内
に設置した後、反応室内を１０-6Ｔorr以下の真空にな
るまで排気した後、基板温度を５５０〜６００℃程度に
して、シラン(ＳiＨ4)またはジシラン(Ｓi2Ｈ6)ガスを
供給することにより、突起部１６,１６(図３(e)に示す)
の先端の露出領域上にシリコン細線部１７をエピタキシ
ャル成長させる。このとき、後工程において、酸化によ
りシリコン細線部１７をシリコン基板１１と分離させる
必要があるため、シリコン細線部１７をシリコン基板１
１の結合部分の幅より大きめに成長させておく。
【００７９】次に、図３(g)に示すように、窒化膜１３
(図３(f)に示す)および第１酸化膜１５(図３(f)に示す)
をフッ酸およびリン酸等のウエットエッチングにより除
去する。
(図３(f)に示す)および第１酸化膜１５(図３(f)に示す)
をフッ酸およびリン酸等のウエットエッチングにより除
去する。
【００８０】最後に、図３(h)に示すように、酸化を行
い、シリコン細線部１７(図３(g)に示す)とシリコン基
板１１との間に酸化膜１５Aを形成することにより、シ
リコン基板１１と分離したシリコン量子細線１７aを形
成する。
い、シリコン細線部１７(図３(g)に示す)とシリコン基
板１１との間に酸化膜１５Aを形成することにより、シ
リコン基板１１と分離したシリコン量子細線１７aを形
成する。
【００８１】このように、上記第３実施形態は、第１実
施形態と同様の効果を有すると共に、上記窒化膜１３の
エッチバック前の窒化膜１３の溝１２上の領域にレジス
トを形成してマスクを形成する工程を省略することがで
きる。
施形態と同様の効果を有すると共に、上記窒化膜１３の
エッチバック前の窒化膜１３の溝１２上の領域にレジス
トを形成してマスクを形成する工程を省略することがで
きる。
【００８２】(第４実施形態)図４はこの発明の第４実施
形態の量子細線を用いた半導体素子としての不揮発性メ
モリ(フラッシュ、ＥＥＰＲＯＭ等)の平面図であり、図
５は図４のＶ−Ｖ線から見た断面図である。
形態の量子細線を用いた半導体素子としての不揮発性メ
モリ(フラッシュ、ＥＥＰＲＯＭ等)の平面図であり、図
５は図４のＶ−Ｖ線から見た断面図である。
【００８３】図４,図５に示すように、シリコン基板２
１に素子分離領域２２で囲まれた長方形状の領域を形成
し、上記領域の略中央にその領域の長手方向に対して略
直角方向に沿って、上記第１〜第３実施形態のいずれか
の量子細線の製造方法を用いて、トンネル酸化膜２３上
に浮遊ゲート領域としてナノメータサイズの量子細線２
４を形成する。
１に素子分離領域２２で囲まれた長方形状の領域を形成
し、上記領域の略中央にその領域の長手方向に対して略
直角方向に沿って、上記第１〜第３実施形態のいずれか
の量子細線の製造方法を用いて、トンネル酸化膜２３上
に浮遊ゲート領域としてナノメータサイズの量子細線２
４を形成する。
【００８４】その後、さらにトンネル酸化膜２３上およ
び量子細線２４上に膜厚１０nmのコントロールゲート絶
縁膜２５をＣＶＤ法により形成する。次に、上記コント
ロールゲート絶縁膜２５上にゲート電極２６を形成した
後、ゲート電極２６をマスクとして、不純物をイオン注
入して、ソース領域２７およびドレイン領域２８を形成
し、ソース領域２７とドレイン領域２８の間にチャネル
領域２９が形成される。こうして、上記チャネル領域２
９とゲート電極２６の間の浮遊ゲート領域に量子細線２
４を用いた不揮発性メモリを構成している。
び量子細線２４上に膜厚１０nmのコントロールゲート絶
縁膜２５をＣＶＤ法により形成する。次に、上記コント
ロールゲート絶縁膜２５上にゲート電極２６を形成した
後、ゲート電極２６をマスクとして、不純物をイオン注
入して、ソース領域２７およびドレイン領域２８を形成
し、ソース領域２７とドレイン領域２８の間にチャネル
領域２９が形成される。こうして、上記チャネル領域２
９とゲート電極２６の間の浮遊ゲート領域に量子細線２
４を用いた不揮発性メモリを構成している。
【００８５】図６は、図４のIV−IV線から見た断面図で
あり、図４に示すソース領域２７、ドレイン領域２８に
対して略直角に交差するように、量子細線２４を配置し
ている。こうして、上記チャネル領域２９とゲート電極
２６との間に、第１絶縁膜としてのコントロールゲート
絶縁膜２５と第２絶縁膜としてのトンネル酸化膜２３と
により挟まれた浮遊ゲート領域(２４)を形成している。
あり、図４に示すソース領域２７、ドレイン領域２８に
対して略直角に交差するように、量子細線２４を配置し
ている。こうして、上記チャネル領域２９とゲート電極
２６との間に、第１絶縁膜としてのコントロールゲート
絶縁膜２５と第２絶縁膜としてのトンネル酸化膜２３と
により挟まれた浮遊ゲート領域(２４)を形成している。
【００８６】したがって、上記量子細線２４を浮遊ゲー
ト領域に用いることによって、浮遊ゲート領域の蓄積電
荷を減らすことができるので、消費電力が極めて少な
い、超高密度で大容量の不揮発性メモリを実現すること
ができる。
ト領域に用いることによって、浮遊ゲート領域の蓄積電
荷を減らすことができるので、消費電力が極めて少な
い、超高密度で大容量の不揮発性メモリを実現すること
ができる。
【００８７】なお、上記量子細線２４は、シリコンに限
らず、他の半導体材料や金属材料でもよい。したがっ
て、上記量子細線２４を不揮発性メモリの浮遊ゲート領
域に用いることにより、低コストで歩留まりがよくかつ
生産性の高い量産に適した不揮発性メモリ等を実現する
ことができる。
らず、他の半導体材料や金属材料でもよい。したがっ
て、上記量子細線２４を不揮発性メモリの浮遊ゲート領
域に用いることにより、低コストで歩留まりがよくかつ
生産性の高い量産に適した不揮発性メモリ等を実現する
ことができる。
【００８８】(第５実施形態)図７はこの発明の第５実施
形態の量子細線を用いた半導体素子としてのＭＯＳ(メ
タル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果ト
ランジスタ)の平面図を示し、図８は図７のVIII−VIII
線から見た断面図を示し、図９は図７のIX−IX線から見
た断面図を示している。
形態の量子細線を用いた半導体素子としてのＭＯＳ(メ
タル・オキサイド・セミコンダクタ)ＦＥＴ(電界効果ト
ランジスタ)の平面図を示し、図８は図７のVIII−VIII
線から見た断面図を示し、図９は図７のIX−IX線から見
た断面図を示している。
【００８９】図７,図８および図９に示すように、シリ
コン基板３１上に第１〜第３実施形態のいずれかを用い
て、絶縁層３２を介して量子細線３３を形成する。その
後、上記絶縁層３２上および量子細線３３上に膜厚３０
nmのゲート絶縁膜３４をＣＶＤ法により形成する。そし
て、上記ゲート絶縁膜３４上にゲート電極３５を形成し
た後、そのゲート電極３５をマスクにして不純物イオン
を注入して、量子細線３３にソース領域３６とドレイン
領域３７とを形成し、量子細線３３のソース領域３６と
ドレイン領域３７との間がチャネル領域３８となる。そ
うして、上記量子細線３３の幅を１０nm以下にすること
によって、チャネル領域３８は、量子細線３３の長手方
向に対して直行する方向に量子化されて１次元伝導を示
すようになり、高速のＭＯＳＦＥＴが得られる。
コン基板３１上に第１〜第３実施形態のいずれかを用い
て、絶縁層３２を介して量子細線３３を形成する。その
後、上記絶縁層３２上および量子細線３３上に膜厚３０
nmのゲート絶縁膜３４をＣＶＤ法により形成する。そし
て、上記ゲート絶縁膜３４上にゲート電極３５を形成し
た後、そのゲート電極３５をマスクにして不純物イオン
を注入して、量子細線３３にソース領域３６とドレイン
領域３７とを形成し、量子細線３３のソース領域３６と
ドレイン領域３７との間がチャネル領域３８となる。そ
うして、上記量子細線３３の幅を１０nm以下にすること
によって、チャネル領域３８は、量子細線３３の長手方
向に対して直行する方向に量子化されて１次元伝導を示
すようになり、高速のＭＯＳＦＥＴが得られる。
【００９０】したがって、上記量子細線３３の一部をチ
ャネル領域３８に用いることにより、低コストで歩留ま
りがよくかつ生産性の高い量産に適した超高速トランジ
スタ等を実現することができる。
ャネル領域３８に用いることにより、低コストで歩留ま
りがよくかつ生産性の高い量産に適した超高速トランジ
スタ等を実現することができる。
【００９１】(第６実施形態)図１０はこの発明の第６実
施形態の量子細線を用いた半導体素子としての発光素子
の断面図を示している。
施形態の量子細線を用いた半導体素子としての発光素子
の断面図を示している。
【００９２】図１０に示すように、シリコン基板４１上
に、上記第１〜第３実施形態のいずれかを用いて、絶縁
層４２上に所定の間隔をあけて略平行に直径１０nm以下
の複数の量子細線４３を形成する。そして、絶縁層４２
上および量子細線４３上に膜厚３０nmのゲート絶縁膜４
４をＣＶＤ法により形成し、さらにゲート絶縁膜４４上
に透明なゲート電極(ＩＴＯ)４５を形成する。このと
き、上記量子細線４３は量子閉じ込め効果により直接遷
移型のバンド構造となっており、複数の量子細線４３の
うちの内側のいずれか１つの量子細線４３の半導体の禁
制帯幅がその両隣の量子細線の禁制帯幅のエネルギーギ
ャップよりも小さく形成された構造とすることにより電
子および正孔の再結合の効率が高いダブルヘテロ構造と
なる。そして、上記ゲート電極４５とシリコン基板４１
との間に電圧を印加することによって、絶縁膜４２とゲ
ート絶縁膜４４との間にトンネル電流が流れ、そのトン
ネル電流により量子細線４３に電子が注入されて、量子
細線４３に電子の遷移が生じて発光する。
に、上記第１〜第３実施形態のいずれかを用いて、絶縁
層４２上に所定の間隔をあけて略平行に直径１０nm以下
の複数の量子細線４３を形成する。そして、絶縁層４２
上および量子細線４３上に膜厚３０nmのゲート絶縁膜４
４をＣＶＤ法により形成し、さらにゲート絶縁膜４４上
に透明なゲート電極(ＩＴＯ)４５を形成する。このと
き、上記量子細線４３は量子閉じ込め効果により直接遷
移型のバンド構造となっており、複数の量子細線４３の
うちの内側のいずれか１つの量子細線４３の半導体の禁
制帯幅がその両隣の量子細線の禁制帯幅のエネルギーギ
ャップよりも小さく形成された構造とすることにより電
子および正孔の再結合の効率が高いダブルヘテロ構造と
なる。そして、上記ゲート電極４５とシリコン基板４１
との間に電圧を印加することによって、絶縁膜４２とゲ
ート絶縁膜４４との間にトンネル電流が流れ、そのトン
ネル電流により量子細線４３に電子が注入されて、量子
細線４３に電子の遷移が生じて発光する。
【００９３】上記シリコンからなる量子細線４３を用い
て、低コストで歩留まりがよくかつ生産性の高い量産に
適した発光素子を実現することができる。なお、上記量
子細線４３の数は３以上であればよい。
て、低コストで歩留まりがよくかつ生産性の高い量産に
適した発光素子を実現することができる。なお、上記量
子細線４３の数は３以上であればよい。
【００９４】(第７実施形態)図１１はこの発明の第７実
施形態の量子細緑を用いた半導体素子としての発光素子
の断面図を示している。図１１に示すように、シリコン
基板５１上に、上記第１〜第３実施形態のいずれかを用
いて、絶縁層５２上に直径１０nm以下の複数の量子細線
５３を形成する。そして、絶縁膜５４をＣＶＤ法により
形成する。さらに、図示されていないフォトレジストマ
スクを用いて、量子細線５３の一部にＮ型の不純物をイ
オン注入し、Ｎ型不純物領域５５を形成する。同様に、
量子細線５３のＮ型不純物領域以外の領域にＰ型の不純
物イオンを注入し、Ｐ型不純物領域５６を形成する。量
子細線５３は量子閉じ込め効果により直接遷移型のバン
ド構造となっており、量子細線５３のＮ型不純物領域５
５とＰ型不純物領域５６の境界領域にはＰＮ接合が形成
される。したがって、図１２に示すようなＰＮ接合のバ
ンド構造が形成される。図１２において、６１は導電
帯、６２は価電子帯、６３は電子、６４は正孔である。
そして、Ｎ型不純物領域５５(図１１に示す)とＰ型不純
物領域５６(図１１に示す)との間に電圧を印加すること
によって、ＰＮ接合部分で電子と正孔の再結合６５が生
じて発光(図１２の６６)する。上記シリコンからなる量
子細線５３を用いて、低コストで歩留まりがよくかつ生
産性の高い量産に適した発光素子を実現することができ
る。
施形態の量子細緑を用いた半導体素子としての発光素子
の断面図を示している。図１１に示すように、シリコン
基板５１上に、上記第１〜第３実施形態のいずれかを用
いて、絶縁層５２上に直径１０nm以下の複数の量子細線
５３を形成する。そして、絶縁膜５４をＣＶＤ法により
形成する。さらに、図示されていないフォトレジストマ
スクを用いて、量子細線５３の一部にＮ型の不純物をイ
オン注入し、Ｎ型不純物領域５５を形成する。同様に、
量子細線５３のＮ型不純物領域以外の領域にＰ型の不純
物イオンを注入し、Ｐ型不純物領域５６を形成する。量
子細線５３は量子閉じ込め効果により直接遷移型のバン
ド構造となっており、量子細線５３のＮ型不純物領域５
５とＰ型不純物領域５６の境界領域にはＰＮ接合が形成
される。したがって、図１２に示すようなＰＮ接合のバ
ンド構造が形成される。図１２において、６１は導電
帯、６２は価電子帯、６３は電子、６４は正孔である。
そして、Ｎ型不純物領域５５(図１１に示す)とＰ型不純
物領域５６(図１１に示す)との間に電圧を印加すること
によって、ＰＮ接合部分で電子と正孔の再結合６５が生
じて発光(図１２の６６)する。上記シリコンからなる量
子細線５３を用いて、低コストで歩留まりがよくかつ生
産性の高い量産に適した発光素子を実現することができ
る。
【００９５】(第８実施形態)図１３(a)〜(e)はこの発明
の第８実施形態の量子細線を用いた半導体素子としての
発光素子の平面工程図を示している。
の第８実施形態の量子細線を用いた半導体素子としての
発光素子の平面工程図を示している。
【００９６】はじめに、図１３(a)に示すように、シリ
コン基板７１上に、上記第１〜第３実施形態のいずれの
量子細線の製造方法を用いて、シリコン基板７１に露出
領域７２を形成する。なお、シリコン基板７１の露出領
域７２以外のシリコン基板７１の表面は絶縁層(図示せ
ず)で覆われている。次に、シリコン基板７１の露出領
域７２の一部を、上記絶縁層と異なる材料の第１絶縁層
７３で覆う。
コン基板７１上に、上記第１〜第３実施形態のいずれの
量子細線の製造方法を用いて、シリコン基板７１に露出
領域７２を形成する。なお、シリコン基板７１の露出領
域７２以外のシリコン基板７１の表面は絶縁層(図示せ
ず)で覆われている。次に、シリコン基板７１の露出領
域７２の一部を、上記絶縁層と異なる材料の第１絶縁層
７３で覆う。
【００９７】次に、図１３(b)に示すように、上記第１
〜第３実施形態のいずれかの量子細線の製造方法を用い
て、第１絶縁層７３で覆われていないシリコン基板７１
の露出領域７２(図１３(a)に示す)にシリコン細線部７
４を成長させる。
〜第３実施形態のいずれかの量子細線の製造方法を用い
て、第１絶縁層７３で覆われていないシリコン基板７１
の露出領域７２(図１３(a)に示す)にシリコン細線部７
４を成長させる。
【００９８】次に、図１３(c)に示すように、第１絶縁
層７３(図１３(a)に示す)を除去した後、第１絶縁層７
３で覆われていたシリコン基板７１の露出領域７２aを
再び露出させ、シリコン細線部７４を覆うように第１絶
縁層７３と同じ材料の第２絶縁層７５を形成する。
層７３(図１３(a)に示す)を除去した後、第１絶縁層７
３で覆われていたシリコン基板７１の露出領域７２aを
再び露出させ、シリコン細線部７４を覆うように第１絶
縁層７３と同じ材料の第２絶縁層７５を形成する。
【００９９】次に、図１３(d)に示すように、上記第１
〜第３実施形態のいずれかの量子細線の製造方法によ
り、原料ガスにモノシラン(ＳiＨ4),モノゲルマン(Ｇe
Ｈ4)を用いて第２絶縁層７５で覆われていないシリコン
基板７１の露出領域７２a(図１３(c)に示す)にＳiＧe細
線部７６を成長させる。
〜第３実施形態のいずれかの量子細線の製造方法によ
り、原料ガスにモノシラン(ＳiＨ4),モノゲルマン(Ｇe
Ｈ4)を用いて第２絶縁層７５で覆われていないシリコン
基板７１の露出領域７２a(図１３(c)に示す)にＳiＧe細
線部７６を成長させる。
【０１００】次に、図１３(e)に示すように、第２絶縁
層７５(図１３(d)に示す)を除去した後、ＳiＧe細線部
７６と、ＳiＧe細線部７６の左隣のシリコン細線部７４
と、ＳiＧe細線部７６の右隣のシリコン細線７４とにそ
れぞれ適当なイオン注入を行う。
層７５(図１３(d)に示す)を除去した後、ＳiＧe細線部
７６と、ＳiＧe細線部７６の左隣のシリコン細線部７４
と、ＳiＧe細線部７６の右隣のシリコン細線７４とにそ
れぞれ適当なイオン注入を行う。
【０１０１】図１４には、上記発光素子のバンド構造を
示している。図１４において、８１は導電帯、８２は価
電子帯である。ＳiＧeはシリコンに比べてバンドギャッ
プが小さいため、ダブルヘテロ構造となり、電子８３と
正孔８４がＳiＧe細線部７６(図１３(e)に示す)に集中
するため、効率よく電子と正孔の再結合８５が生じ、発
光(図１４の８６)する。
示している。図１４において、８１は導電帯、８２は価
電子帯である。ＳiＧeはシリコンに比べてバンドギャッ
プが小さいため、ダブルヘテロ構造となり、電子８３と
正孔８４がＳiＧe細線部７６(図１３(e)に示す)に集中
するため、効率よく電子と正孔の再結合８５が生じ、発
光(図１４の８６)する。
【０１０２】このように、上記シリコンからなる量子細
線部７４およびＳiＧeからなる量子細線部７６を用い
て、低コストで歩留まりがよくかつ生産性の高い量産に
適した発光素子を実現することができる。
線部７４およびＳiＧeからなる量子細線部７６を用い
て、低コストで歩留まりがよくかつ生産性の高い量産に
適した発光素子を実現することができる。
【０１０３】上記第１〜第８実施形態では、半導体基板
にシリコン基板を用いたが、半導体基板はこれに限ら
ず、シリコン以外の半導体基板でもよい。
にシリコン基板を用いたが、半導体基板はこれに限ら
ず、シリコン以外の半導体基板でもよい。
【０１０４】また、上記第１〜第８実施形態では、量子
細線の材料が半導体のシリコンＳiの場合に原料ガスと
してジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(Ｓi
Ｈ4),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれ
か１つを用いてもよい。
細線の材料が半導体のシリコンＳiの場合に原料ガスと
してジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(Ｓi
Ｈ4),トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃ
l2)またはテトラクロロシラン(ＳiＣl4)のうちのいずれ
か１つを用いてもよい。
【０１０５】また、上記量子細線の材料がゲルマニウム
Ｇeの場合は、原料ガスとしてモノゲルマン(ＧeＨ4),ジ
ゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(Ｇe
Ｆ4)のうちのいずれか１つを用いてもよい。
Ｇeの場合は、原料ガスとしてモノゲルマン(ＧeＨ4),ジ
ゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(Ｇe
Ｆ4)のうちのいずれか１つを用いてもよい。
【０１０６】また、上記量子細線の材料がシリコンゲル
マニウムＳiＧeの場合は、モノシラン(ＳiＨ4),ジシラ
ン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(Ｓi
Ｈ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちの
いずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲル
マン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)の
うちのいずれか１つのガスとの混合ガスを原料ガスとし
て用いてもよい。
マニウムＳiＧeの場合は、モノシラン(ＳiＨ4),ジシラ
ン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロロシラン(Ｓi
Ｈ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちの
いずれか１つのガスと、モノゲルマン(ＧeＨ4),ジゲル
マン(Ｇe2Ｈ6)または四フッ化ゲルマニウム(ＧeＦ4)の
うちのいずれか１つのガスとの混合ガスを原料ガスとし
て用いてもよい。
【０１０７】上記第1〜第４および第６実施形態では、
上記量子細線の材料が金属のアルミニウムＡlの場合
は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(Ｃ
Ｈ3)2ＡlＨ等の有機アルミニウムを用いてもよい。
上記量子細線の材料が金属のアルミニウムＡlの場合
は、ジメチルアルミニウムハイドライド(ＤＭＡＨ：(Ｃ
Ｈ3)2ＡlＨ等の有機アルミニウムを用いてもよい。
【０１０８】なお、量子細線の材料は、半導体のシリコ
ンＳi,ゲルマニウムＧe,シリコンゲルマニウムＳiＧeお
よび金属のアルミニウムＡlに限定するものでははい。
ンＳi,ゲルマニウムＧe,シリコンゲルマニウムＳiＧeお
よび金属のアルミニウムＡlに限定するものでははい。
【０１０９】また、この発明の量子細線の製造方法は、
特殊な微細加工装置を用いることなく、導電性の材料の
超微細な細線を形成できることから、高密度のＬＳＩの
配線に用いることもできる。
特殊な微細加工装置を用いることなく、導電性の材料の
超微細な細線を形成できることから、高密度のＬＳＩの
配線に用いることもできる。
【０１１０】また、この発明の量子細線の製造方法によ
り製造される量子効果デバイス,単電子デバイスの基本
となる量子細線を有する半導体素子は、シリコン系大規
模集積回路と同一の基板に搭載でき、この半導体素子を
発光素子や光電変換素子に応用することにより、電子回
路と光通信回路とを融合することができる。
り製造される量子効果デバイス,単電子デバイスの基本
となる量子細線を有する半導体素子は、シリコン系大規
模集積回路と同一の基板に搭載でき、この半導体素子を
発光素子や光電変換素子に応用することにより、電子回
路と光通信回路とを融合することができる。
【０１１１】
【発明の効果】以上より明らかなように、請求項１の発
明の量子細線の製造方法は、ＳＯＩ(Silicon on Insula
tor)の場合にのみ限定されず、従来から使用されている
シリコン基板に適用することができる。したがって、低
コストで、シリコン基板を用いて量子細線を形成するこ
とができる。また、シリコン細線の成長後に、酸化を行
ってシリコン細線と基板シリコンを分離しているため、
量子細線の底面側が半導体基板と接しておらず、完全な
電子の閉じ込め領域となっている。また、１枚のシリコ
ン基板を用いるため、絶縁層を介した２枚のシリコン基
板の貼り合せという特殊な基板形成技術が必要とせずに
シリコン細線を形成することができる。また、一般的な
成膜技術,リソグラフィー技術およびエッチング技術を
用いて、上記半導体基板に線状の突起部を形成して、そ
の突起部の先端に露出領域を形成できるので、量子細線
の位置制御が可能となると共に、比較的平坦な半導体基
板上に細線を形成できるため、単電子トランジスタの形
成が容易である。また、特殊な微細加工技術を用いない
ので、製造コストを低減することができると共に、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現することができる。
明の量子細線の製造方法は、ＳＯＩ(Silicon on Insula
tor)の場合にのみ限定されず、従来から使用されている
シリコン基板に適用することができる。したがって、低
コストで、シリコン基板を用いて量子細線を形成するこ
とができる。また、シリコン細線の成長後に、酸化を行
ってシリコン細線と基板シリコンを分離しているため、
量子細線の底面側が半導体基板と接しておらず、完全な
電子の閉じ込め領域となっている。また、１枚のシリコ
ン基板を用いるため、絶縁層を介した２枚のシリコン基
板の貼り合せという特殊な基板形成技術が必要とせずに
シリコン細線を形成することができる。また、一般的な
成膜技術,リソグラフィー技術およびエッチング技術を
用いて、上記半導体基板に線状の突起部を形成して、そ
の突起部の先端に露出領域を形成できるので、量子細線
の位置制御が可能となると共に、比較的平坦な半導体基
板上に細線を形成できるため、単電子トランジスタの形
成が容易である。また、特殊な微細加工技術を用いない
ので、製造コストを低減することができると共に、高歩
留まりで生産性の高い量産性に適した量子細線の製造方
法を実現することができる。
【０１１２】また、請求項２の発明の量子細線の製造方
法は、請求項１と同様の効果を有すると共に、第１窒化
膜のドライエッチ後に、第２窒化膜の形成とエッチバッ
クとを行うことにより、第１窒化膜エッチング時フォト
レジストの位置制御マージンを約２倍にすることができ
る。
法は、請求項１と同様の効果を有すると共に、第１窒化
膜のドライエッチ後に、第２窒化膜の形成とエッチバッ
クとを行うことにより、第１窒化膜エッチング時フォト
レジストの位置制御マージンを約２倍にすることができ
る。
【０１１３】また、請求項３の発明の量子細線の製造方
法は、請求項１と同様の効果を有すると共に、窒化膜の
エッチバック前のレジストを形成してマスクを形成する
工程を省略することができ、製造コストも低減すること
ができる。
法は、請求項１と同様の効果を有すると共に、窒化膜の
エッチバック前のレジストを形成してマスクを形成する
工程を省略することができ、製造コストも低減すること
ができる。
【０１１４】また、請求項４の発明の量子細線の製造方
法によれば、請求項１乃至３のいずれか１つの量子細線
の製造方法において、上記半導体基板の突起部の先端上
に量子細線を形成する工程において、上記半導体基板を
反応室内に導入して、上記反応室内が１０-6Ｔorr以下
の高真空になるように排気した後、上記反応室内に原料
ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧
力下で、上記半導体基板の露出領域にのみ上記量子細線
を気相成長させるので、一般的な高真空ＣＶＤ装置を用
いて、反応室内に真空度、原料ガスの導入量、導入時間
や基板温度等を制御することによって、所望の大きさの
量子細線を均一に再現性よく形成できる。
法によれば、請求項１乃至３のいずれか１つの量子細線
の製造方法において、上記半導体基板の突起部の先端上
に量子細線を形成する工程において、上記半導体基板を
反応室内に導入して、上記反応室内が１０-6Ｔorr以下
の高真空になるように排気した後、上記反応室内に原料
ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧
力下で、上記半導体基板の露出領域にのみ上記量子細線
を気相成長させるので、一般的な高真空ＣＶＤ装置を用
いて、反応室内に真空度、原料ガスの導入量、導入時間
や基板温度等を制御することによって、所望の大きさの
量子細線を均一に再現性よく形成できる。
【０１１５】また、請求項５の発明の量子細線の製造方
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がシリコンからなる場合、原料ガスとして
モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓ
i3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロ
ロシラン(ＳiＣl4)のうちのいずれか１つを用いるの
で、一般的なＣＶＤ装置を用いて反応させて、上記半導
体基板の線状の突起部の先端の露出領域のみにシリコン
からなる量子細線を形成することができる。
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がシリコンからなる場合、原料ガスとして
モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓ
i3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロ
ロシラン(ＳiＣl4)のうちのいずれか１つを用いるの
で、一般的なＣＶＤ装置を用いて反応させて、上記半導
体基板の線状の突起部の先端の露出領域のみにシリコン
からなる量子細線を形成することができる。
【０１１６】また、請求項６の発明の量子細線の製造方
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がゲルマニウムからなる場合、原料ガスと
してモノゲルマン(ＧeＨ4)、ジゲルマン(Ｇe2Ｈ)または
四フッ化ゲルマニウム(ＧeＦ 4)のうちのいずれか１つを
用いるので、一般的なＣＶＤ装置を用いて反応させて、
上記半導体基板の線状の突起部の先端の露出領域のみに
ゲルマニウムからなる量子細線を形成することができ
る。
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がゲルマニウムからなる場合、原料ガスと
してモノゲルマン(ＧeＨ4)、ジゲルマン(Ｇe2Ｈ)または
四フッ化ゲルマニウム(ＧeＦ 4)のうちのいずれか１つを
用いるので、一般的なＣＶＤ装置を用いて反応させて、
上記半導体基板の線状の突起部の先端の露出領域のみに
ゲルマニウムからなる量子細線を形成することができ
る。
【０１１７】また、請求項７の発明の量子細線の製造方
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がゲルマニウムからなる場合、モノシラン
(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジ
クロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン
(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマ
ン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマ
ニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガ
スを原料ガスとして用いるので、一般的なＣＶＤ装置を
用いて反応させて、上記半導体基板の線状の突起部の先
端の露出領域のみにシリコンゲルマニウムからなる量子
細線を形成することができる。
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がゲルマニウムからなる場合、モノシラン
(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジ
クロロシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン
(ＳiＣl4)のうちのいずれか１つのガスと、モノゲルマ
ン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フッ化ゲルマ
ニウム(ＧeＦ4)のうちのいずれか１つのガスとの混合ガ
スを原料ガスとして用いるので、一般的なＣＶＤ装置を
用いて反応させて、上記半導体基板の線状の突起部の先
端の露出領域のみにシリコンゲルマニウムからなる量子
細線を形成することができる。
【０１１８】また、請求項８の発明の量子細線の製造方
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がアルミニウムからなる場合、原料に有機
アルミニウムを用いるので、例えば有機金属ＣＶＤ装置
を用いて反応させて、上記半導体基板の線状の突起部の
先端の露出領域のみにアルミニウムからなる量子細線を
形成することができる。
法によれば、請求項４の量子細線の製造方法において、
上記量子細線がアルミニウムからなる場合、原料に有機
アルミニウムを用いるので、例えば有機金属ＣＶＤ装置
を用いて反応させて、上記半導体基板の線状の突起部の
先端の露出領域のみにアルミニウムからなる量子細線を
形成することができる。
【０１１９】また、請求項９の発明の量子細線を用いた
半導体素子は、ソース領域と、ドレイン領域と、上記ソ
ース領域と上記ドレイン領域との間のチャネル領域と、
上記チャネル領域に流れるチャネル電流を制御するゲー
ト領域と、上記チャネル領域と上記ゲート領域の間に位
置する浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲ
ート領域との間の第１絶縁膜と、上記チャネル領域と上
記浮遊ゲート領域との間の第２絶縁膜とを備え、上記浮
遊ゲート領域は、請求項１乃至８のいずれか１つの量子
細線の製造方法により形成された量子細線であるもので
ある。
半導体素子は、ソース領域と、ドレイン領域と、上記ソ
ース領域と上記ドレイン領域との間のチャネル領域と、
上記チャネル領域に流れるチャネル電流を制御するゲー
ト領域と、上記チャネル領域と上記ゲート領域の間に位
置する浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲ
ート領域との間の第１絶縁膜と、上記チャネル領域と上
記浮遊ゲート領域との間の第２絶縁膜とを備え、上記浮
遊ゲート領域は、請求項１乃至８のいずれか１つの量子
細線の製造方法により形成された量子細線であるもので
ある。
【０１２０】したがって、請求項９の発明の量子細線を
用いた半導体素子によれば、上記量子細線の製造方法に
より形成された半導体(または金属)からなる量子細線を
上記浮遊ゲート領域とすることによって、蓄積電荷が少
なくなり、浮遊ゲート領域に注入する電荷量を少なくで
き、低消費電力、高密度で大容量の不揮発性メモリを実
現することができる。また、低コストで歩留まりがよく
かつ生産性の高い量産に適した不揮発性メモリを実現す
ることができる。さらに、この発明の量子細線を用いた
半導体素子は、単電子デバイスの基本となる量子細線を
有する半導体素子としてシリコン系大規模集積回路と同
一の基板に搭載することができる。
用いた半導体素子によれば、上記量子細線の製造方法に
より形成された半導体(または金属)からなる量子細線を
上記浮遊ゲート領域とすることによって、蓄積電荷が少
なくなり、浮遊ゲート領域に注入する電荷量を少なくで
き、低消費電力、高密度で大容量の不揮発性メモリを実
現することができる。また、低コストで歩留まりがよく
かつ生産性の高い量産に適した不揮発性メモリを実現す
ることができる。さらに、この発明の量子細線を用いた
半導体素子は、単電子デバイスの基本となる量子細線を
有する半導体素子としてシリコン系大規模集積回路と同
一の基板に搭載することができる。
【０１２１】また、請求項１０の発明の量子細線を用い
た半導体素子は、ソース領域と、ドレイン領域と、上記
ソース領域と上記ドレイン領域との間のチャネル領域
と、上記チャネル領域に流れるチャネル電流を制御する
ゲート領域と、上記チャネル領域と上記ゲート領域との
間のゲート絶縁膜とを備え、上記チャネル領域は、請求
項１乃至７のいずれか１つの量子細線の製造方法により
形成された量子細線であるものである。
た半導体素子は、ソース領域と、ドレイン領域と、上記
ソース領域と上記ドレイン領域との間のチャネル領域
と、上記チャネル領域に流れるチャネル電流を制御する
ゲート領域と、上記チャネル領域と上記ゲート領域との
間のゲート絶縁膜とを備え、上記チャネル領域は、請求
項１乃至７のいずれか１つの量子細線の製造方法により
形成された量子細線であるものである。
【０１２２】したがって、請求項１０の発明の量子細線
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された半導体(または金属)からなる量子細線
を上記チャネル領域とすることによって、チャネル領域
は細線の長手方向に対して直交する方向に量子化されて
１次元伝導を示すので、超高速動作が可能なトランジス
タが得られ、低コストで歩留まりがよくかつ生産性の高
い量産に適した超高速トランジスタを実現することがで
きる。また、この発明の量子細線を用いた半導体素子
は、量子効果デバイスの基本となる量子細線を有する半
導体素子としてシリコン系大規模集積回路と同一の基板
に搭載することができる。
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された半導体(または金属)からなる量子細線
を上記チャネル領域とすることによって、チャネル領域
は細線の長手方向に対して直交する方向に量子化されて
１次元伝導を示すので、超高速動作が可能なトランジス
タが得られ、低コストで歩留まりがよくかつ生産性の高
い量産に適した超高速トランジスタを実現することがで
きる。また、この発明の量子細線を用いた半導体素子
は、量子効果デバイスの基本となる量子細線を有する半
導体素子としてシリコン系大規模集積回路と同一の基板
に搭載することができる。
【０１２３】また、請求項１１の発明の量子細線を用い
た半導体素子は、請求項１乃至７のいずれか１つの量子
細線の製造方法により形成された量子細線と、上記量子
細線を挟むように形成された絶縁膜と、上記絶縁膜を挟
むように形成された電極とを備え、上記電極間に電圧を
印加することによって上記量子細線が発光するものであ
る。
た半導体素子は、請求項１乃至７のいずれか１つの量子
細線の製造方法により形成された量子細線と、上記量子
細線を挟むように形成された絶縁膜と、上記絶縁膜を挟
むように形成された電極とを備え、上記電極間に電圧を
印加することによって上記量子細線が発光するものであ
る。
【０１２４】したがって、請求項１１の発明の量子細線
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された量子細線を絶縁膜で挟み、さらに絶縁
膜を電極で挟むことによる量子閉じ込め効果により、細
線は直接遷移型のバンド構造となり、電極間に電圧を印
加してトンネル電流を流し、上記細線に電子を注入する
と、細線に電子の遷移が生じて発光する。したがって、
低コストで歩留まりがよくかつ生産性の高い量産に適し
た発光素子を実現することができる。また、この発明の
量子細線を用いた半導体素子を、量子効果デバイス,単
電子デバイスの基本となる量子細線を有する半導体素子
としてシリコン系大規模集積回路と同一の基板に搭載で
き、この半導体素子を発光素子や光電変換素子に応用す
ることにより、電子回路と光通信回路とを融合すること
ができる。
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された量子細線を絶縁膜で挟み、さらに絶縁
膜を電極で挟むことによる量子閉じ込め効果により、細
線は直接遷移型のバンド構造となり、電極間に電圧を印
加してトンネル電流を流し、上記細線に電子を注入する
と、細線に電子の遷移が生じて発光する。したがって、
低コストで歩留まりがよくかつ生産性の高い量産に適し
た発光素子を実現することができる。また、この発明の
量子細線を用いた半導体素子を、量子効果デバイス,単
電子デバイスの基本となる量子細線を有する半導体素子
としてシリコン系大規模集積回路と同一の基板に搭載で
き、この半導体素子を発光素子や光電変換素子に応用す
ることにより、電子回路と光通信回路とを融合すること
ができる。
【０１２５】また、請求項１２の発明の量子細線を用い
た半導体素子は、請求項１乃至７のいずれか１つの量子
細線の製造方法により形成された量子細線において、上
記量子細緑の一方の部分がＮ型半導体であり、上記量子
細線の他方の部分がＰ型半導体により形成された構造を
備え、上記量子細線の上記Ｎ型半導体と上記Ｐ型半導体
との間に電圧を印加することによって上記量子細線が発
光するものである。
た半導体素子は、請求項１乃至７のいずれか１つの量子
細線の製造方法により形成された量子細線において、上
記量子細緑の一方の部分がＮ型半導体であり、上記量子
細線の他方の部分がＰ型半導体により形成された構造を
備え、上記量子細線の上記Ｎ型半導体と上記Ｐ型半導体
との間に電圧を印加することによって上記量子細線が発
光するものである。
【０１２６】したがって、請求項１２の発明の量子細線
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された量子細線の一方の部分がＮ型半導体で
あり、上記細線の他方の部分がＰ型半導体により形成さ
れた構造を備え、量子細線は量子閉じ込め効果により直
接遷移型のバンド構造となっており、量子細線のＮ型半
導体とＰ型半導体の境界領域にはＰＮ接合が形成される
ため、上記Ｎ型半導体とＰ型半導体との間に電圧を印加
することによって、ＰＮ接合部分で電子と正孔の再結合
が生じて発光する。したがって、低コストで歩留まりが
よくかつ生産性の高い量産に適した発光素子を実現する
ことができる。また、この発明の量子細線を用いた半導
体素子を、量子効果デバイス,単電子デバイスの基本と
なる量子細線を有する半導体素子としてシリコン系大規
模集積回路と同一の基板に搭載でき、この半導体素子を
発光素子や光電変換素子に応用することにより、電子回
路と光通信回路とを融合することができる。
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された量子細線の一方の部分がＮ型半導体で
あり、上記細線の他方の部分がＰ型半導体により形成さ
れた構造を備え、量子細線は量子閉じ込め効果により直
接遷移型のバンド構造となっており、量子細線のＮ型半
導体とＰ型半導体の境界領域にはＰＮ接合が形成される
ため、上記Ｎ型半導体とＰ型半導体との間に電圧を印加
することによって、ＰＮ接合部分で電子と正孔の再結合
が生じて発光する。したがって、低コストで歩留まりが
よくかつ生産性の高い量産に適した発光素子を実現する
ことができる。また、この発明の量子細線を用いた半導
体素子を、量子効果デバイス,単電子デバイスの基本と
なる量子細線を有する半導体素子としてシリコン系大規
模集積回路と同一の基板に搭載でき、この半導体素子を
発光素子や光電変換素子に応用することにより、電子回
路と光通信回路とを融合することができる。
【０１２７】また、請求項１３の発明の量子細線を用い
た半導体素子は、請求項１乃至７のうちのいずれか１つ
の量子細線の製造方法により互いに所定の間隔をあけて
略平行に３以上の量子細線に形成し、上記３以上の量子
細線のうちの内側のいずれか１つの量子細線の半導体の
禁制帯幅がその両隣の量子細線の禁制帯幅のエネルギー
ギャップよりも小さく形成された構造を備え、上記両隣
の量子細線の間に電圧を印加することによって、上記両
隣の量子細線の内側の量子細線が発光するものである。
た半導体素子は、請求項１乃至７のうちのいずれか１つ
の量子細線の製造方法により互いに所定の間隔をあけて
略平行に３以上の量子細線に形成し、上記３以上の量子
細線のうちの内側のいずれか１つの量子細線の半導体の
禁制帯幅がその両隣の量子細線の禁制帯幅のエネルギー
ギャップよりも小さく形成された構造を備え、上記両隣
の量子細線の間に電圧を印加することによって、上記両
隣の量子細線の内側の量子細線が発光するものである。
【０１２８】したがって、請求項１３の発明の量子細線
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された３以上の量子細線のうちの内側のいず
れか１つの半導体の禁制帯幅がその両隣の量子細線の禁
制帯幅のエネルギーギャップに比べて小さく形成された
構造を備え、量子細線は量子閉じ込め効果により直接遷
移型のバンド構造となっており、禁制帯幅のエネルギー
ギャップが両隣の量子細線に比べて小さいことにより電
子および正孔の再結合の効率が高いダブルヘテロ構造と
なるので、両隣の量子細線の間に電圧を印加することに
よって、内側の量子細線で電子と正孔の再結合が生じて
発光する。したがって、低コストで歩留まりがよくかつ
生産性の高い量産に適した発光素子を実現することがで
きる。また、この発明の量子細線を用いた半導体素子
を、量子効果デバイス,単電子デバイスの基本となる量
子細線を有する半導体素子としてシリコン系大規模集積
回路と同一の基板に搭載でき、この半導体素子を発光素
子や光電変換素子に応用することにより、電子回路と光
通信回路とを融合することができる。
を用いた半導体素子によれば、上記量子細線の製造方法
により形成された３以上の量子細線のうちの内側のいず
れか１つの半導体の禁制帯幅がその両隣の量子細線の禁
制帯幅のエネルギーギャップに比べて小さく形成された
構造を備え、量子細線は量子閉じ込め効果により直接遷
移型のバンド構造となっており、禁制帯幅のエネルギー
ギャップが両隣の量子細線に比べて小さいことにより電
子および正孔の再結合の効率が高いダブルヘテロ構造と
なるので、両隣の量子細線の間に電圧を印加することに
よって、内側の量子細線で電子と正孔の再結合が生じて
発光する。したがって、低コストで歩留まりがよくかつ
生産性の高い量産に適した発光素子を実現することがで
きる。また、この発明の量子細線を用いた半導体素子
を、量子効果デバイス,単電子デバイスの基本となる量
子細線を有する半導体素子としてシリコン系大規模集積
回路と同一の基板に搭載でき、この半導体素子を発光素
子や光電変換素子に応用することにより、電子回路と光
通信回路とを融合することができる。
【図１】 図１はこの発明の第１実施形態の量子細線の
製造方法示す工程図である。
製造方法示す工程図である。
【図２】 図２はこの発明の第２実施形態の製造方法を
示す工程図である。
示す工程図である。
【図３】 図３はこの発明の第３実施形態の製造方法を
示す工程図である。
示す工程図である。
【図４】 図４はこの発明の第４実施形態の量子細線を
用いた半導体素子としての不揮発性メモリの平面図であ
る。
用いた半導体素子としての不揮発性メモリの平面図であ
る。
【図５】 図５は図４のＶ−Ｖ線から見た断面図であ
る。
る。
【図６】 図６は図４のVI−VI線から見た断面図である
【図７】 図７はこの発明の第５実施形態の量子細線を
用いた半導体素子としてのＭＯＳＦＥＴの平面図であ
る。
用いた半導体素子としてのＭＯＳＦＥＴの平面図であ
る。
【図８】 図８は図７のVIII−VIII線から見た断面図で
ある。
ある。
【図９】 図９は図８のIX−IX線から見た断面図であ
る。
る。
【図１０】 図１０はこの発明の第６実施形態の量子細
線を用いた半導体素子としての発光素子の断面図であ
る。
線を用いた半導体素子としての発光素子の断面図であ
る。
【図１１】 図１１はこの発明の第７実施形態の量子細
線を用いた半導体素子としての発光素子の断面図であ
る。
線を用いた半導体素子としての発光素子の断面図であ
る。
【図１２】 図１２は図１１のバンド構造を示す図であ
る。
る。
【図１３】 図１０はこの発明の第８実施形態の量子細
線の製造方法を示す工程図である。
線の製造方法を示す工程図である。
【図１４】 図１４は図１６のバンド構造を示す図であ
る。
る。
【図１５】 図１５は従来の量子細線の製造方法として
シリコン量子細線の製造方法を示す工程図である。
シリコン量子細線の製造方法を示す工程図である。
【図１６】 図１６は従来の量子細線の製造方法として
２枚のシリコンウエハを用いたシリコン量子細線の製造
方法を示す工程図である。
２枚のシリコンウエハを用いたシリコン量子細線の製造
方法を示す工程図である。
１,１１…シリコン基板、 ２,１２…段部、 ３,１３…窒化膜、 ４…室化膜パターニングのためのフォトレジスト、 ５,１５…第１酸化膜、 ５A,１５A…第２酸化膜、 ６,１６…突起部、 ７,１７…シリコン細線部、 ７a,１７a…量子細線、 ８…フォトレジストパターンの端面の位置制御マージ
ン、 ９…シリコン基板露出部、 １０…第２窒化膜、 ２１…シリコン基板、 ２２…素子分離領域、 ２３…トンネル酸化膜、 ２４…量子細線、 ２５…コントロールゲート絶縁膜、 ２６…ゲート電極、 ２７…ソース領域、 ２８…ドレイン領域、 ２９…チャネル領域、 ３１…シリコン基板、 ３２…絶縁層、 ３３…量子細線、 ３４…ゲート絶縁膜、 ３５…ゲート電極、 ３６…ソース領域、 ３７…ドレイン領域、 ３８…チャネル領域、 ４１…シリコン基板、 ４２…絶縁層、 ４３…量子細線、 ４４…ゲート絶縁膜、 ４５…透明なゲート電極(ＩＴＯ)、 ５１…シリコン基板、 ５２…絶縁層、 ５３…量子細線、 ５４…絶縁層、 ５５…ｎ型不純物領域、 ５６…ｐ型不純物領域、 ６１…導電帯、 ６２…価電子帯、 ６３…電子、 ６４…正孔、 ６５…電子と正孔の再結合、 ６６…発光、 ７１…シリコン基板、 ７２…シリコン基板露出部、 ７３…第１窒化膜、 ７４…シリコン細線、 ７５…第２窒化膜、 ７６…ＳiＧe量子細線、 ８１…導電帯、 ８２…価電子帯、 ８３…電子、 ８４…正孔、 ８５…電子と正孔の再結合、 ８６…発光、 １１１…シリコン(１００)基板、 １１２…エッチングマスク、 １１３…窒化シリコン膜、 １１４…レジスト、 １１５…シリコン細線、 １１６…酸化膜、 １２１…シリコン基板、 １２２…シリコン基板凸部、 １２３…ＳiＯx系絶縁膜、 １２４…別のシリコン基板、 １２５…島状シリコン、 １２６…ポリシリコンパターン、 １２７…熱酸化膜、 １２８…サイドウォール、 １２９…量子細線。
ン、 ９…シリコン基板露出部、 １０…第２窒化膜、 ２１…シリコン基板、 ２２…素子分離領域、 ２３…トンネル酸化膜、 ２４…量子細線、 ２５…コントロールゲート絶縁膜、 ２６…ゲート電極、 ２７…ソース領域、 ２８…ドレイン領域、 ２９…チャネル領域、 ３１…シリコン基板、 ３２…絶縁層、 ３３…量子細線、 ３４…ゲート絶縁膜、 ３５…ゲート電極、 ３６…ソース領域、 ３７…ドレイン領域、 ３８…チャネル領域、 ４１…シリコン基板、 ４２…絶縁層、 ４３…量子細線、 ４４…ゲート絶縁膜、 ４５…透明なゲート電極(ＩＴＯ)、 ５１…シリコン基板、 ５２…絶縁層、 ５３…量子細線、 ５４…絶縁層、 ５５…ｎ型不純物領域、 ５６…ｐ型不純物領域、 ６１…導電帯、 ６２…価電子帯、 ６３…電子、 ６４…正孔、 ６５…電子と正孔の再結合、 ６６…発光、 ７１…シリコン基板、 ７２…シリコン基板露出部、 ７３…第１窒化膜、 ７４…シリコン細線、 ７５…第２窒化膜、 ７６…ＳiＧe量子細線、 ８１…導電帯、 ８２…価電子帯、 ８３…電子、 ８４…正孔、 ８５…電子と正孔の再結合、 ８６…発光、 １１１…シリコン(１００)基板、 １１２…エッチングマスク、 １１３…窒化シリコン膜、 １１４…レジスト、 １１５…シリコン細線、 １１６…酸化膜、 １２１…シリコン基板、 １２２…シリコン基板凸部、 １２３…ＳiＯx系絶縁膜、 １２４…別のシリコン基板、 １２５…島状シリコン、 １２６…ポリシリコンパターン、 １２７…熱酸化膜、 １２８…サイドウォール、 １２９…量子細線。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA31 CA02 CA04 CA23 CA33 CA46 CA65 CA71 CA74 5F045 AA07 AB01 AB02 AB05 AB32 AB33 AC01 AC02 AC03 AC05 AD09 AD10 AE09 AF03 AF04 AF07 AF08 BB08 BB19 CA05 CA09 DA56 HA12 HA14 5F073 AA75 CA24 CB04 DA05 DA14 DA22 EA29
Claims (13)
- 【請求項１】 半導体基板に段部を形成する工程と、 上記半導体基板の上記段部を形成する上側部分および下
側部分の上に窒化膜を形成する工程と、 上記半導体基板の上記下側部分を覆う上記窒化膜の領域
をマスクして、上記窒化膜をエッチバックし、上記半導
体基板の上記上側部分を露出させる工程と、 上記半導体基板の露出した上記上側部分を酸化すること
により第１酸化膜を形成し、上記半導体基板に上記窒化
膜の側面に沿って線状の突起部を形成する工程と、 上記半導体基板の上記突起部上の上記第１酸化膜を一部
エッチングして、上記突起部の先端を露出させる工程
と、 上記半導体基板の上記突起部の先端の露出領域上に細線
部をエピタキシャル成長させる工程と、 上記細線部をエピタキシャル成長させた後、上記窒化膜
および上記第１酸化膜を除去する工程と、 上記窒化膜および上記第１酸化膜を除去した後、上記半
導体基板を酸化することにより形成された第２酸化膜に
よって上記半導体基板から分離された量子細線を形成す
る工程とを有することを特徴とする量子細線の製造方
法。 - 【請求項２】 半導体基板に段部を形成する工程と、 上記半導体基板の上記段部を形成する上側部分および下
側部分の上に第１窒化膜を形成する工程と、 上記半導体基板の上記下側部分を覆う上記第１窒化膜の
領域をマスクして、上記第１窒化膜をエッチバックし、
上記半導体基板の上記上側部分を露出させる工程と、 上記半導体基板の露出した上記上側部分上と上記第１窒
化膜上に第２窒化膜を形成し、続いてエッチバックし、
上記半導体基板の上記上側部分を露出させる工程と、 上記半導体基板の露出した上記上側部分を酸化すること
により第１酸化膜を形成し、上記半導体基板に上記第１
窒化膜の側面に沿って線状の突起部を形成する工程と、 上記半導体基板の上記突起部上の上記第１酸化膜を一部
エッチングして、上記突起部の先端を露出させる工程
と、 上記半導体基板の上記突起部の先端の露出領域上に細線
部をエピタキシャル成長させる工程と、 上記細線部をエピタキシャル成長させた後、上記第１,
第２窒化膜および上記第１酸化膜を除去する工程と、 上記第１,第２窒化膜および上記第１酸化膜を除去した
後、上記半導体基板を酸化することにより形成された第
２酸化膜によって上記半導体基板から分離された量子細
線を形成する工程とを有することを特徴とする量子細線
の製造方法。 - 【請求項３】 半導体基板に断面矩形状の溝を形成する
工程と、 上記溝が形成された上記半導体基板上に窒化膜を形成す
る工程と、 上記窒化膜をエッチバックし、上記半導体基板の上記溝
の両側部分を露出させる工程と、 上記半導体基板の上記溝の両側部分の露出領域を酸化す
ることにより第１酸化膜を形成し、上記半導体基板の上
記第１窒化膜の両側面に夫々沿って線状の突起部を形成
する工程と、 上記半導体基板の上記両突起部上の上記第１酸化膜を一
部エッチングして、上記両突起部の先端を露出させる工
程と、 上記半導体基板の上記両突起部の先端の露出領域上に細
線部を夫々エピタキシャル成長させる工程と、 上記細線部をエピタキシャル成長させた後、上記窒化膜
および上記第１酸化膜を除去する工程と、 上記窒化膜および上記第１酸化膜を除去した後、上記半
導体基板を酸化することにより形成された第２酸化膜に
よって上記半導体基板から分離された量子細線を形成す
る工程とを有することを特徴とする量子細線の製造方
法。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
量子細線の製造方法において、 上記半導体基板の上記突起部の先端の露出領域上に細線
部をエピタキシャル成長させる工程において、上記半導
体基板を反応室に導入して、上記反応室内が１０-6Ｔor
r以下の高真空になるように排気した後、上記反応室内
に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以
下の圧力下で、上記細線部を気相成長させることを特徴
とする量子細線の製造方法。 - 【請求項５】 請求項４に記載の量子細線の製造方法に
おいて、 上記量子細線がシリコンからなる場合、原料ガスとして
モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓ
i3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl2)またはテトラクロ
ロシラン(ＳiＣl4)のうちのいずれか１つを用いること
を特徴とする量子細線の製造方法。 - 【請求項６】 請求項４に記載の量子細線の製造方法に
おいて、 上記量子細線がゲルマニウムからなる場合、原料ガスと
してモノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または
四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか１つを
用いることを特徴とする量子細線の製造方法。 - 【請求項７】 請求項４に記載の量子細線の製造方法に
おいて、 上記量子細線がシリコンゲルマニウムからなる場合、原
料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),
トリシラン(Ｓi3Ｈ8),ジクロロシラン(ＳiＨ2Ｃl4)また
はテトラクロロシラン(ＳiＣl4)のうちのいずれか１つ
のガスと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)
または四フッ化ゲルマニウム(ＧeＦ4)のうちのいずれか
１つのガスとの混合ガスを用いることを特徴とする量子
細線の製造方法。 - 【請求項８】 請求項４に記載の量子細線の製造方法に
おいて、 上記量子細線がアルミニウムからなる場合、原料に有機
アルミニウムを用いることを特徴とする量子細線の製造
方法。 - 【請求項９】 ソース領域と、ドレイン領域と、上記ソ
ース領域と上記ドレイン領域との間のチャネル領域と、
上記チャネル領域に流れるチャネル電流を制御するゲー
ト領域と、上記チャネル領域と上記ゲート領域の間に位
置する浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲ
ート領域との間の第１絶縁膜と、上記チャネル領域と上
記浮遊ゲート領域との間の第２絶縁膜とを備え、 上記浮遊ゲート領域は、請求項１乃至８のいずれか１つ
に記載の量子細線の製造方法により形成された量子細線
であることを特徴とする量子細線を用いた半導体素子。 - 【請求項１０】 ソース領域と、ドレイン領域と、上記
ソース領域と上記ドレイン領域との間のチャネル領域
と、上記チャネル領域に流れるチャネル電流を制御する
ゲート領域と、上記チャネル領域と上記ゲート領域との
間のゲート絶縁膜とを備え、 上記チャネル領域は、請求項１乃至７のいずれか１つに
記載の量子細線の製造方法により形成された量子細線で
あることを特徴とする量子細線を用いた半導体素子。 - 【請求項１１】 請求項１乃至７のいずれか１つに記載
の量子細線の製造方法により形成された量子細線と、上
記量子細線を挟むように形成された絶縁膜と、上記絶縁
膜を挟むように形成された電極とを備え、 上記電極間に電圧を印加することによって上記量子細線
が発光することを特徴とする量子細線を用いた半導体素
子。 - 【請求項１２】 請求項１乃至７のいずれか１つに記載
の量子細線の製造方法により形成され、一方の部分がＮ
型半導体で他方の部分がＰ型半導体である量子細線を備
え、 上記量子細線の上記Ｎ型半導体の部分と上記Ｐ型半導体
の部分との間に電圧を印加することによって、上記量子
細線が発光することを特徴とする量子細線を用いた半導
体素子。 - 【請求項１３】 請求項１乃至７のうちのいずれか１つ
に記載の量子細線の製造方法により互いに所定の間隔を
あけて略平行に形成された３以上の量子細線を備え、 上記３以上の量子細線のうちの内側のいずれか１つの量
子細線の半導体の禁制帯幅をその両隣の量子細線の禁制
帯幅のエネルギーギャップよりも小さくして、上記両隣
の量子細線の間に電圧を印加することによって、上記両
隣の量子細線の内側の上記量子細線が発光することを特
徴とする量子細線を用いた半導体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273599A JP3869572B2 (ja) | 1999-02-10 | 1999-02-10 | 量子細線の製造方法 |
| KR1020000005955A KR100363829B1 (ko) | 1999-02-10 | 2000-02-09 | 양자 세선 제조 방법 및 양자 세선을 사용한 반도체 소자 |
| TW089102193A TW455946B (en) | 1999-02-10 | 2000-02-10 | Quantum thin line producing method and semiconductor device employing the quantum thin line |
| US09/501,575 US6351007B1 (en) | 1999-02-10 | 2000-02-10 | Quantum thin line producing method and semiconductor device employing the quantum thin line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03273599A JP3869572B2 (ja) | 1999-02-10 | 1999-02-10 | 量子細線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232219A true JP2000232219A (ja) | 2000-08-22 |
| JP3869572B2 JP3869572B2 (ja) | 2007-01-17 |
Family
ID=12367106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03273599A Expired - Fee Related JP3869572B2 (ja) | 1999-02-10 | 1999-02-10 | 量子細線の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6351007B1 (ja) |
| JP (1) | JP3869572B2 (ja) |
| KR (1) | KR100363829B1 (ja) |
| TW (1) | TW455946B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346436B1 (en) * | 1999-01-28 | 2002-02-12 | Sharp Kabushiki Kaisha | Quantum thin line producing method and semiconductor device |
| US7790556B2 (en) | 2001-02-12 | 2010-09-07 | Asm America, Inc. | Integration of high k gate dielectric |
| US7893433B2 (en) | 2001-02-12 | 2011-02-22 | Asm America, Inc. | Thin films and methods of making them |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340929B1 (ko) * | 1999-11-25 | 2002-06-20 | 오길록 | 금속 초박막을 이용한 단전자 트랜지스터 |
| KR100347146B1 (ko) * | 2000-08-31 | 2002-08-03 | 주식회사 하이닉스반도체 | 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법 |
| KR100602084B1 (ko) * | 2003-12-31 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법 |
| KR100526480B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 양자점을 이용한 비휘발성 메모리 제조 방법 |
| US20050181624A1 (en) * | 2004-02-13 | 2005-08-18 | International Business Machines Corporation | Method of forming quantum dots at predetermined positions on a substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529632A (ja) | 1991-07-22 | 1993-02-05 | Matsushita Electric Ind Co Ltd | 量子細線装置の製造方法 |
| JPH06302513A (ja) * | 1993-04-16 | 1994-10-28 | Nippon Steel Corp | 単結晶シリコン量子細線の製造方法 |
| JP3572713B2 (ja) | 1995-04-11 | 2004-10-06 | ソニー株式会社 | 半導体量子細線デバイスの製造方法 |
| JPH1197667A (ja) * | 1997-09-24 | 1999-04-09 | Sharp Corp | 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 |
-
1999
- 1999-02-10 JP JP03273599A patent/JP3869572B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-09 KR KR1020000005955A patent/KR100363829B1/ko not_active IP Right Cessation
- 2000-02-10 US US09/501,575 patent/US6351007B1/en not_active Expired - Fee Related
- 2000-02-10 TW TW089102193A patent/TW455946B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346436B1 (en) * | 1999-01-28 | 2002-02-12 | Sharp Kabushiki Kaisha | Quantum thin line producing method and semiconductor device |
| US7790556B2 (en) | 2001-02-12 | 2010-09-07 | Asm America, Inc. | Integration of high k gate dielectric |
| US7893433B2 (en) | 2001-02-12 | 2011-02-22 | Asm America, Inc. | Thin films and methods of making them |
| US8067297B2 (en) | 2001-02-12 | 2011-11-29 | Asm America, Inc. | Process for deposition of semiconductor films |
| US8360001B2 (en) | 2001-02-12 | 2013-01-29 | Asm America, Inc. | Process for deposition of semiconductor films |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
Also Published As
| Publication number | Publication date |
|---|---|
| US6351007B1 (en) | 2002-02-26 |
| KR20000057981A (ko) | 2000-09-25 |
| TW455946B (en) | 2001-09-21 |
| JP3869572B2 (ja) | 2007-01-17 |
| KR100363829B1 (ko) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971406B2 (en) | Method of forming source/drain regions of transistors | |
| US6326311B1 (en) | Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure | |
| KR101020811B1 (ko) | 개선된 캐리어 이동도를 구비한 ｆｉｎｆｅｔ과 그 형성방법 | |
| US8472239B2 (en) | Nanowire mesh FET with multiple threshold voltages | |
| US6294399B1 (en) | Quantum thin line producing method and semiconductor device | |
| JP2007518272A (ja) | 歪みｆｉｎｆｅｔチャネルの製造方法 | |
| CN111435641B (zh) | 三维堆叠的环栅晶体管及其制备方法 | |
| CN108987344A (zh) | 用于FinFET器件的方法和结构 | |
| CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
| CN111029400A (zh) | 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法 | |
| JP3869572B2 (ja) | 量子細線の製造方法 | |
| US10395937B2 (en) | Fin patterning for semiconductor devices | |
| CN104600070A (zh) | 衬底结构、cmos器件和制造cmos器件的方法 | |
| JP3748726B2 (ja) | 量子細線の製造方法 | |
| KR101824776B1 (ko) | Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법 | |
| JP2014183194A (ja) | 半導体装置の製造方法 | |
| US9634132B2 (en) | Semiconductor structures and methods for multi-level band gap energy of nanowire transistors to improve drive current | |
| JP3572713B2 (ja) | 半導体量子細線デバイスの製造方法 | |
| JP2006108695A (ja) | 半導体素子 | |
| JP2001156283A (ja) | 量子細線の製造方法 | |
| JPH0897398A (ja) | 量子効果装置及びその製造方法 | |
| CN108630547B (zh) | Finfet器件及其制备方法 | |
| US20240063294A1 (en) | Semiconductor device structure and method for forming the same | |
| JP3179216B2 (ja) | 半導体装置の製造方法 | |
| CN112992681A (zh) | 绝缘体上鳍片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |