TW455946B - Quantum thin line producing method and semiconductor device employing the quantum thin line - Google Patents

Quantum thin line producing method and semiconductor device employing the quantum thin line Download PDF

Info

Publication number
TW455946B
TW455946B TW089102193A TW89102193A TW455946B TW 455946 B TW455946 B TW 455946B TW 089102193 A TW089102193 A TW 089102193A TW 89102193 A TW89102193 A TW 89102193A TW 455946 B TW455946 B TW 455946B
Authority
TW
Taiwan
Prior art keywords
quantum thin
thin wire
quantum
semiconductor substrate
manufacturing
Prior art date
Application number
TW089102193A
Other languages
English (en)
Inventor
Yasumori Fukushima
Tsutomu Ashida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW455946B publication Critical patent/TW455946B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

455946 Λ7 [57 五、發明說明（1 ) 發明背景 本發明有關一種製造由一金屬或是半導體構成之細小拉 子或是量子細線的方法，其夠細小來產生一量子尺寸致 應’經由一絕緣層產生於—絕緣底材或是半導體底材之 上’本發明也有關一種半導體裝置，該裝置採用使用做爲 一單一電子裝置或是一量子效應裝置之量子細線。 大型積體電路（LSIs )，其已支援電子的發展，並且目前 已成爲工業核心’其經由微結構的進展，對朝向較大容 量、較高速度、與較低消耗功率等等的性能已有極大的成 就。然而，傳統的裝置在裝置尺寸到達〇,丨微米或更小 時，其操作的原則被視爲達到極限了，並且如此，以—新 的操作原則爲主之裝置正被熱烈地研究。對於此新裝置， 有一裝置其微結構稱爲毫微米尺寸量子點或量子細線。此 毫微米尺寸量子點與數種不同之量子效應裝置一起被熱烈 地試驗，其中利用庫倫封鎖現象的單一電子裝置最爲特 別。吾人期望能將此毫微米尺寸量子細線應用於一利用此 量子效應之超高速電晶體。 關於量子細線’特別是已經有了半導體量子裝置的試驗 產品，以一新的操作原則爲主，其以侷限電子於半導體層 中的方式來限制電子的自由度，此半導體層的寬度約等於 電子波長（de Broglie wavelength)在一半導體結晶中之寬 度’並且利用以此引起之量子化現象。電子在半導體層中 的波長大約爲1 〇毫微米。因此‘，由理論導出，如果一電 子偈限於一半導體細線（量子細線）中，其有—寬度約爲 β--------訂---------線 t请先間访眢面之江意事瑣存填寫本頁) ^:-部智'^財產局3'工消費合作社印製 45 59 46 五、發明說明（2 ) 10毫微米’那麼電子可以在此細線中㈣同時稀鬆地散 佈者，為達到增加電予移動率的目的。將如以上所述數個 量子細線配置於一平面上形成學電層的方式，加上以操作 一閘電極來控制位於此層的電子數目的方式，可以產生— 量子細線電晶體，其有一較傳統式電晶體高之操作速度。 以併入數個以上之量子細線於—雷射發射層的方式，'可以 得到-半導體雷射裝置，其有_清晰之頻譜、高效率以及 優良的高頻率性能’甚至只有—很小的注射電流。 傳統來説，對形成一量子細線的方法而言’已有如參考 文獻（1 )與（2 )所提出的方法。 (1 )日本專利公開公報HEI 5-29632 圖1 5 A至1 5 F爲流程圖，圖示"利用異相蝕刻製造矽量 子細線於矽底材上的方法，，，揭露於參考文獻（1)中。 首先，如圖1 5 A所示，一由矽氧化膜或矽氮化膜組成之 轴刻罩1 ] 2形成於一矽（100)_底材丨η上。接著，如圖 1 5 Β所tf，矽（100)-底材使用一矽異相蝕刻液氫氧化鉀水 來蝕刻等等，其有一蝕刻率特性爲大大地視矽的方位而 定：因爲（11Ί)平面的蝕刻率比（丨10)平面與（1〇〇)平面 慢兩級，所以一投射部分（其有一三角形剖面形狀），於蝕 刻後形成於矽（100)_底材η】的表面上。 接著，如圖15 C所示，在蝕刻罩〖1 2 (示於圖丨5 Β)移除 後，一矽氮化膜1 1 3 (其成爲抗氧化罩層）形成，並在此 後，一光阻圖案1 1 4形成，使得k少覆蓋此有一三角形剖 面的形狀之投射部分的頂端。 -5- 本紙張义用中S0家標準（CXS)_.\1規咯（210x1^7公呈） .^1 I» n n n n I · n 1 I 一eJ, I— I 1 (請先閱讀背面之注意事項再填寫本頁) ^-^-智^財產局員工消费合作社印製 4外糊糊β Λ7 Β7 五、發明說明（3 ) - 再下來’如圖15D所示’矽氮化膜113使用光阻】丨4爲 光罩進行蝕刻，而且更進一步地，矽（〗〇〇)·底材】1 ^受到 同性蚀刻。 再接下來，如圖15E所示，在將光阻ι14(示於圖i5D) 移除後，矽（100)-底材1 1 1氧化來形成氧化膜丨1 6 ^在此 階段，矽氮化膜1 1 3做用爲抗氧化罩，而且因此，投射部 分（其有一三角形剖面的形狀）之頂端周圍的一部分（由圖 】5E中參考數字115所示），未受到氧化。 最後’如圖1 5 F所示’如果矽氮化膜1 1 3 (示於圖1 5 E) 被移除’那麼一矽細線1丨5 (其被氧化膜丨丨6絕緣並與砂 (1 〇〇)-底材1 11隔離）形成於投射部分（其有一三角形剖面 的形狀）的頂端上。 (2)曰本專利公開公報HEI 8-288499。 圖1 ό A至1 6 G爲流程圖，示"利用兩個矽晶圓的黏附與 邊牆組成之蚀刻罩之量子細線的形成方法"，其於以上所 提之參考文獻（2)中揭露。
首先’如圖1 6 A所示，一投射部分1 2 2，其厚度約爲工〇 堂微米’以乾蚀刻的方式形成於一矽底材1 2 1上D 接下來’如圖1 6 B所示，一氧化矽基的絕緣膜】2 3形 成’以致將整個底材平坦化。 接％· ’如圖〗6 C所示，底材從圖1 6 B所示之圖倒置過 來’並且用氧化矽基的絕緣膜1 2 3的表面黏附於另—個秒 底材]2 4上，使之與矽底材1 2 4接觸。 接著’如圖丨6 D所示，矽底材1 2 1 (如圖丨6 C所示）以化 -6- -n n n n n n I 1· n I n I I n (^OJ< n ϋ I I (讀先閱讀背面之注意事項再填寫本頁) 4 5 5 9 4 6 Λ7 I!7 41濟部智B財產局錡工消费合作社印餐 五、發明説明（4 ) 學機械硏磨法（c Μ P )磨蝕直到氣化矽基的咯 < .·豕膜1 2 3裸 露出來。在此狀況下，一個岛形之矽層I 2 5以掩埋的方 留在氧化矽基的絕緣肢丨2 3中。 万式 接著，以形成—多晶矽層，其包括以熱化學蒸氣宄浐、 (CVD)形成之一雜質，其有一約爲不超過1〇毫微=== 度，並在之後經由一光阻罩進行異向蝕刻，形成—多曰予 圖案1 2 6，位於處理過之終端表面（於島形之矽層丨2 9 中心附近）所在之處。 的 接著，如圖1 6 Ε所示，一熱氧化膜！ 2 7，其有—萨严产 爲從1至1 〇毫微米，經由一熱氧化處理，形成於島形之石夕 層1 2 5的裸露部分以及多晶矽圖案]2 6之上。 / 接下來，如圓】6F所示，一邊牆128以回蝕的方式形成 於多晶矽圖案1 2 6的處理過的終端表面。 再接下來’如圖16〇所示，濕處理進行於選擇比相對於 島形之矽層1 2 5可以被確認之狀況下，結果移除多晶矽' 案1 26 (示於圖16F)。接著，島形之矽層125 (=於 1 6 F )蝕刻進行於選擇比相對於氧化矽邊牆丨2 8可以被 認之狀況下’結果形成一量子細線1 2 9。 以上所提及之先前技藝（1 )與（2 )有以下的問題s (!)如以上所提及之日本專利公開公報ΗΕΙ 5·2963 ，，利用異相蝕刻製造矽量子細線於矽底材上的方法，，的文 獻中’矽細線形成於矽底材的頂端，其矽底材有三角 面形狀。因此，矽底材表面的平·坦度退化，爲矽底材 部分的尺寸増加的結果。這樣的結果對形成單一電子 圖 圖 確 2 形剖 階悌 電 — — — — — · I I I I ! I _- · I I ---< I I I I (請先閱讀背面之注音？事項再填寫本頁) 各纸張义1沩丨中s國家標準（CXShvl現格（2Κ> χ二,97公堃） ΑΓ 455946 ------Β7 _ 五、發明說明（5 ) _ 體造成困難。 (2)如以上所提及之日本專利公開公報HEI 8_288499 "利用兩個矽晶圓的黏附與邊牆組成之蝕刻罩之量子細線 的形成方法的文獻中’需要兩個衫底材，以及特別的底 材形成技術，經一絕緣層用來將兩個矽底材黏附在一起。 量子細線高度的決定，取決於矽底材經由光阻罩乾蝕刻的 深度’而以上乾蝕刻深度爲毫微米尺寸，其控制是非常困 難的。 發明總結 因此’本發明的目標爲提供一種量子細線的製造方法， 其能夠輕易地形成一單一電子電晶體，其採用量子細線， 並且有經由量子細線成形的具有良好表面平坦度之5夕表 面，以及形成一量子細線的良好表面平坦度，此量子細線 有良好控制性之完全的電子限定區，使用矽底材的一個半 導體底材’其可爲GaAs底材或類似的材料，而不必使用 任何特殊的底材形成技術，或任何採用量子細線的半導體 裝置。 爲了達成前述之目標，如本發明的第一方面，提供一量 子細線製造方法其包含以下步驟： 形成一階梯部分於一半導體底材之上； 形成一氮化膜於一半導體底材之上層部分與下層部分， 由此而形成階梯部分； 罩住氮化膜的一區域，其膜覆‘蓋半導體底材之下層部 分，以及回蝕此氮化膜，結果曝光半導體底材之上潜部 -8- 冬度遠用中®阀家標準（CNS)A-1規格（二)丨0 d公莖） — II — — — — — — — 齋 I* 士衣1!1111[ « — — — — — 111 (請先閱讀背面之注意事項再填寫本頁> 經濟部智姓財產局員工消费合作社β製 455946 經-部"袅財產局員工消费合作社印製 A7 B7 五、發明說明（6 ) —- Ί 分： 形成一第一氧化膜，用氧化曝光之半導體底材上層部分 的方式，以及於半導體底材上沿著氮化膜側面形成—線性 伸入部分； 邵分蚀刻位於半導體底材伸入那分上的第一氧化膜，結 果曝光伸入部分的一端； 外延地生長一細線部分於半導體底材伸入部分的端處曝 光部分之上； 移除氮化膜與第一氧化膜，於細線部分外延地生長之 後；以及 形成一量子細線，其於移除氮化膜與第一氧化膜之後， 以氧化半導體底材而形成之第二氧化膜與半導體底材隔 離。 如本發明之量子細線的製造方法，線性伸入部分可以用 一般的膜形成技術、光蝕刻與蝕刻技術來形成於丰導體底 材之上，而且曝光部分可以形成於伸入部分的端處。此使 得量子細線的定位控制，以及以相對而言還算平坦的半導 體底材之上量子細線的成形成爲可能。因此，單一電子電 晶體可以輕易地形成。因爲沒有使用特別的細緻（fine )處 理技術，因此可以提供一個高收穫率與高生產率之量子細 線製造方法，適合用減低之製造成本做大量生產。 如本發明之第二方面，提供一量子細線製造方法，其包 含以下步骤： ‘ 形成一階梯部分於一半導體底材之上； -9- 才、纸張K度迗用中囤因家標準（CNS)A.丨規格（210 X 297公坌） -------------是--------訂---------線 〈請先閱讀背面之注意事項再填寫本頁) 455946 A7 B7 五、發明說明 形成一第一氮化膜於一半導體底材之上層部分與下層部 分’由此而形成階梯部分； 罩住第一氮化膜的一區域，其覆蓋半導體底材之下層部 分’以及回蝕此第一氮化膜，結果曝光半導體底材之上層 部分； 形成一第一氮化膜於一半導體底材之曝光部分與第—氮 化膜之上，然後進行回蝕，結果曝光半導體底材之上層部 分： 形成一第一氧化膜，用氧化曝光之半導體底材上層部分 的方式，以及於半導體底材上沿著第一氮化膜側面形成一 線性伸入部分； 部分触刻位於半導體底材伸入部分上的第一氧化膜，結 果曝光伸入部分的一端； 外延地生長一細線部分於半導體底材伸入部分的端處曝 光部分之上； 移除第一、第二氮化膜與第一氧化膜，於細線部分外延 地生長之後；以及 形成一量子細線，其於移除第一、第二氮化膜與第一氧 化膜之後’以氧化半導體底忖而形成之第二氧化膜與半導 體底材隔離。 如本發明之量子細線的製造方法，線性伸入部分可以用 瓜的膜形成技術、光蚀刻與蚀刻技術來形成於半導體底 材之上，而且曝光部分可以形成&伸入部分的端處。此使 得量子細線的定位控制，以及以相對而言還算平坦的半導 -10- 用中_家標準（CNSMJ規格（_jlc χ 297公s ) --------------震--------訂--------- (請先閱讀背面之;1音？事項再填寫本頁、 A7 4 5 5 9 4 6 ____B7 五、發明說明（8 ) - i 1 ^-----------臭--- <請先閱讀背面之注意事項再填寫本頁> 體底材之上量子細線的成形成爲可能。因此，單一電子電 晶體可以輕易地形成。因爲沒有使用特別的細緻（fine)處 理技術，因此可以提供一個高收穫率與高生產率之量子細 線製造方法，適合用減低之製造成本做大量生產。更進一 步地，第二氮化膜的成形與回蚀進行於第一氮_化膜的乾钱 刻之後，也因此，光致抗蝕劑於蝕刻第一氮化膜之定位控 制邊際大約變爲兩倍。 如本發明之第三方面，提供一量子細線製造方法，其包 含以下步驟： _ 形成一溝槽於半導體底材上，其有一矩形剖面形狀： 形成一氮化膜於溝槽形成之半導體底材上； 回蚀此氮化膜，結果使半導體底材位於溝槽兩邊的部分 曝光： -線 形成一第一氧化膜，以氧化半導體底材位於溝槽兩邊的 部分曝光的方式，並且沿著第一氮化膜兩邊的表面，形成 線性伸入部分於半導體底材上； 邵分蚀刻位於半導體底材的兩個伸入部分之第一氧化 膜’結果曝光兩個伸入部分之端部； 外延地生長一細線部分於半導體底材兩個伸入部分的端 處曝光部分之上； 移除氮化膜與第一氧化膜，於細線部分外延地生長之 後；以及 形成一量子細線，其於移除氮杞膜與第一氧化膜之後， 以氧化半導體底材而形成之第二氧化膜與半導體底材隔 -11 - 本纸ik K度』丨丨彳中[^围家揉準（q\’s)/u規格（3】〇x 297公:g ) 4 5 59 4 6 B7 五、發明說明（9 離 經-部智迖封產局貴工消费合作社印製 如本發明之量子細線的製造方法，線性伸入部分可以用 一般的膜形成技術、光蝕刻與蝕刻技術來形成於半導體底 材之上，而且曝光部分可以形成於伸人部分的端處。此使 得量子細線的定位控制，以及以相對而言還算平坦的半導 體底材之上量子細線的成形成爲可能。因此，單一電子電 晶體可以輕易地形成D因爲沒有使用特別的細緻（㈣處 理技術，因此可以提供一㈣高收獲率與冑生產#之量子細 線製造方法，適合用減低之製造成本做大量生產。更進一 步地，還可以刪除在氮化膜回蝕與形成光罩之前，於溝槽 邵分之上區域形成抗蚀劑的步驟。 如一具體實施例，外延地生長一細線部分於半導體底 伸入#刀的、處曝光區域之上的步驟，包含：引入半導 底材至一反應腔，並且將在反應腔内之空氣排放出來， 得反應腔有一高眞空，不超過1〇-6陶爾；並且在之後， 一材料氣體流入反應腔内，使得進行細線部分之蒸氣 長，其於材料氣體部分壓力不超過10-2陶爾的狀況下。 如以上具體實施例之量子細線的製造方法，在將半導 展材引入反應腔之後，以及大氣壓成分與濕氣成分的雜 或是類似的東西都被排放之後，使得反應腔到處曾經有 不超過1 〇·6陶爾之高眞空，允許提倡外延生長於極乾淨 3衣境下。之後，以流入一材料氣體並且設定材料氣體部 壓力不超過1 〇·2陶爾，蒸氣成長昶進行，只有在半導體 材細線部分成長處端部或頂部之曝光區域之中。如果在 材 體 使 將 成 體 質 分 此 ---------------X--- (請先閱讀背面之注意事項再填寫本頁) 訂· .線. 12* &度過用中闽园家標準（CNS)A1規格 A7 455946 ______B7 五、發明說明（1〇 ) - , 反應階段材料氣體部分壓力超過10·2陶爾，那麼膜成長於 絕緣細膜的整個表面迅速地開始，無法成就選擇成長。因 此，使用一通常爲高眞空之CVD裝置，以控制反應腔内 眞空的程度、引入氣體量、引入的時間、半導體溫度等等 的方式’所欲尺寸之量子細線可以形成，而且有極高之可 再製率。 在一具體實施例中，量子細線的組成爲矽以及： 用以下任何爲材料氣體：甲矽烷（SiH4)、乙矽烷 (Si2H6)、丙矽烷（Si3Hs)、二.氣甲矽烷（SiH2Cl2；)或 tetrachlorosilane (SiCU)。 如以上具體實施例之量子細線的製造方法中，纽成爲矽 的量予細線只能以甲矽烷（SiH4)、乙矽烷（Si2H6)、丙矽烷 (Si3H8)、二氣甲石夕燒（SiH2Cl2)或 tetrachlorosilane (SiCL)爲 材料氣體，於半導體底材其伸入部分的端處曝光區域，並 用一般的化學蒸氣沉積法（CVD)裝置引起反應的方式來 形成。 在一具體實施例中，量子細線的组成爲鍺以及： 用甲鍺燒（GeH4)、乙錯fe (GesHJ或四氟化鍺germanium tetrafluoride (GeF4)之一爲材料氣體。 如以上具體實施例之量子細線的製造方法中，組成爲鍺 的量子細線只能以用甲鍺垸（GeH4)、乙鍺烷（Ge2H6)或四 氟化鍺（GeF4)之一爲材料氣體，於半導體底材其伸入部分 的端處曝光區域，並用一般的化‘學蒸氣沉積法（C V D )裝 置引起反應的方式來形成。 -13- 木纸&义度遺用中00家楛準（C\S〉A1規恪（210x297公呈） ---------------- (請先閱讀背面之注意事項再填寫本頁) 訂* · -線· 4^5946 A7 B7 五、發明說明（11 ) - 在一具體實施例中，量子細線的組成爲矽鍺以及： 用甲矽烷（SiH4)、乙矽烷（Si2H6)、丙矽烷（Si3H8) '二氣 甲石夕炫*(SiH2Cl2)或 tetrachlorosilane (SiCl4)之一的氣體，以 及甲鍺坑（GeHO、乙错烷（Ge2H0)或四氟化錯（GeF4)之一的 氣體，組成之混合氣體爲材料氣體。 如以上具體實施例之量子細線的製造方法中，組成爲石夕 鍺的量子細線只能以用甲矽烷（SiH4)、乙矽烷（Si2H6)、丙 石夕燒（Si3Hs)、二氣甲矽烷（SiH2Cl2)或 tetrachlorosilane (SiCl4)之一的氣體’以及甲鍺烷（GeH4)、乙鍺烷（Ge2H6) 或四氟化緒（GeF4)之一的氣體’组成之混合氣體爲材料氣 體，於半導體底材其伸入部分的端處曝光區域，並用一般 的CVD裝置引起反應的方式來形成。 在一具體實施例中’量子細線的組成爲鋁以及： 一種有機鋁爲材料。 如以上具體實施例之量子細線的製造方法中，組成爲鋁 的量子細線只能以用一氫鋁二甲基之有機鋁（dmah: (CH3)2AlH )，或類似之有機材料爲材料，於半導體底材其 伸入部分的端處曝光區域，並用—般的CVD裝置引起i 應的方式來形成" 一具體實施例提供一半導體裝置，其有一源區、一汲 區、-位於源區與没區間之通道區、—控制流過通道區之 通道電流的閘g、—位於通道區與网區之間之浮動閘區、 -第-絕緣膜位於浮動閘區㈣·區之間H第二絕緣 膜位於通道區與浮㈣區之間、纟中浮動㈣包含以量子 ‘14· 公坌） n 1 I n n n I 士 · n I n 1^OJ n If K I (請先閱讀背面之注意事項再填寫本頁} 455946 Λ7 _ B7 五、發明說明（12 ) ^
I 細線製造方法所形成之量子細線。 如採用以上具體實施例之量子細線的半導體底材，由以 上量子細線製造方法所形成半導體底材（或金屬）組成的量 子細線’其做用爲序動間區。使用此配置，電荷的累積減 少，並且注入浮動閘區的電荷量可以減低D此舉可得—小 功率、咼岔度以及大容量的非揮發性記憶。一高收穫率與 高生產率的非揮發性記憶，可以於低成本做大量生產。更 進一步地，採用具體實施例中量子細線之半導體裝置，可 以架設於與矽基大型積體電路的同樣的底材上，做爲一半 導體裝置，其有量子細線成爲單一電子裝置的基礎。 一具體實施例提供一半導體裝置，其有—源區、一没 區、一位於源區與汲區間之通道區' 一控制流過通道區之 通道電流的閘區，以及一閘區絕緣膜位於通道區與閘區之 間，其中通道區包含以量子細線製造方法所形成之量子細 線3 如採用以上具體實施例之量子細線的半導體底材，由以 上量子細線製造方法所形成半導體底材（或金屬）組成的量 子細線，其做用爲通道區α以此法配置，通道區在與量子 細線長邊方向垂直的方向量子化，呈現線性的傳導。此舉 可得一電晶體其可操作於超高速，並提供一適合大量生產 之「5j收穫率與鬲生產率的低成本、超高速電晶體3採用具 體實施例中量子細線之半導體裝置，可以架設於與矽基大 型積體電路的同樣的底材上，做爲一半導體裝置，其有量 子細線成爲量子效應裝置的基礎。 |__ - 15- 冬义煨尺度这用中0國家標革（(：\3)八丨規格（2]〇)^97公 --------------------- (請先閱讀背面之注意事項再填寫本頁) 訂： -線. ^;'ff^"!i·財產局貨工消赀合作社印製 椏濟Θ智«.1財產局Μ工消费合作社印製 455946 A7 I-----^ G7 五、發明說明（13 ) 一具體實施例提供—半導體裝置，包含：以量子細線製 化方法製造之量子細，線；一以量子細線介位（⑽印―） 所形成二絕緣膜；以及電極的形成將絕緣膜夾於其中，其 中當電壓施於電極之上時，量子細線發射光線。 如採用以上具體實施例之量子細線的半導體底材，靠著 在絕緣膜部分間，由將以前所提之量子細線製造方法的量 子細線介位的方式所得之量子限定效應，並更進一步介位 電極間的絕緣膜邵分間，量子細線變成了有一直接轉移型 的帶（band)結構。如果爲了將電子注入量子細線中，施 一電壓於電極上來推動一隧道電流，然後電子轉移發生於 量子細線中，致使發光。因此，可提供一適合大量生產之 高收穫率與高生產率的低成本之發光裝置^更進—步地， 採用具體實施例中量子細線之半導體裝置，可以架設於與 矽基大型積體電路的同樣的底材上，做爲一半導體裝置， 其有量子細線成爲量子效應裝置或單一電子裝置的基礎。 以應用此半導體裝置做爲發光裝置，或一光電訊號轉換裝 置的方式’電子電路與光學通訊電路可以彼此組合。 一具體實施例提供一半導體裝置，由量子細線提供，其 量子細線是由量子細線製造方法组成，而其一部分爲η型 半導體，另一部分爲Ρ型半導體，其中 當有一電壓施於量子細線的η型半導體部分以及ρ型丰 導體部分時，量子細線發射光。 如以上之具體實施例採用量子線的半導體装置，用以 上之量子細線製造之方法所形成的量子細線，其一部分由 -16- 中 s Η 家揉準（CNSM.1 規格（:)1ϋ x 公,¾ ) — — — — — — —— —--I I . I I I I 11 I I · I I i I---- (請先閱讀背面之注意事項再填寫本頁) 455946 A7 ____B7__ 五、發明說明（14 ) - η型半導體部分组成’另一部分由p型半導體部分組成。 此量子細線有一直接轉移型的帶結構，靠量子限定效應， 以及一 ρ η結形成於邊界區，其位於量子細線的η型半導體 邵分以及ρ^}半導體邵分之間。因此，將一電壓_施於量子 細線的η型半導體部分以及ρ型半導體部分，電子與洞的 再結合發生於ρ η結邵分，致使光的發射。因此，可提供 一適合大量生產之高收穫率與高生產率的低成本之發光裝 置。更進一步地’採用具體實施例中量子細線之半導體裝 置’可以架設於與矽基大型積體_電路的同慄的底材上，做 爲一半導體裝置’其有量子細線成爲量子效應裝置或單一 電子裝置的基礎。以應用此半導體裝置於發光裝置，或— 光電訊號轉換裝置的方式’電子電路與光學通訊電路可以 彼此组合。 —具體實施例提供一半導體裝置，其提供三或多個量子 細線，其以量子細線製造方法形成，大約等距離彼此平 行，其中此三或多個量子細線任何之一的半導體禁用帶， 此量予細線因位於内部，其被做得小於位於量子細線兩邊 禁用帶的能隙，且其中當一電壓施於位於兩邊的量子細線 上時，位於兩邊的量子細線之内部的量子細線發射光3 如以上之具體實施例採用量子細線的半導體裝置，以量 子細線製造方法形成之此三或多個量子細線任何一個的半 導體禁用帶，此量子細線因位於其内部，其被做得小於位 於量子細線兩邊禁用帶的能隙。’此量子細線靠量子限定效 應，變成有一直接轉移型的帶結構，而且此加倍的異性 -17- 本纸:¾尺度適用中园固家標準（CNSM_1规格（LMO χ 297公笼） -I I —>111111!![1 » - 1 (請先閱讀背面之注意事項再填寫本頁) 訂· •線· A7 /15 5 9 4 6 B7 五、發明說明（15 ) (hetero )結構在其中電子與洞再結合的效率高。因此，施 一電壓於位於兩邊的量子細線上，電子與洞的再結合發生 於内部的量子細線上，其禁用帶的能隙小，致使發射光β 因此’提供一適合大量生產之高收穫率與高生產率的低成 本之發光裝置。更進一步地，採用具體實施例中量子細線 之半導體裝置，可以架設於與碎基大型積體電路的同樣的 底材上，做爲一半導體裝置，其有量子細線成爲量子效應 裝置或單一電子裝置的基礎。以應用此半導體裝置於發光 装置’或一光電訊號轉換裝置的方式，電子電路與光學通 訊電路可以彼此組合。 圖式描述 本發明可藉由以下詳細之描述變得更清楚，而附圖只是 做爲示範之用，因此並非限制本發明，其中： 圖1 Α至1 I爲如本發明第一具體實施例之量子細線製造 方法的流程圖； 圖2A至2E爲如本發明第二具體實施例之量子細線製造 方法的流程圖； 圖3 A至3 Η爲如本發明第三具體實施例之量子細線製造 方法的流程圖； 圖4爲一非揮發性記憶的平視圖，此非揮發性記憶做用 爲半導體裝置’其採用如第四具體實施例之量子細線； 圖5爲圖4中沿著線5 _ 5的斷面圖； 圖6爲圖4申沿著線6_6的斷面_ ; 圖7爲一金屬氧化物半導體場效應電晶體（M〇SFET)的 -18 - 本紐尺度遺中關家捸準规格； -----—1I1II1- t衣· I I I I I — I 訂- - - - - - --- (請先閱讀背面之注意事項再填寫本頁) 裎濟5:-智慧財產局3工"'费合作社印製 455946 A7 ______B：____ 五、發明說明（16 ) — 平视圖’做用爲一半導體裝置，其採用本發明第五具體實 施例的量子細線； 圖8爲圖7中沿著線8-8的斷面圖； 圖9爲圖7中沿著線9 - 9的斷面圖； 圖10爲一發光裝置的斷面圖，此發光裝置的做用爲一 丰導體裝置，其採用本發明第六具體實施例的量子細線； 圖11爲一發光裝置的斷面圖，此發光裝置的做用爲一 丰導體裝置，其採用本發明第七具體實施例的量子細線； 圖1 2示圖1 1的帶結構之視圖；. 圖Ϊ 3 A至1 3 E爲如本發明第八具體實施例之量子細線製 造方法的流程圖； 圖1 4示第八具體實施例之光發射裝置帶結構的視圖； 圖1 5 A至1 5 F爲如傳统式之量子細線製造方法的矽量子 細線製造方法流程圖；以及 圖1 6 A至1 6 G爲如傳統式之量子細線製造方法使用兩個 矽晶圓的矽量子細線製造方法流程圖。 較佳具體實施例之詳細描述 本發明之量子細線製造方法，以及採用此量子細線之半 導體裝置，將於以下以圖式所用的具體實施例來詳細描 述0 (第一具體實施例） 圖1 A至丨I爲如本發明第一具體實施例之量子細線製造 方法的流程圖； 首先，如圖1 A所示，一矽底材1圖案化’之後蚀刻’形 -19- 本泜&尺度適硐中因國家標準（CNS)Al規格（2.UJ X 297公：t ) ---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟把智慧財產局員工消赀合作社印製 4 5 5 9 4 6 A7 _ B7 五、發明說明（17 ) - 成一 1¾梯部分2 ’其有位準差.約爲’舉例來説，1〇〇毫微 米。 其次，如圖1B所示，一氮化膜3，其有一膜厚度爲，舉 例來説’ 1 0 0毫微米，以化學蒸氣沉積法（C v D )或類似 之方法形成於矽底材1上。 再其次，如圖1 C所示，一光致抗蚀劑圖案4形成，使得 其端表面定位於氮化膜3之階梯部分3a之上。 接著，如圖1 D所示’氮化膜3用抗蝕劑圖案4爲光罩被 異方向蝕刻移除。在此例中，氮化膜3在抗蝕劑圖案4下 面的區域完整’沒有被轴刻’丑氮化膜3與階梯部分2接 觸的部分其形狀像一邊牆。在此例中，光致抗蝕劑圖案4 的形成使用其端表面定位於第一氮化膜3的階梯部分3 a 上’如圖1 C所示，屬於氮化膜3階梯部分2的附近部分， 並且蝕刻得最深’以有一類似邊牆的形狀，而並沒有達到 矽底材1。 接下來’如圖1E所示，矽底材1的上層部分（其因爲沒 有被形成階悌部分2的矽底材1上層部分與下層部分中的 氮化膜3所覆蓋）被氧化，形成一氧化膜5。在此例中，關 於階梯部分2的氧化（如圖！ d中所示），氧化籽（s e e d )的 擴散被氮化膜3壓抑了，且因此，一線性伸入部分6留在 氮化膜3的側面上。 接下來，如圖1 F所示，氧化膜5被’舉例來説，溼蝕 刻’結果曝光線性伸入部分6的碱部或頂部。 接下來，如圖1G所示，底材置於一高眞空之CVD (化 -20- 本 沩用中 家標準(C\S)ATil&(210x297 I 1IIIIIIII1I—1*^* I I — I I I I ,f I I I ----1 I (請先閱讀背面之注意事項再填寫本頁) 455946 A7 B7 五、發明說明（18 ) - . (請先閱讀背面之注急事項再填寫本頁> 學蒸氣沉積）裝置的反應腔中，且之後在反應腔中的空氣 被排出，一直到不高於1 〇-δ陶爾的眞空形成。之後，供應 silane (SiH4)或是乙矽烷（Si2H6)氣體，而底材溫度约設爲 550°C至600°C，一矽細線7外延地生長於位於伸入部分 6 (示於圖1 F中）頂部之曝光區域上。在此例中，吾人需求 將矽細線7以接下來氧化的步驟與矽底材1隔離開，並也 因此，矽細線7長得比矽底材1的連接部分寬《 接著，如圖1Η中所示，氮化膜3與氧化膜5用氫氟酸、 磷酸或類似的酸以溼蝕刻的方式移除。 最後，如圖1 I中所示，進行氧化作用來形成氧化膜 5 A，在矽細線7 (示於圖〗Η中）與矽底材1之間，形成與 矽底材1隔離之矽量子細線7 a。 如以上所描述’線性伸入部分6，用一般的膜形成技 術、光蝕刻與蝕刻技術來形成於半導體底材之上，而且曝 光部分可以形成於伸入部分6的端處。此使得量子細線7 a 的定位控制’以及以相對而言還算平坦的半導體底材之上 量子細線的成形成爲可能3因此，單一電子電晶體可以輕 易地形成。因爲沒有使用特別的細緻（fine )處理技術，因 此可以提供一個高收穫率與高生產率之量子細線製造方 法，適合以減低之製造成本做大量生產。 (第二具體實施例） 圖2 A至2 E爲如本發明第二具體實施例之量子細線製造 方法的流程圖。 ' 首先’當形成光致抗蝕劑4來將第一具體實施例圖〗 <：中 -21 - 本舐張尺度IS φ S囤家標準（CNS)Al規格（2.!〇 >c 297公* ) 455946 A7 B7 五、發明說明（19 ) _ 4第一氮化膜3圖案化時，其端表面需要被定位於第一氮 化膜3之階梯部分3 a之上。亦即，在圖2A中’光致抗蝕 劑4的端表面需要位於第一氮化膜3之階梯部分3 a的一定 位控制邊際8之内，當然第—氮化膜3的厚度做得厚，使 得光致抗蝕劑圖案的端表面可以定位於第一氮化膜3之階 梯部分3 a上，利用定位光致抗蝕劑圖案端表面的準確 度，如在第一具體實施例中之傳統之大型積體電路技術。 在本發明的第二具體實施例中，用來圖案化第一氮化膜 3之光致抗蝕劑圖案其端表面的定位控制邊際寬度，大約 爲第一具體實施例的兩倍。 首先’早期階段的處理步骤與第一具體實施例圖1 A和 1 B中所示的一樣。 接#，在光致抗蚀劑圖案4的端表面位於定位控制邊際 8的右手邊（示於圖2 A中）的例子中，如圖2 b接著圖1 b所 示，如果第一氮化膜3被乾蝕刻的話（使用圖案化第一氮 化膜3的光致抗蝕劑圖案4爲光罩），那麼矽底材〗一曝光 部分9形成了。如果此處理步驟與第一具體實施例一致的 話’碎應當也在珍底材1曝光部分9之上外延地生長。因 此，曝光部分9在下一步驟中將被填滿。 亦即是’如圖2 C中所示’在移除光致抗蝕劑圖案4 (示 於圖2 B中）之後，一第二氮化膜1 0，其有膜厚度爲，例 如，1 0 0毫微米，形成於矽底材1上。在此階段中，以適 當地變化第二氮化膜1 0的膜厚度，如矽底材1曝光部分9 (示於圖2B中）之厚度，在第二氮化膜1〇成形後的表面不 -22 - — II ---t- i *-------訂 — - --- (請先間讀背面之ii意事項再填寫本頁) 鉸濟^^¾一財產局Ρ'工消货合作社印製 455946 Α7 _ Β7 五、發明說明（20 ) - 平坦度可以被減低。 接下來’如圖2 D中所示，回蚀第二氮化膜，使得上層 部分與下層部分（其形成矽底材1的階梯部分2)間之上詹 部分被曝光。 接著，如圖2E中所示’碎底材1的上層部分，因沒有被 第一氮化膜覆蓋’被氧化來形成一氧化膜5 «3在此階段’ 類似第一具體實施例’關於妙底材1上層部分的氧化，氧 化籽（seed )的擴散被氮化膜3壓抑了，且因此，一線性伸 入部分6留在氮化膜3的侧面上。 用進行後續類似圖1 F至1 I的處理步驟的方式，可以形 成一量子細線。 如以上所描述，第二具體實施例產生與第一具體實施例 相同的效果，並且光致抗蝕劑4端表面的定位控制邊際可 以爲第一具體實施例中的兩倍。 (第三具體實施例） 圖3 A至3 Η爲如本發明第三具體實施例之量子細線製造 方法的流程圖。 首先，如第-或第二具體實施例，吾人需求光致抗蝕劑 形成於從矽底材階悌部分預定範圍的位置中，用來圖案化 第一氤化膜。 …如本發明〈第三具體實施例，开)成圖案化第一氮化膜的 光致彳/L蝕釗之過粒是不需要的，且因此，處理步驟可以被 簡化。 · 首先，在一早期階段，如圖3 Α中所示，—矽底材〗〗被 -23 * 本纸奴、度这財0 ®家@ (CKS) A1規格（21ϋ X 297公笼了 I I I I —1 I - n I I - - II 一&JI - - -. _ ____ I (請先閱讀背面之注意事項再填寫本頁) 455946 A7 B7 經濟部智丛財產局員工消费合作社印製 五、發明說明（21 ) -
I i 圖案化’並且被矽蝕刻，結果形成—溝槽1 2，其有一矩 形剖面形狀。 接下來，如圖3B中所示’一氮化膜13形成於矽底材 上。在此階段，氮化膜1 3，其由階梯部分1 8所致使的氛 化膜1 3的階梯部分，膜厚度變厚直到在溝槽i 2兩旁的18 與1 8消失爲止《舉例來説，假設溝槽1 2在妙底材1 1上形 成的寬度爲0.2微米，那麼氮化膜1 3的膜厚度，不小於其 寬度的三分之四，亦即爲，不小於0.1 5微米。 接著，如圖3C中所示，回蝕氮化膜13，來曝光位於溝 槽1 2兩旁的秒底材1 1的兩邊部分。 接下來，如圖3 D中所示，於氧化矽底材1 1的溝槽1 2兩 邊部分，來形成一氧化膜】5。在此階段，類似第一具體 實施例，關於溝槽1 2 (示於圖3 A)底部分的氧化，氧化籽 (seed)的擴散被氮化膜1 3壓抑了，且因此，一線性伸入部 分16與16留在溝槽12底部的兩邊部分附近。 再下來，如圖3 E中所示，氧化膜1 5被濕蚀刻，結果只 有曝光線性伸入部分1 6與1 6端部的一部分。 接著，如圖3F中所示，底材置於一高眞空之CVD (化學 蒸氣沉積）裝置的反應腔中，且之後在反應腔中的空氣被 排出，一直到不高於1〇-0陶爾的眞空形成。之後，供應 silane (SiH4)或是乙矽烷（Si2H6)氣體，而底材溫度約設爲 55(TC至600X，一矽細線1 7外延地生長於位於伸入邵分 16與16(示於圖3E)頂部之曝光詮域。在此例中’吾人需 要將矽細線1 7與矽底材U，以接下來氧化的步驟隔離 -24- 適用中S國家標準（CNS)A-l规格（210 X 297公髮） I I — — — — — — — — — I I . I — if I i - « I ----I I I I I (請先閱讀背面之注意事項再填寫本頁) 455946 A7 B7 經濟^'-智慧財產局錡工消費合作社印裂 五、發明說明（22 ) .. 開，並也因此’矽細線1 7長得比矽底材1 i的連接部分 寬。 接著’如圖3G中所示，氮化膜13 (示於圖3F中）與第一 氧化膜1 5 (示於圖3 F中）用氫氟酸、磷酸或類似的酸以溼 I虫刻的方式移除。 最後，如圖3H中所示，進行氧化作用來形成氧化膜 1 5 A，在5夕細線1 7 (示於圖3 G中）與碎底材1 1之間，結果 形成與矽底材1 1隔離之矽量子細線丨7 a。 如以上所描述，第三具體實施例產生與第一具體實施例 類似的效應’使用其在回蝕氮化膜1 3之前將氮化膜丨3溝 槽1 2區域形成抗蚀劑的過程的方式，光罩的形成可以省 掉。 (第四具體實施例） 圖4爲一非揮發性記憶（閃速存儲器，電可擦可編程只讀 存儲器（EEPROM)或類似的存儲器）的平視圖，此非揮發 性記憶的作用爲半導體裝置，其採用如第四具體實施例之 量子細線；而圖5爲圖4中線5 - 5的斷面圖。 如圖4與圖5中所示，由一元件隔離區域22所包圍的矩 形區域’形成於矽底材2 1之上。大約在區域的令心處， 一毫微米尺寸大小的量子細線2 4形成，做爲一隧道氧化 膜2 3上的浮動閘區，其分方向大約垂直於此區域長度方 向，使用第一至第二具體實施例量子細線的製造方法。 接著，一控制閘絕緣膜25，·其有一膜厚度爲，〇毫微 米，使用化學,4氣沉積（c V D )的方式形成於隧道氧化膜 -25- 本义度这丨fj中0 S家標準（CN'S)A.丨規恪（2]〇 X 297 ) ------------- toi.-------訂.-------- (請先閱讀背面之注意事項再填寫本頁> 455946 A7 B7 五、發明說明（23 ) 2 3以及量子纟田線2 4上。再下來，閘電極2 6形成於控制閘 絕緣膜2 5上’並且之後源區2 7以及一汲區2 8以使用 閘電極26爲光罩之植入雜質離子的方式來形成，結果於 源區2 7與汲區2 8之間形成一通道區2 9。一非揮發性記 憶’其採用位於通道區2 9與閘電極2 6之間的浮動閘區内 的量子細線2 4，便組成了。 圖6爲圖4中沿著線6 - 6的斷面圖。量子細線2 4以如此的 配<1 ’使得其大約與圖4中跨源區27與汲區28的方向垂 直°如以上所描述，浮動閘區2 4被置於控制閘絕綠膜2 5 (做爲第一絕緣膜）與隧道氧化膜2 3 (做爲第二絕緣膜）之 間’形成於通道區2 9與閘電極2 6之間。 因此’以使用量子細線2 4爲浮動閘區的方式，其於浮 動閘區累積的電荷可以減低’允許一非揮發性記憶消耗小 功率’提供超高密度與大容量。 請注意’量子細線2 4不限於使用矽，而且可以用其他 半導體材料或金屬材料做成。因此，以使用量子細線2 4 爲浮動閘區的方式，可以提供一低成本之非揮發性記憶或 類似之記憶，有高收穫率與高生產率適合大量生產。 (第五具體實施例） 圖7爲一金屬氧化物半導體場效應電晶體（m〇SFet )的 平視圖’做爲一半導體裝置，其採用本發明第五具體實施 例的量子細線。圖8爲圖7中沿著線8 _ 8的斷面圖，而圖9 爲圖7中沿著線9 - 9的斷面圖。 如圖7、圖8、圖9中所示’一量子細線3 3形成，經由一 -26- 本紙張d適用中g g家標準（CNS)A丨規格（2丨〇 x 2町公坌） n I I —J I I n n I t f— - D n I ϋ 一：OJI n I I I (請先閱讀背面之注意事項再填寫本頁) 4559/1 c A7 B7 ^¾^^¾財產局Μ工"費合作社印製 五、發明說明（24 矽底材3 1上之一絕緣層3 2， 电竑伽。ΐ 弟至弟二疋一任何具體 只施例接下來，一閘锒络胳1 J 甘士 微米，以化興节A 、 一膜厚度爲30毫 予恶氣沉積（CVD)的方式形成於絕緣層32與 量子細線33上。接著，在閉絕緣膜34上之閘電極35成形 〈後，使用閘電極35爲光罩將雜質離子植入，於量子£田 線33内形成-源區36與没區37。在量予細線㈣之源區 36與汲區37間的—部分變成通道區3卜接著，以使量子 細線3 3的厚度不超過丨〇毫微米的方式，通道區3 8在與量 子細線3 3長度方向垂直的方向量子化、结果得到一超高 速金屬氧化物半導體場效應電晶體（m〇sfet )的線性傳 導。 因此，以使用量子細線3 3的一部分爲通道區3 8的方 式，可以提供一低成本之超高速電晶體（或類似），其有高 收穫率與咼生產率，適合大量生產。 (第六具體實施例） 圖10爲一發光裝置的斷面圖，此發光裝置的作用爲一 半導體裝置，其採用本發明第六具體實施例的量子細線。 如圖1 0中所示，數個直徑不超過1 0毫微米之量子細線 4 3形成’大致以定間隔彼此平行於一矽底材4 1的絕緣層 4 2上，以第一至第三任何具體實施例之一的方式。之 後，一閘絕緣膜4 4，其有一膜厚度爲3 0毫微米，以化學 蒸氣沉積（C V D )的方式形成於絕緣層4 2與量子細線4 3 上，而一透明之閘電極（I Τ Ο銦錫氧化物）4 5更進一步形 成於閘絕緣膜4 4之上。在此階段，靠量子限定效應，量 -27 農--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 455946 A7 ___B7__ — ' -------- 五、發明說明（25 ) - --------------真--- (請先閲讀背面之注意事項再填寫本頁) 子細線43變成了有一直接轉移型的帶結構，其中數個量 子細線4 3任何之一半導體禁用頻寬（此量子細線因位於内 部之故）’小於位於此一量子細線兩邊之量子細線之禁用 頻寬的能隙’提供一雙倍異性（hetero )結構，其中電子與 洞再結合的效率高。接著’一隧道電流以施電壓於閘電極 4 5與矽底材4 1的方式，流向絕緣層4 2與閘絕緣膜4 4的方 向，結果’電子被隧道電流注射入量子細線4 3中。結 果，電子轉移發生於量子細線4 3中，致使發射光。 以使用矽组成之量子細線4 3的方式，可提供一低成本 之高收穫率與高生產率，適合大量生產的發光裝置。請注 意’吾人需求量子細線4 3的數量不能小於三。 (第七具體實施例） ;線_ 經濟郎智.^.叫產局！3!;工消費合作社印製 圖11爲一發光裝置的斷面圏，此發光裝置的作用爲— 半導體裝置，其採用本發明第七具體實施例的量子細線。 如圖1 1中所示，數個直徑不超過1 0毫微米之量子細線5 3 形成於一矽底材5 1的絕緣層5 2上，以第一至第三任何具 體實施例之一的方式《之後，一閘絕緣膜5 4，以化學蒸 氣沉積（CVD)的方式形成s更進一步，以將η型雜質離子 植入量子細線5 3 —部分的方式，使用一光致抗蝕劑光罩 (圖未示）’來形成一 η型雜質區55。同樣地’ 一 ρ型雜質 區5 6 ’以將ρ型雜質離子植入量子細線5 3另一部分的方式 來形成。量子細線53，靠量子限定效應，變成了有—直 接轉移型的帶'結構’而一 ρ η結形·成位於量子細線5 3的型 雜質區5 5和ρ型雜質區5 6之間的邊界區。因此，—ρ η結 -28- 1.¾ Κ !適用1S 家標準（CNS)/V1 規格（miT797 公'~~ 455946 A7 B7 五、發明說明（26 ) - 帶結構形成’如圖12所示。在圖12中，示一傳導帶61、 一價電子帶61、一電子63與一洞64。然後，以施電壓於 η型雜質區55 (示於圖11)以及p型雜質區56 (示於圖11) 的方式，電子與洞再結合6 5發生於ρ η結部分，致使光的 發射（6 6示於圖1 2中）。以使用以上之矽組成之量子細線 53的方式’可提供一適合大量生產之高收穫率與高生產 率的低成本之發光裝置。 (第八具體實施例） 圖1 3 Α至1 3 Ε爲如本發明第八具體實施例之量子細線製 造方法的流程圖。 首先’如圖1 3 A中所示，以第一至第三任何具體實施例 之一的方式，一曝光區72形成於碎底材71。除了碎底材 71之曝光區72外，矽底材71的表面覆蓋一絕緣層（圖未 示）°其次’矽底材7 1之曝光區7 2以一第一絕緣詹7 3部 刀覆蓋，此第一絕緣層7 3由不同於前述之絕緣層的材料 組成。 其次，如圖1 3 B中所示，使一矽細線部分7 4生長於曝光 區7 2 (示於圖1 3 A )’其屬於矽底材7丨，並且沒有被使用 第一至第二具體實施例中量子細線製造方法之第一絕緣層 73復蓋。 接著，如圖〗3 C中所7K，在移除第—絕緣層7 3 (示於圖 1 3 A )之後，矽底材7 1之一曝光區7 2 a，其已被第一絕緣 層7 3覆盖’被再次曝光，而且二相同材料组成之第二絕 緣層7 5形成，使之覆蓋妙細線部分7 4。 -29- 本老用中闕家標準（CXS)A 1规格C沉公楚） I n .^1 I I I* I 1-t-rej« n I I (請先閱讀背面之注意事項再填寫本頁) -'"5,:智^时產局8工^赀合作社印製 4 5 5 9 4 6 A7 ___B7 五、發明說明（27 ) — 接下來，如圖1 3 D中所示，一矽鍺細線部分7 6生長於 矽底材7 1之曝光區7 2 a (示於圖1 3 C )，其沒有被使用第 一至第三具體實施例中量子細線製造方法所組成、使用甲 矽烷（SiHO與甲鍺烷（GeH4)爲材料氣體的第二絕緣層7 5所 覆蓋。 接著’如圖1 3 E中所示’在第二絕緣層7 5 (示於圖1 3 D) 移除之後’適當的離子植入<5夕緒細線部分7 6、一珍線部 分7 4 (位於碎鍺細線部分7 6左手邊）以及珍線部分7 4 (位 於矽鍺細線部分7 6右手邊）。 圖14示以上光發射裝置之帶結構。在圖14中，參考數 字81表示一傳導帶’而參考數字82表示一價電子帶。以 上所述之砂錯，其有比秒小的能隙，有一雙倍之異性 (hetero )結構，其中電子8 3與洞8 4集中於矽鍺細線部分 7 6 (示於圖1 3 E )。因此，電子與洞的再結合8 5發生得很 有致率，致使發射光（圖1 4中的8 6 )。 如以上所述’以使用硬组成之量子石夕線部分7 4，以及 石夕緒組成之量子妙線部分7 6的方法，可以提供一發光裝 置’其爲南收獲率與南生產率，適合以低成本大量生產。 雖然第一至第八具體實施例中採用矽.底材爲半導體底 忖，然半導體底材並不受制於此，並且允許以其他半導體 材料來製造。 雖然當第一至第八具體實施例中量子細線的材料爲碎的 時候，使用乙矽烷（ShH6)爲材料·氣體，但仍然可使用甲矽 烷（SiH4)、丙矽烷（Si3H8)、二氣甲矽烷（siH2Cl2)或 -30- 各泜張弔中0國家標準（CNS)A.l规格（2H) X 297公g ) -------------攻--------訂---------線 ctf先閱讀背面"4意事；再填寫本頁> 4 5 5 9·: A7 B7 五、發明說明（28 ) tetrachlorosilane(SiCl4)任何之一。 當量子細線的材料爲鍺的時候，可使用甲鍺烷（GeH4)、 乙緒燒（Ge2H6)或 germanium tetrafluoride (GeF4)任何之一爲 材料氣體。 當量子細線的材料爲矽鍺的時候，可使用甲矽烷 (SiH4)、乙碎烷（Si2H6)、丙矽烷（si3H3)、二氣甲矽烷 (SiH2C12)或 tetrachlorosilane (SiCl4)任何之一與甲鍺烷 (GeH4)、乙錄娱*(Ge2H6)或 germaniuin tetrafluoride (GeF4)任 何之一混合氣趙爲材料氣體。 如第一至第四具體實施例以及第六具體實施例中，當量 子細線的材料爲鋁的時候’可使用有機鋁（DMAH: (CH+AIH)，或類似之有機材料。 凊主意量子細線的材料，並不限制於使用砍的半導體、 鍺或沙錯’亦或限制於使用金屬紐。 本發明之製造量子細線的方法，其能夠形成一傳導材料 超細緻的細線，而無需使用任何特別細緻（fine )的處理裝 置，同時也可以應用於高密度大型半導體電路的接線。 此半導體裝置，其有一量子細線成爲量子效應裝置以及 單一電子裝置的基礎，並且由本發明製造量子細線的方法 所製造的，可以架設於與矽基大型積體電路的同樣的底材 上。以應用此半導體裝置於發光裝置’或一光電訊號轉換 t置的方式，電子電路與光學通訊電路可以彼此组合 由以上來看非常明顯的是，本奁明之製造量子細線方法 的第一方面並不受限於SOI (絕緣器上的矽），並且可以應 -31 - 本负張汶度ig用令囚國家標準（Ci\'S)Al規恪（210 刊7公笼） ----- 1·-------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經-部智！时產局P'工消费合作社印製 455946 A7 ____ B7 五、發明說明（29 ) .. 用於傳統使用的矽底材。因此，量子細線可以使用一低成 本的矽底材。氧化作用進行於矽細線的生長之後，用來將 矽細線與矽底材絕緣，且也因此，量子細線的底邊未置於 可以與半導體底材接觸（之處），此提供一完全電子的限定 區。更進一步地’只有使用一個矽底材，且因此，矽細線 可以形成’而無需特別的底材形成技術將兩矽底材經由絕 緣層彼此黏附。線性伸入部分可以用一般的膜形成技術、 光蝕刻與蝕刻技術來形成於半導體底材之上，而且曝光部 分可以形成於伸入部分的端處。此使得量子細線的定位控 制’以及以相對而言還算平坦的半導體底材之上量子細線 的成形成爲可能。因此’單一電子電晶體可以輕易地形 成。因爲沒有使用特別的細緻（fine )處理技術，因此可以 才疋供一個南收穫率與高生產率之量子細線製造方法，適合 以減低之製造成本做大量生產。 本發明之製造量子細線方法的第二方面有與第一方面相 同的效應。更進一步，於乾蚀刻第一氮化膜之後，用進行 成形與回蝕第二氮化膜的方式，於第一氮化膜蝕刻階段之 光致抗蝕劑的定位控制邊際幾乎雙倍，與本發明的第一方 面相較之下。 如本發明之製造量子細線方法的第三方面，除了本發明 第一方面的效應之外’在將氮化膜回蚀前之抗蚀劑與光罩 的形成過程可以省略掉，同樣也可減低製造成本3 如一具體實施例之製造量子細線方法，在形成量子細線 於半導體底材的伸入部分的端處的過程中，將半導體底材 -32- 本適甲中囚园家標準（CNS)A-S規格公f ) 文--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) 455946 A? _________B? 五、發明說明（30 ) 引入至一反應腔中，並且將空氣排放出來，使得反應腔有 一南具2 ’不超過1〇_6陶爾’之後，將-材料氣體流入反 應腔内Η吏得細線部分之蒸氣成長的進行，只有在半導體 底材的曝光區’其於材科氣體部分壓力不超過W陶爾的 狀況下。因此’用控制反應腔内眞空程度的方 <、引入材 料氣體的量、其引人的時間、底材的溫度等等，用一一般 高眞空化學蒸氣沉積（CVD)裝置，吾人所欲之量子細線 尺寸可以均句地形成，其有極高之再製率。 如具知貝施例之製造量子細線方法，量子細線以矽製 成，且使用以下任何之_爲材料氣體：甲矽烷（siHj、乙 石夕(Si2H6) '丙矽烷（Si：jH8)、二氣甲矽烷（5出2(：丨2)或 tetrachlorosilane (SiC丨4)。因此’反應是由一般的c VD裝 置引起’允許由矽製成之量子細線只有形成於半導體線性 伸入部分端部的曝光區。 如一具體實施例之量子細線的製造方法中，量子細線的 组成爲緒’並且用甲鍺烷（GeH4)、乙鍺烷（Ge2H6)或四氟 化鍺（Geh)之一爲材料氣體。因此，反應是由一般的 C V D裝置引起，允許由鍺製成之量子細線只有形成於半 導體線性伸入部分端部的曝光區。 如一具體實施例之量子細線的製造方法中，量子細線的 級成爲鍺，並且使用混合氣體，其包含甲矽烷（SiH4)、乙 砂烷（Si2H6) '丙矽烷（si3Hs)、二氣甲矽烷（SiH2Cl2)或 tetrachlorosilane (SiCl4)之一，與曱鍺烷（GeH4)、乙鍺烷 (Ge2H6)或四氟化鍺（GeF4)之一，來做爲材料氣體。因此， -33- ----------------- (請先閱讀背面之注意事頃辱真萏‘肓一 訂· -線. ίΐ;3·#技这时產局ί-κ,τ.消t合作社印製 455946 A7 B： 五、發明說明（31 ) - « 反應是由一般的CVD裝置引起，允許由鍺製成之量子細 線只有形成於半導體線性伸入部分端部的曝光區。 如一具體實施例之量子細線的製造方法中，量子細線的 組成爲鋁，並且使用一有機鋁爲材料。因此，反應是由一 般的CVD裝置引起’允許由鍺製成之量子細線只有形成 於半導體線性伸入部分端部的曝光區。 如一半導體裝置，其採用具體實施例之量子細線的製造 方法’量子細線的组成爲半導體（或金屬），其由以上之量 子細線的製造方法形成，作爲浮動閘區。使用此配置，電 荷的累積減少，並且注入浮動閘區的電荷量可以減低β此 舉可得一小功率、高密度以及大容量的非揮發性記憶。得 到一高收穫率與高生產率的非揮發性記憶，適合於低成本 做大量生產。更進一步地，採用本發明之量子細線之半導 體裝置，可以架設於與矽基大型積體電路的同樣的底材 上，做爲一半導體裝置，其有量子細線成爲單一電子裝置 的基礎。 如此半導體裝置，其採用具體實施例之量子細線的製造 方法，量子細線的組成爲半導體（或金屬），其由以上之量 子細線的製造方法形成，作爲通道區。以此法配置，通道 區在與量子細線長邊方向垂直的方向量子化，呈現線性傳 導。因此’可得-電晶體其可操作於超高速，&允許—低 成本適合大量生產之高收穫率與高生產率的超高速電晶 體。採用具體實施例中量子細線免半導體裝置，可以架設 於與矽基大型積體電路的同樣的底材上，做爲一半導體裝 -34 - 本fdS用中S闷孓標準（CNS)A1規格^------ 11 J 111 i 111II— * 11-----^ ---------- (請先閱讀背面之注意事項再填寫本頁) 4559 4 6 Α7 Β7 五、發明說明（32 ) _ 置，其有量子細線成爲量子效應裝置的基礎。 如此半導體裝置’其採用具體實施例之量子細線的製造 方法’靠著在絕緣膜部分間，由以上所提之量子細線製造 方法的量子細線介位所得之量子限定效應，並更進一步介 位電極間的絕緣膜部分間，量子細線變成了有—直接轉移 型的帶結構。如果爲了將電子注入量子細線中，施一電壓 於電極上來推動一隧道電流，電子轉移發生於量子細線 中，致使發射光。因此，可提供一適合大量生產之高收穫 率與高生產率的低成本發光裝置，更進一步地，採用具體 實施例中量子細線之半導體裝置，可以架設於與矽基大型 積體電路的同樣的底材上，做爲一半導體裝置，其有量子 細線成爲量子效應裝置或單一電子裝置的基礎。以應用此 半導體k置做爲發光裝置’或一光電訊號轉換裝置的方 式，電子電路與光學通訊電路可以彼此组合。 如此半導體裝置’其採用一具體實施例之量子細線，其 量子細線的一部分是由以上之量子細線製造方法组成，其 組成爲η型半導體，量子細線另一部分的組成爲p型半導 體。此量子細線靠量子限定效應，有一直接轉移型的帶辞 構。一 ρ η結形成位於量子細線的^型半導體以及ρ型半 導體間之邊界區。因此’以將一電壓施於量子細線的η型 半導體以及Ρ型半導體的方式，電子與洞的再結合發生於 ρ η結部分，致使光的發射。因此，可提供一適合大量生 產之高收穫率與高生產率的低成'本之發光裝置。更進—步 地，採用具體實施例中量子細線之半導體裝置，可以架咬 -35- I I I I I — — — — —---*'Α-------I ----------» 1 (請先閱讀背面之注意事項再填寫本頁) 本好.¾乂度这屮中闯囚家燸準（CNS)A-i規格（210x297 ) 4 5 59 46 A7 B7 五、發明說明（33 ) - . 於與矽基大型積體電路的同樣的底材上，做爲一半導體裝 置，其有量子細線成爲量子效應裝置或單一電子裝置的基 礎。以應用此半導體裝置於發光裝置，或一光電訊號轉換 裝置的方式，電子電路與光學通訊電路可以彼此組合。 如此半導體裝置，其採用一具體實施例之量子細線，由 以上所述的量子細線製造方法的三或多個量子細線之任何 —個的半導體禁用帶，此量子細線因位於其内部，做得小 於位於此一量子細線兩邊禁用帶的能隙。此量子細線靠量 子限定效應’變成有一直接轉移型的帶結構，而且此加倍 的異性（hetero )結構，在其中由於禁用帶的能隙小於位於 量子細線兩邊的能隙，電子與洞再結合的效率高。因此， 以施一電壓於位於兩邊的量子細線上的方式，電子與洞的 再結合發生於内部的量子細線上，使發射光。因此，提供 一適合大量生產之高收穫率與高生產率的低成本發光裝 置。更進一步地’採用具體實施例中量子細線之半導體裝 置，可以架設於與矽基大型積體電路的同樣的底材上，作 爲一半導體裝置，其有量子細線成爲量子效應裝置或單一 電子裝置的基礎。以應用此半導體裝置於發光裝置，或一 光電訊號轉換裝置的方式，電子電路與光學通訊電路可以 彼此組合。 本發明以如此描述，很明顯可以變化其他方式來描述。 那些變化不脱乎本發明之精神與範園，而且對熟知此項技 藝之人士而言爲明顯的所有的修生案，都在以下所包括的 申請卑利範圍之内。 -36- I.-- 1^1 ij I 八· n It, VI -口 1 I (請先閱讀背面之注意事項再填寫本頁} B7 五、發明說明（34 ) 參考數字符號： 1、 1 1 :矽底材 2、 1 2 :階梯部分 3 ' 1 3 :氮化膜 4 :圖案化氮化膜之光致抗蝕劑 5 ' 1 5 :第一氧化膜 5A、15A :第二氧化膜 6、 1 6 :伸入部分 7、 1 7 :矽細線部分 7 a、1 7 a :量子細線 8 :光致抗蝕劑的圖案以及表面位置控制邊際 9 :矽底材曝光部分 1 0 :第二氮化膜 2 1 :沙底材 2 2 :元件隔離區 2 3 :隧道氧化膜 2 4 :量子細線 2 5 :控制閘絕緣膜 2 6 :間電極 2 7 :源極 2 8 :漏極 2 9 :通道區 3 1 :矽底材 ‘ 3 2 :絕緣層 -37- 本呔張尺1:1用十巴國家標箪（CN；S)A-1規格（3ϋ X297公坌） ' 克--------訂---------線 (請先閱讀背面之泫意事項再填寫本頁> Λ7 _B7_ 五、發明說明（35 ) - (請先間讀背面之注意事項再填寫本頁) 3 3 :量子細線 3 4 :閘絕緣膜 3 5 :閘電極 3 6 :源極 3 7 :漏極 3 8 :通道區 4 1 :矽底材 4 2 :絕緣層 4 3 :量子細線 4 4 :閘絕緣膜 4 5 :透明閘電極（I T 0 ) 5 1 :矽底材 5 2 :絕緣層 5 3 :量子細線 54 :絕緣層 5 5 : η型雜質區 5 6 : ρ型雜質區 6 1 :傳導帶 經濟郜智兑財產局員工消費合作社印封 6 2 :價電子帶 6 3 :電子 64 :洞 6 5 :電子與洞再結合 6 6 :光發射 7 1 :碎底村 -38- 本纸張<度这闹中舀因家標筚（CNS)A-l規格（21ϋ X 297公坌） 455946 A7 B7 五、發明說明（36 ) - (請先閱讀背面之注意事項再填寫本頁) 7 2 :矽底材曝光部分 7 3 :第一氮化膜 7 4 :矽細線 7 5 :第二氮化膜 7 6 :矽鍺量子細線 8 1 :傳導帶 8 2 :價電子帶 8 3 :電子 84 :洞 ^濟钚智^时·4局工消f合作社印智 8 5 :電子與洞再結合 8 6 :光發射 1 1 1 :矽（100)-底材 1 1 2 :蝕刻光罩 1 1 3 :氮化矽膜 1 1 4 :抗蚀劑 1 1 5 :矽細線 1 1 6 :氧化膜 1 2 1 :矽底材 1 2 2 :矽底材投射部分 1 2 3 :氧化矽基絕緣膜 1 2 4 :另一攻底材 i 2 5 :島形矽 1 2 6 :多晶秒圖案 I 2 7 :熱氧化膜 -39- 衣纸中囚囵家標準（CMS)A.丨规格（210x297公呈） A7 ^ 5 59 46 B7 五、發明說明（37 ) - 1 2 8 :邊牆 1 2 9 :量子細線 (請先閱讀背面之注意事項再填寫本頁) -40- 木纹仏尺1这用中0阀家標準（CNS)Al规格（210x297公楚）

Claims (1)

  1. 麗08 455946 六、申請專利範圍 - 1. 一種量子細線製造方法，包含以下步裸： 形成一階梯部分於一半導體底材之上； 形成一氮化膜於一半導體底材之上層部分與下層部 分，由此而形成階梯部分； 罩住氮化膜的一區域，其覆蓋半導體底材之下層部 分，以及回蝕該氮化膜，結果曝光該半導體底材之上層 部分； 以乳化曝光之半導體底材上層部分的方式，形成一第 一氧化膜，以及於半導體底材上沿著氮化膜側面形成一 線性伸入部分： 邵分蚀刻位於半導體底材伸入部分上的第一氧化膜， 結果曝光該伸入部分的一端； 外延地生長一細線部分於半導體底材伸入部分的端處 之曝光區域之上： 於細線部分外延地生長之後，移除氮化膜與第一氧化 膜；以及 形成一量子細線，其以移除氮化膜與第—氧化膜之後 氧化半導體底材而形成之第二氧化膜與半導體底材隔 離3 2 一種量子細線製造方法，包含以下步驟： 形成一階梯部分於一半導體底材之上： 形成一第一氮化膜於一半導體底材之上層部分與下層 部分’由此而形成階梯部分；· 罩住第一氮化膜的一區域，其覆蓋半導體底材之下層 -41 - 本纸張义度適用十國國家標準（CXS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ^ --------. I I — I I — I - 丨 45 59 /i A8 B8 C8 D8 六'申請專利範圍 _ 邵分’以及回姓該第一氮化膜，結果曝光半導體底材之 上層部分； 形成一第二氮化膜於一半導體底材之曝光的上層部分 與第一氮化膜之上，然後進行回蝕，結果曝光半導體底 材之上層部分； 以氧化曝光之半導體底材上層部分的方式，形成一第 一氧化膜’以及於半導體底材上沿著第一氮化膜側面形 成一線性伸入部分； 邵分#刻位於半導體底材伸入部分上的第一氧化膜， 結果曝光伸入部分的一端； 外延地生長一細線部分於半導體底材伸入部分的端處 曝光部分之上； 於細線部分外延地生長之後，移除第一、第二氪化膜 與第一氧化膜：以及 形成一量子細線，其以移除第一、第二氮化膜與第一 氧化膜之後’氧化半導體底材而形成之第二氧化膜與半 導體底材隔離。 3. —種量子細線製造方法，包含以下步驟： 形成一溝槽於半導體底材上，其有一矩形剖面形狀； 形成一氮化膜於溝槽形成之半導體底材上； 回触該氮化膜，結果使半導體底材位於溝槽兩邊的部 分曝光： 以氧化—半導體底材位於溝槽禹邊的部分曝光的方式， 形成一第一氧化膜，並且沿著第一氪化膜兩側表面，形 -42- 本纸張弋度適用由囡國家標準（CN'S)A-l規格（210 X 297公·沒） {請先閱讀背面之注意事項再填寫本頁) ί --------訂·--------· 經-部智慧財產局員工消費合作杜印裂 A8 BS CS D8 申請專利範圍 成線性伸入部分於半導體底材上； 部分蝕刻位於半導體麻# m / 卞守磴展材的兩個伸入部分之 膜，結果曝光兩個伸入部分之端部； 外延地生長一細線部分於丰壤赠在g工 刀於千泽體底材兩個伸入部分的 端處曝光部分之上： 於細線邵分外延地生長之後，热路备A I k 农 < 佼移除氮化膜與第一氧化 膜；以及 形成量子細線，其以移除氮化膜與第一氧化膜之後， 氧化半導體底材而形成之第二氧化膜與半導體底材隔 離。 4.如申請專利範圍第1項之量子細線製造方法，其中 外延地生長該細線部分於半導體底材伸入部分的端處 之曝光部分之上的步骤包含·將半導體底材引入至一反 應腔中’並且將空氣排放出來，使得反應腔有一高眞 空，不超過1CT6陶爾；之後，將—材料氣體流入反應腔 内’使传細線部分之蒸氣成長的進行，於材料氣體部分 壓力不超過10·2陶爾的狀況下。 5-如申請專利範圍第4項之量子細線製造方法，其中 量子細線由碎组成，而且 使用以下任何之一爲材料氣體：甲矽烷（siH4)、乙矽 烷（Si2H6)、丙矽烷（Si3H8)、二氣甲矽烷（siH2ci2)或 tetrachlorosilane (SiCU) 0 6.如申請專利範固第4項之量子細線製造方法，其中 量子細線的組成爲錯，以及 -43- 本紙張&度1¾用中國舀家標準（CNS)A.l規格（21〇χ 297公釐） <請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 455^ 455^ 經一'-"郜智^^產局貢工消費合作社印㈢ Α8 Β8 CS D8 六、申請專利範圍 . 使用甲鍺烷（GeH4)、乙鍺烷（Ge2H6)或四氟化鍺（GeF4) 之一的氣體爲材料氣體。 7. 如申請專利範圍第4項之量子細線製造方法，其中 量子細線的组成爲矽鍺，並用 甲矽烷（SiH4)、乙矽烷（Si2H6)、丙矽烷（Si3Hs)、二氣 甲石夕燒（SiH2Cl2)或 tetrachlorosilane (SiCl4)之一的氣體， 以及甲鍺烷（GeH4)、乙鍺烷（Ge2H6)或四氟化鍺（GeF4)之 一的氣體，組成之混合氣體爲材料氣體。 8. 如申請專利範圍第4項之量子細線製造方法，其中 量子細線的組成爲鋁，並用 一有機鋁爲材料。 9. 一種半導體裝置，其有一源區、一没區、一通道區位於 源區與ί及區之間、一閘區用來控制通道電流流過通道 區、一浮動閘區位於通道區與閘區之間、一第一絕緣膜 位於浮動閘區與閘區之間，以及一第二絕緣膜位於通道 區與浮動閘區之間， 浮動閘區包含如申請專利範圍第1項之量子細線製造 方法所形成之量子細線。 10. —種半導體裝置，其有一源區、—汲區、一通道區位於 源區與汲區之間、一閘區用來控制通道電流流過通道 區，以及一閘絕緣膜位於通道區與閘區之間， 通道區包含如申請專利範圍第1項之量子細線製造方 法所形成之量子細線。 · 11. 一種丰導體裝置，其包含：以申請專利範圍第1項之量 -44 - 本好.渋义度適闬中3國家標準（CNS)AJ規格（2Ιϋ X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -I I I ----訂-- ---I I I < I A8B8C8DS 經濟部智«对產^:員工消«'.、合作祍印·*:':α — --- 六、申請專利範圍 - ; I 子細線製造方法所形成之量子細線： 一絕緣膜以介位（interposition )量子細線形成：以及電 極形成來將絕緣膜夾在其中，其中 當電壓施於電極之上時量子細線發射光。 12. —種半導體装置，有一量子細線，其以申請專利範圍第 1項之量子細線製造方法所形成，並且其中的一部分爲 η型半導體，而另一部分爲p型半導體，其中 當電壓施於η型半導體與ρ型半導體時，量子細線發射 光。 13. —種半導體裝置，有三或多個量子細線，其以申請專利 範圍第1項之量子細線製造方法所形成，大約以等間隔 彼此平行，其中 該三或多個量子細線之一的半導體禁用帶，該量子細 線因位於其内部，做得小於位於量子細線兩邊禁用帶的 能隙，且其中 當一電壓施於位於兩邊的量子細線上時，位於兩邊的 量子細線内部的量子細線發射光。 14_如_請專利範圍第2項之量子細線製造方法，其中 外延地生長一細線部分於半導體底材伸入部分的端處 之曝光部分之上的步驟’包含：引入半導體底材至—反 應腔，並且將在反應腔内之空氣排放出來，使得反廡腔 有一高眞空’不超過1〇·6陶爾；並且在之後，將—材料 氣體流入反應腔内，使得進行細線部分之蒸氣成長，於 材料氣體部分墼力不超過1 陶爾之狀況下。 -45- 本攻張又度適用φ囹國家標準（CNS)如規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 11---------線- 9 5 54 A8B8CSD8 經涪部智慧財產局員工消费合作社印製 六、申請專利範圍 一 15, 如申請專利範圍第i 4項之量子細線製造方法，其中 量子細線由碎組成，而且 使用以下任何之一爲材料氣體：甲矽烷（SiH4)、乙矽 烷（Si2H6)、丙矽烷（Si3H8)、二氣甲矽烷（SiH2Ch)或 tetrachlorosilane (SiCl4)。 16. 如申請專利範固第1 4項之量子細線製造方法，其中 量子細線的组成爲鍺，以及 使用甲鍺烷（GeH4)、乙鍺烷（Ge2H6)或四氟化鍺（GeF4) 之一的氣體爲材料氣體。 Π.如申請專利範圍第1 4項之量子細線製造方法，其中 量子細線的组成爲矽鍺，並用 甲矽烷（SiH4)、乙矽烷（si2H6)、丙矽烷（Si3Hs)、二氣 甲石夕烷（SiH2Cl2)或 tetrachlorosilane (.SiClJ 之一的氣體， 以及曱鍺烷（GeH4)、乙鍺烷（Ge2H6)或四氟化鍺（GeF4)之 一的氣體，組成之混合氣體爲材料氣體。 】8.如申請專利範圍第i 4項之量子細線製造方法，其中 量子細線的組成爲鋁，並用 一有機紹爲材料。 19· 一種半導體裝置，其有一源區 '一汲區' 一通道區位於 源區與ί及區之間、—閘區用來控制通道電流流過通道 區、—浮動閘區位於通道區與閘辱之間、一第一絕緣膜 位於浮動閘區與閘艮之間，以及_一第二|邑緣膜位於通道 區與浮動閘區之間， · 浮動閘區包含如申請專利範圍第2項之量子細線製造 -46- 核狄度適用+ a國家標準(CNS) Α4規格(210 X 297公,¾ ) (請先閱讀背面之注意事項再填寫本頁) 1Τ---------線- 4 Α8 BS C8 D8 六、申請專利範圍 __ 方法所形成之量子細線。 20. —種半導體裝置’其有一源區、一汲區、—通道區位於 源區與汲區之間、一閘區用來控制通道電流流過通道 區，以及一閘絕緣膜位於通道區與閘區之間， 通道區包含如申請專利範圍第2項之量予細線製造方 法所形成之量子細線。 21. —種半導體裝置’其有如申請專利範圍第2項之量子細 線製造方法所形成之量子細線；一絕緣膜以介位 (interposition )量子細線形成；以及電極形成來將絕緣膜 夾在其中，其中 當電壓施於電極之上時量子細線發射光。 22. —種半導體装置’有一量子細線，其以申請專利範圍第 2項之量子細線製造方法所形成，並且其中的一部分爲 η型半導體，而另一部分爲P型半導體，其中 當電壓施於η塑半導體與ρ型半導體時，奪子細線發射 光。 23. —種半導體裝置’有三或多個量子細線’其以申請專利 範圍第2項之量子細線製造方法所形成，大約以等間隔 彼此平行，其中 該三或多個量子細線之一的半導體禁用帶，其量子細 線位於其内部’做得小於位於量子細線兩邊禁用帶的能 隙，且其中 當一電壓:旅於位於兩邊的量+細線上時’位於兩邊的 量子細線内部的量子細線發射光。 -47 - (請先閱讀背面之注意事項再填寫本頁> 訂---------線. 經濟郎智钻財產局員工消费合作社印袈 AQ B8 CS D8 夂、申請專利範圍 __ 24. 如申請專利範圍第3項之量子細線製造方法，其中 外延地生長一細線部分於半導體底材伸入部分的端處 足曝光邵分·^上的步驟，包含：引入半導體底材至一反 應腔，並且將在反應腔内之空氣排放出來，使得反應腔 有一高眞空，不超過1〇·6陶爾；並且在之後，將一材料 氣體流入反應腔内，使得進行細線部分之蒸氣成長，於 材料氣體部分壓力不超過10·2陶爾之狀況下。 25. 如申請專利範圍第2 4項之量子細線製造方法，其中 量子細線由矽組成，而且 使用以下任何之一爲材料氣體：甲矽烷（SiH4)、乙矽 烷（Si]H6)、丙矽烷⑻汨8)、二氣甲矽烷（SiH2Cl2)或 tetrachlorosilane (SiCl4) 0 26. 如申請專利範園第2 4項之量子細線製造方法，其令 量子細線的组成爲緒，以及 使用甲鍺:ί先（GeH4)、乙鍺烷（Ge2H6)或四氟化鍺（ GeF4) 之一的氣體爲材料氣體。 27. 如申請專利範圍第2 4項之量子細線製造方法，其中 量子細線的組成爲矽鍺，並用 甲矽烷（SiH4)、乙矽烷（si2H6)、丙矽烷（Si3H8) '二氣 甲碎淀（SiH2Cl2)或 tetrachlorosilane (SiCl4)之一的氣體， 以及甲鍺烷（GeH4)、乙鍺烷（Ge；!H6)或四氟化鍺（GeF4)之 一的氣體’組成之混合氣體爲材料氣體3 28. 如申請專利範圍第2 4項之量子’細線製造方法，其中 量子細線的組成爲鋁，並用 -48- 本纸張虼度適用山同國家標準（CNS)A4規格（210 X 297公髮） >"--------訂---------線_ C請先閱讀背面之注意事項再填寫本頁)
    申請專利範圍 經-5!:智兑財產局3工消货合作社印製 一有機鋁爲材科。 29\Γ種半㈣裝置，其有—源區、m道廣位於 源區與汲區之間、一閘區用來控制通道電流流過通道 區、-浮動閘區位於通道區與問區之間、一第一絕緣膜 位於浮動閘區與閘區之間，以及一第二絕緣膜位於通道 區與浮動閘區之間， 浮動閘區包含如申請專利範圍第3項之量子細線製造 方法所形成之量子細線α 3〇· -種半導體裝置’其有—源區、一汲區、一通道區位於 源區與汲區之間、一閘區用來控制通道電流流過通道 區，以及一閘絕緣膜位於通道區與閘區之間， 通道區包含如申請專利範園第3項之量子細線製造方 法所形成之量子細線。 31. —種半導體裝置，其有如申請專利範園第3項之量子細 線製造方法所形成之量子細線；—絕緣膜以介位 (interposition)量子細線形成；以及電極形成來將絕緣膜 夾在其中，其中 當電壓施於電極之上時量子細線發射光。 32. —種半導體裝置’有一 T子細線’其以申請專利範圍第 3項之量子細線製造方法所形成，並且其中的一部分爲 η型丰導體，而另一部分爲p型半導體，其中 當電壓施於η螌半導體與ρ型半導體時，量子細線發射 光= · 33. —種半導體装置’有二或多個量予細線，其以申請專利 49 本紙任纥1汸用中园國家標準（CN'S)AO見格（210 X 297公g ) t請先閲積背面之江意事項再填寫本頁) ;--------訂---------線J 4559 AS B8 CS D8 六、申請專利範圍 - 範圍第3項之量子細線製造方法所形成，大約以等間隔 彼此平行，其中 該三或多個量子細線之一的半導體禁用帶，其量子細 線位於其内部，做得小於位於量子細線兩邊禁用帶的能 隙，且其中 當一電壓施於位於兩邊的量子細線上時，位於兩邊的 量子細線内部的量子細線發射光。 (請先閱讀背面之注意事項再填寫本頁) n n *n 「'4 am* J-D 線， ^-"智"^^局0'工消费合"钍印；^ -50- 本纸張乂度遣闬七同國家標準（CNSM!規格mu X297公釐）
TW089102193A 1999-02-10 2000-02-10 Quantum thin line producing method and semiconductor device employing the quantum thin line TW455946B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03273599A JP3869572B2 (ja) 1999-02-10 1999-02-10 量子細線の製造方法

Publications (1)

Publication Number Publication Date
TW455946B true TW455946B (en) 2001-09-21

Family

ID=12367106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102193A TW455946B (en) 1999-02-10 2000-02-10 Quantum thin line producing method and semiconductor device employing the quantum thin line

Country Status (4)

Country Link
US (1) US6351007B1 (zh)
JP (1) JP3869572B2 (zh)
KR (1) KR100363829B1 (zh)
TW (1) TW455946B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3748726B2 (ja) * 1999-01-28 2006-02-22 シャープ株式会社 量子細線の製造方法
KR100340929B1 (ko) * 1999-11-25 2002-06-20 오길록 금속 초박막을 이용한 단전자 트랜지스터
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
EP1421607A2 (en) 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100602084B1 (ko) 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법
KR100526480B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 양자점을 이용한 비휘발성 메모리 제조 방법
US20050181624A1 (en) * 2004-02-13 2005-08-18 International Business Machines Corporation Method of forming quantum dots at predetermined positions on a substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529632A (ja) 1991-07-22 1993-02-05 Matsushita Electric Ind Co Ltd 量子細線装置の製造方法
JPH06302513A (ja) * 1993-04-16 1994-10-28 Nippon Steel Corp 単結晶シリコン量子細線の製造方法
JP3572713B2 (ja) 1995-04-11 2004-10-06 ソニー株式会社 半導体量子細線デバイスの製造方法
JPH1197667A (ja) * 1997-09-24 1999-04-09 Sharp Corp 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子

Also Published As

Publication number Publication date
KR20000057981A (ko) 2000-09-25
JP3869572B2 (ja) 2007-01-17
US6351007B1 (en) 2002-02-26
KR100363829B1 (ko) 2002-12-06
JP2000232219A (ja) 2000-08-22

Similar Documents

Publication Publication Date Title
KR100903902B1 (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
US9006045B2 (en) Transistor including a gate electrode extending all around one or more channel regions
US8987827B2 (en) Prevention of faceting in epitaxial source drain transistors
US8841191B2 (en) Semiconductor device and method of manufacturing same
CN110610863B (zh) 半导体装置与其形成方法
JP3754568B2 (ja) 量子細線の製造方法
TW455946B (en) Quantum thin line producing method and semiconductor device employing the quantum thin line
JP2009065020A (ja) 半導体装置及びその製造方法
CN108878361A (zh) 半导体器件及其制造方法
JP4156500B2 (ja) 基板上にナノ積層体を形成する方法
TW439120B (en) A quantum thin line producing method and semiconductor device
US20070066023A1 (en) Method to form a device on a soi substrate
KR100629606B1 (ko) 고전압 소자 영역의 게이트 산화막 질 개선방법
US10566200B2 (en) Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings
CN110828542B (zh) 一种半导体器件及其形成方法
CN113594093A (zh) 半导体装置的形成方法
KR100682178B1 (ko) 시모스(ｃｍｏｓ)의 제조 방법
JP4146121B2 (ja) 半導体装置の製造方法
US11929401B2 (en) Method of forming a source/drain
KR101146956B1 (ko) 반도체 소자의 제조방법
KR100776648B1 (ko) 실리콘 기반 광소자 및 그 제조방법
TWI227566B (en) Partially depleted SOI MOSFET device
CN113471075A (zh) 半导体器件及其形成方法
KR20020008535A (ko) 반도체 소자의 제조 방법
TW200807711A (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees