JP3042645B2 - 半導体量子箱構造の製造方法 - Google Patents
半導体量子箱構造の製造方法Info
- Publication number
- JP3042645B2 JP3042645B2 JP20092A JP20092A JP3042645B2 JP 3042645 B2 JP3042645 B2 JP 3042645B2 JP 20092 A JP20092 A JP 20092A JP 20092 A JP20092 A JP 20092A JP 3042645 B2 JP3042645 B2 JP 3042645B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- layer
- quantum box
- quantum
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超高速の０次元電子ト
ランジスタ、あるいは低発振閾値を持つ量子箱構造レー
ザ等に利用される半導体量子箱に関するものである。
ランジスタ、あるいは低発振閾値を持つ量子箱構造レー
ザ等に利用される半導体量子箱に関するものである。
【０００２】
【従来の技術】従来のＡｌＧａＡｓ／ＧａＡｓ量子箱構
造を図１に示す。この量子箱は、ＧａＡｓ（００１）基
板１と、この基板１上に形成された第１のＡｌＧａＡｓ
層２と、この第１のＡｌＧａＡｓ層２の上にプレーナ成
長させたＧａＡｓ層３と、このＧａＡｓ層３の上に形成
され、かつ上記第１のＡｌＧａＡｓ層２との間に上記Ｇ
ａＡｓ層３を閉じ込める第２のＡｌＧａＡｓ層４とから
構成されている。
造を図１に示す。この量子箱は、ＧａＡｓ（００１）基
板１と、この基板１上に形成された第１のＡｌＧａＡｓ
層２と、この第１のＡｌＧａＡｓ層２の上にプレーナ成
長させたＧａＡｓ層３と、このＧａＡｓ層３の上に形成
され、かつ上記第１のＡｌＧａＡｓ層２との間に上記Ｇ
ａＡｓ層３を閉じ込める第２のＡｌＧａＡｓ層４とから
構成されている。
【０００３】このような構成を有する量子箱構造の製造
方法を図２を参照して説明する。
方法を図２を参照して説明する。
【０００４】まず、有機金属気相成長法（以下、ＭＯＣ
ＶＤと略称する）もしくは分子線エピタキシー法を用い
て、ＧａＡｓ基板１上に、第１のＡｌＧａＡｓ層２、Ｇ
ａＡｓ層３および第２のＡｌＧａＡｓ層４を順次プレー
ナ成長する（図２の（ａ）参照）。次に、電子ビーム露
光法を用いて数１０ｎｍのレジストパターン５を形成し
（図２の（ｂ）参照）、これをマスクとして塩素系のエ
ッチングガスを用いた反応性イオンエッチングにより、
プレーナ成長部としての第２のＡｌＧａＡｓ層４、Ｇａ
Ａｓ層３および第１のＡｌＧａＡｓ層２を順次ＧａＡｓ
基板１表面が露出するまでエッチングして図１に示した
ような円柱状の量子箱構造を形成する（図２の（ｃ）参
照）。
ＶＤと略称する）もしくは分子線エピタキシー法を用い
て、ＧａＡｓ基板１上に、第１のＡｌＧａＡｓ層２、Ｇ
ａＡｓ層３および第２のＡｌＧａＡｓ層４を順次プレー
ナ成長する（図２の（ａ）参照）。次に、電子ビーム露
光法を用いて数１０ｎｍのレジストパターン５を形成し
（図２の（ｂ）参照）、これをマスクとして塩素系のエ
ッチングガスを用いた反応性イオンエッチングにより、
プレーナ成長部としての第２のＡｌＧａＡｓ層４、Ｇａ
Ａｓ層３および第１のＡｌＧａＡｓ層２を順次ＧａＡｓ
基板１表面が露出するまでエッチングして図１に示した
ような円柱状の量子箱構造を形成する（図２の（ｃ）参
照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記で
説明した電子ビーム露光とドライエッチング技術を組み
合わせた従来の量子箱構造の製造方法には、次のような
問題点がある。
説明した電子ビーム露光とドライエッチング技術を組み
合わせた従来の量子箱構造の製造方法には、次のような
問題点がある。
【０００６】すなわち、加工に伴うダメージにより、ま
た図１に示すように量子箱の側面が晒らされている構造
により発光効率が低下する。また、加工を用いる場合、
量子箱間の寸法の均一性に限界があり、シャープな発光
が得られない。また、従来の箱型構造の量子箱では、１
０ｎｍ以下の寸法にしないと量子サイズ効果が得られな
いことである。
た図１に示すように量子箱の側面が晒らされている構造
により発光効率が低下する。また、加工を用いる場合、
量子箱間の寸法の均一性に限界があり、シャープな発光
が得られない。また、従来の箱型構造の量子箱では、１
０ｎｍ以下の寸法にしないと量子サイズ効果が得られな
いことである。
【０００７】本発明は、上記従来の技術的課題を解消し
て、量子箱間の寸法の均一化と大きな量子サイズ効果が
得られる半導体量子箱構造の製造方法を提供することを
目的とする。
て、量子箱間の寸法の均一化と大きな量子サイズ効果が
得られる半導体量子箱構造の製造方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の量子箱構造の製造方法は、（１１１）Ｂ化
合物半導体基板上に堆積した絶縁膜の一部を除去して一
辺が｛１１０｝方向の正三角形状の開口部を形成する工
程と、前記絶縁膜の開口部を通して前記半導体基板上
に、ＩＩＩ族原料を含み、かつ半導体としたときの側壁
に（１１０）面を持つ複数の原料原子または原料化合物
を、７８０℃以上８８０℃以下の範囲の成長温度で、か
つＩＩＩ族原料の分圧を４×１０-6ａｔｍ以下とする成
長条件でＭＯＣＶＤ法を用いて導き、自動的に停止する
まで成長させて第１層を形成する工程と、前記第１層の
成長停止面上に、側壁に（１１０）面を持つ四面体構造
（ファセット構造）を形成する工程と、前記ファセット
側面および上面に、前記四面体構造を覆うように、（１
１０）側面に成長を生じさせる成長条件で化合物半導体
を成長させて第２層を形成する工程とを含むことを特徴
とする。
に、本発明の量子箱構造の製造方法は、（１１１）Ｂ化
合物半導体基板上に堆積した絶縁膜の一部を除去して一
辺が｛１１０｝方向の正三角形状の開口部を形成する工
程と、前記絶縁膜の開口部を通して前記半導体基板上
に、ＩＩＩ族原料を含み、かつ半導体としたときの側壁
に（１１０）面を持つ複数の原料原子または原料化合物
を、７８０℃以上８８０℃以下の範囲の成長温度で、か
つＩＩＩ族原料の分圧を４×１０-6ａｔｍ以下とする成
長条件でＭＯＣＶＤ法を用いて導き、自動的に停止する
まで成長させて第１層を形成する工程と、前記第１層の
成長停止面上に、側壁に（１１０）面を持つ四面体構造
（ファセット構造）を形成する工程と、前記ファセット
側面および上面に、前記四面体構造を覆うように、（１
１０）側面に成長を生じさせる成長条件で化合物半導体
を成長させて第２層を形成する工程とを含むことを特徴
とする。
【０００９】具体的には、成長用基板の面方位と絶縁膜
の開口部の方向を最適化して、量子箱を四面体形状に形
成すること、四面体成長における第１層目を成長温度を
７８０℃以上８８０℃以下とし、ＩＩＩ族原料の分圧を
４×１０-6ａｔｍ以下とした成長条件を選ぶことによ
り、成長を自動的に停止させることを主要な特徴とした
製造方法である。
の開口部の方向を最適化して、量子箱を四面体形状に形
成すること、四面体成長における第１層目を成長温度を
７８０℃以上８８０℃以下とし、ＩＩＩ族原料の分圧を
４×１０-6ａｔｍ以下とした成長条件を選ぶことによ
り、成長を自動的に停止させることを主要な特徴とした
製造方法である。
【００１０】
【作用】本発明においては、ＭＯＣＶＤ法による選択成
長に固有の現象を利用することにより、側面に（１１
０）面を持つ四面体構造を量子箱として製造できるの
で、従来の箱型（六面体）構造の量子箱と比べて約１５
倍大きい量子サイズ効果が得られる。また、上記ＭＯＣ
ＶＤ法において成長が自動的に停止するように設定した
成長条件による成長面の寸法は、ＩＩＩ族原料の拡散距
離により一義的に揃うことから、この成長停止面を量子
箱の成長基板とすることにより、寸法均一性の優れた量
子箱構造の製造が可能となる。
長に固有の現象を利用することにより、側面に（１１
０）面を持つ四面体構造を量子箱として製造できるの
で、従来の箱型（六面体）構造の量子箱と比べて約１５
倍大きい量子サイズ効果が得られる。また、上記ＭＯＣ
ＶＤ法において成長が自動的に停止するように設定した
成長条件による成長面の寸法は、ＩＩＩ族原料の拡散距
離により一義的に揃うことから、この成長停止面を量子
箱の成長基板とすることにより、寸法均一性の優れた量
子箱構造の製造が可能となる。
【００１１】
【実施例】以下、材料としてＩＩＩ−Ｖ族半導体のＡｌ
ＧａＡｓ／ＧａＡｓを例にとって本発明の一実施例につ
いて詳細に説明する。
ＧａＡｓ／ＧａＡｓを例にとって本発明の一実施例につ
いて詳細に説明する。
【００１２】図３は本発明の半導体量子箱の製造方法の
一実施例によって得られた量子箱の基本構造を示すもの
であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線に
沿う縦断面図である。図３の（ｂ）に示すように、本実
施例における量子箱１０は四面体形状に形成され、同
（ａ）に示すように量子箱１０の側面には（１１０）面
が現れている。
一実施例によって得られた量子箱の基本構造を示すもの
であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線に
沿う縦断面図である。図３の（ｂ）に示すように、本実
施例における量子箱１０は四面体形状に形成され、同
（ａ）に示すように量子箱１０の側面には（１１０）面
が現れている。
【００１３】次に、図４を参照して図３に示した半導体
量子箱を製造する方法について説明する。
量子箱を製造する方法について説明する。
【００１４】まず、ＧａＡｓ（１１１）Ｂを基板結晶１
１として用い、その上にスパッタ法もしくはＣＶＤ法に
より酸化シリコン、窒化シリコン等の絶縁膜１２を所定
の膜厚で堆積した後、フォトリソグラフィーとエッチン
グ技術を用いて絶縁膜１２の一部を除去することにより
一辺が｛１１０｝方向の正三角形状の開口部１２ａを形
成する（図４の（ａ）参照）。この開口部１２ａから露
出する基板１１上のみにＭＯＣＶＤ法によりＡｌＧａＡ
ｓ層（第１層）１３を成長させる（図４の（ｂ）参
照）。上記成長時において、ＡｌＧａＡｓ第１層１３は
その側面として図３の（ａ）に示すようなファセット面
を出しながら成長する。絶縁膜１２上には成長しない。
また、その成長は、成長温度を７８０℃以上８８０℃以
下の範囲とし、かつＩＩＩ族原料の分圧を４×１０-6ａ
ｔｍ以下とする成長条件で行うＭＯＣＶＤ法により行わ
れるが、この条件により成長は自動的に停止する。すな
わち、ＡｌＧａＡｓ第１層１３の縦断面形状は図３の
（ｂ）に示すように台形状となる。しかも、この成長が
停止した面の寸法は各開口部１２ａ同士において全く同
じになる。従って、上記成長条件をＡｌＧａＡｓ第１層
１３の成長に用いることにより、寸法の均一性の良い量
子箱を得ることが可能である。なお、上記成長時におけ
るＶ族原料の分圧は１×１０-4ａｔｍ以下とされる。
１として用い、その上にスパッタ法もしくはＣＶＤ法に
より酸化シリコン、窒化シリコン等の絶縁膜１２を所定
の膜厚で堆積した後、フォトリソグラフィーとエッチン
グ技術を用いて絶縁膜１２の一部を除去することにより
一辺が｛１１０｝方向の正三角形状の開口部１２ａを形
成する（図４の（ａ）参照）。この開口部１２ａから露
出する基板１１上のみにＭＯＣＶＤ法によりＡｌＧａＡ
ｓ層（第１層）１３を成長させる（図４の（ｂ）参
照）。上記成長時において、ＡｌＧａＡｓ第１層１３は
その側面として図３の（ａ）に示すようなファセット面
を出しながら成長する。絶縁膜１２上には成長しない。
また、その成長は、成長温度を７８０℃以上８８０℃以
下の範囲とし、かつＩＩＩ族原料の分圧を４×１０-6ａ
ｔｍ以下とする成長条件で行うＭＯＣＶＤ法により行わ
れるが、この条件により成長は自動的に停止する。すな
わち、ＡｌＧａＡｓ第１層１３の縦断面形状は図３の
（ｂ）に示すように台形状となる。しかも、この成長が
停止した面の寸法は各開口部１２ａ同士において全く同
じになる。従って、上記成長条件をＡｌＧａＡｓ第１層
１３の成長に用いることにより、寸法の均一性の良い量
子箱を得ることが可能である。なお、上記成長時におけ
るＶ族原料の分圧は１×１０-4ａｔｍ以下とされる。
【００１５】次に、上記第１層１３の成長停止面上に上
記量子箱としてＧａＡｓ層１０を成長させる（図４の
（ｃ）参照）。このＧａＡｓ量子箱１０は、上記第１層
１３の成長停止面を底面とし、かつ側面に（１１０）面
をもつ四面体形状であるため、電子が実効上、その量子
箱１０の内接球に閉じ込められることから、量子サイズ
効果の大きいものとなる。
記量子箱としてＧａＡｓ層１０を成長させる（図４の
（ｃ）参照）。このＧａＡｓ量子箱１０は、上記第１層
１３の成長停止面を底面とし、かつ側面に（１１０）面
をもつ四面体形状であるため、電子が実効上、その量子
箱１０の内接球に閉じ込められることから、量子サイズ
効果の大きいものとなる。
【００１６】次いで、このＧａＡｓ量子箱１０上に、量
子箱１０の上部およびＡｌＧａＡｓ第１層１３の側面を
覆うように、ＡｌＧａＡｓ第２層１４を成長させる。こ
れにより、量子箱１０は第２層１４により覆われ、図１
に示したような従来の量子箱３と異なり、晒されること
がないから、発光効率の向上を図ることが可能である
（図４の（ｄ）参照）。
子箱１０の上部およびＡｌＧａＡｓ第１層１３の側面を
覆うように、ＡｌＧａＡｓ第２層１４を成長させる。こ
れにより、量子箱１０は第２層１４により覆われ、図１
に示したような従来の量子箱３と異なり、晒されること
がないから、発光効率の向上を図ることが可能である
（図４の（ｄ）参照）。
【００１７】以上説明したように、上記実施例によれ
ば、ＭＯＣＶＤ法を用いた選択成長における特殊な成長
条件を選ぶことにより、成長を自動的に停止させ、四面
体形状の量子箱１０を形成するうえで必要である縦断面
台形状の第１層１３を形成することができる。この第１
層１３の上面、すなわち成長停止面の寸法は、ＩＩＩ族
原料の拡散距離だけで一義的に決まるので、最終的に得
られる量子箱１０の寸法均一性および量子箱間の寸法均
一性が格段に向上することになる。また、基板１１と
｛１１０｝面で囲まれた四面体構造の量子箱１０は上述
したように量子サイズ効果が大きいものとなる。さら
に、寸法均一性に優れた上記第１層１３の成長停止面
は、量子細線の製造への応用も可能である。
ば、ＭＯＣＶＤ法を用いた選択成長における特殊な成長
条件を選ぶことにより、成長を自動的に停止させ、四面
体形状の量子箱１０を形成するうえで必要である縦断面
台形状の第１層１３を形成することができる。この第１
層１３の上面、すなわち成長停止面の寸法は、ＩＩＩ族
原料の拡散距離だけで一義的に決まるので、最終的に得
られる量子箱１０の寸法均一性および量子箱間の寸法均
一性が格段に向上することになる。また、基板１１と
｛１１０｝面で囲まれた四面体構造の量子箱１０は上述
したように量子サイズ効果が大きいものとなる。さら
に、寸法均一性に優れた上記第１層１３の成長停止面
は、量子細線の製造への応用も可能である。
【００１８】また、上記実施例では、ＡｌＧａＡｓ／Ｇ
ａＡｓ系材料を用いたが、他にＧａＩｎＰ／ＧａＡｓ，
ＧａＩｎＡｓ／ＩｎＰ等のＩＩＩ−Ｖ族半導体またはそ
の混晶系材料、ＺｎＳｅ／ＧａＡｓ等のＩＩ−ＶＩ族半
導体またはその混晶系材料を用いても上記特性を有する
四面体形状の量子箱を得ることができる。
ａＡｓ系材料を用いたが、他にＧａＩｎＰ／ＧａＡｓ，
ＧａＩｎＡｓ／ＩｎＰ等のＩＩＩ−Ｖ族半導体またはそ
の混晶系材料、ＺｎＳｅ／ＧａＡｓ等のＩＩ−ＶＩ族半
導体またはその混晶系材料を用いても上記特性を有する
四面体形状の量子箱を得ることができる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
ＭＯＣＶＤ法による選択成長固有の現象を利用している
ので、量子箱間の寸法均一性が向上し、かつ大きな量子
サイズ効果が得られる半導体量子箱を製造することがで
きる。従って、本発明によれば、超高速の０次元トラン
ジスタ、あるいは低発振閾値をもつ量子箱構造レーザの
製造も可能である。
ＭＯＣＶＤ法による選択成長固有の現象を利用している
ので、量子箱間の寸法均一性が向上し、かつ大きな量子
サイズ効果が得られる半導体量子箱を製造することがで
きる。従って、本発明によれば、超高速の０次元トラン
ジスタ、あるいは低発振閾値をもつ量子箱構造レーザの
製造も可能である。
【図１】従来の半導体量子箱構造を示す斜視図である。
【図２】図１に示した量子箱構造の製造方法を説明する
ための縦断面図である。
ための縦断面図である。
【図３】本発明を実施して得られる量子箱構造の一例を
示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＸ
−Ｘ線に沿う縦断面図である。
示す図であって、（ａ）は平面図、（ｂ）は（ａ）のＸ
−Ｘ線に沿う縦断面図である。
【図４】本発明の量子箱構造の製造方法の一実施例を説
明するための断面図である。
明するための断面図である。
１ ＧａＡｓ（００１）基板 ２ 第１のＡｌＧａＡｓ成長層 ３ ＧａＡｓ量子箱 ４ 第２のＡｌＧａＡｓ成長層 ５ レジストパターン １０ ＧａＡｓ量子箱 １１ ＧａＡｓ（１１１）Ｂ基板 １２ 絶縁膜 １２ａ 開口部 １３ ＡｌＧａＡｓ第１層 １４ ＡｌＧａＡｓ第２層
フロントページの続き (56)参考文献 特開 平３−159287（ＪＰ，Ａ) 特開 平４−30578（ＪＰ，Ａ) 特開 平３−184380（ＪＰ，Ａ) 特開 平５−121320（ＪＰ，Ａ) 日本結晶学会誌 33［３］（1991) ｐ．152−157 電気学会電子材料研究会資料 ＥＦＭ −92［７−14］（1992）ｐ．47−54 真空34［５］（1991）ｐ．449−504 (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】 （１１１）Ｂ化合物半導体基板上に堆積
した絶縁膜の一部を除去して一辺が｛１１０｝方向の正
三角形状の開口部を形成する工程と、 前記絶縁膜の開口部を通して前記半導体基板上に、ＩＩ
Ｉ族原料を含み、かつ半導体としたときの側壁に（１１
０）面を持つ複数の原料原子または原料化合物を、７８
０℃以上８８０℃以下の範囲の成長温度で、かつＩＩＩ
族原料の分圧を４×１０-6ａｔｍ以下とする成長条件で
有機金属気相成長法を行って導き、自動的に停止するま
で成長させて第１層を形成する工程と、 前記第１層の成長停止面上に、側壁に（１１０）面を持
つ四面体構造（ファセット構造）を形成する工程と、 前記ファセット側面および上面に、前記四面体構造を覆
うように、（１１０）側面に成長を生じさせる成長条件
で化合物半導体を成長させて第２層を形成する工程とを
含むことを特徴とする半導体量子箱構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20092A JP3042645B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体量子箱構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20092A JP3042645B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体量子箱構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183238A JPH05183238A (ja) | 1993-07-23 |
| JP3042645B2 true JP3042645B2 (ja) | 2000-05-15 |
Family
ID=11467346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20092A Expired - Fee Related JP3042645B2 (ja) | 1992-01-06 | 1992-01-06 | 半導体量子箱構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042645B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01244403A (ja) * | 1988-03-25 | 1989-09-28 | Nissin Electric Co Ltd | 光学膜の作製方法 |
| KR970003750B1 (en) * | 1993-12-14 | 1997-03-21 | Korea Electronics Telecomm | Manufacture for quantum wire semiconductor laser diode |
| JP2007035936A (ja) * | 2005-07-27 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子 |
-
1992
- 1992-01-06 JP JP20092A patent/JP3042645B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 日本結晶学会誌 ３３［３］（１９９１）ｐ．１５２−１５７ |
| 真空３４［５］（１９９１）ｐ．４４９−５０４ |
| 電気学会電子材料研究会資料 ＥＦＭ−９２［７−１４］（１９９２）ｐ．４７−５４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183238A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313484A (en) | Quantum box or quantum wire semiconductor structure and methods of producing same | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US6265733B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
| US5922621A (en) | Quantum semiconductor device and a fabrication process thereof | |
| JP3575863B2 (ja) | 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 | |
| JPH02266514A (ja) | ヘテロ構造の半導体デバイス及びその製造方法 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US5833870A (en) | Method for forming a high density quantum wire | |
| JPH06275908A (ja) | 化合物半導体の微細構造形成方法 | |
| JP3391418B2 (ja) | 半導体装置及びその製造方法 | |
| JP2762800B2 (ja) | 量子細線構造の製造方法 | |
| JP3446300B2 (ja) | Ｖ溝構造を有する半導体装置 | |
| JP2533777B2 (ja) | 一次元量子細線の製造方法 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JP2643771B2 (ja) | 半導体埋め込み構造とその製造方法 | |
| JP2504849B2 (ja) | 半導体量子箱構造およびその製造方法 | |
| JP3306688B2 (ja) | 光半導体装置の製造方法 | |
| JPH0430578A (ja) | 半導体量子箱構造の製造方法 | |
| JP2717125B2 (ja) | 半導体量子井戸構造の製造方法 | |
| JP2726851B2 (ja) | 一次元量子細線の製造方法 | |
| JP2972230B2 (ja) | 接合構造 | |
| JP3188931B2 (ja) | 薄膜成長方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |