JPH05183238A - 半導体量子箱構造の製造方法 - Google Patents

半導体量子箱構造の製造方法

Info

Publication number
JPH05183238A
JPH05183238A JP20092A JP20092A JPH05183238A JP H05183238 A JPH05183238 A JP H05183238A JP 20092 A JP20092 A JP 20092A JP 20092 A JP20092 A JP 20092A JP H05183238 A JPH05183238 A JP H05183238A
Authority
JP
Japan
Prior art keywords
layer
growth
quantum
quantum box
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20092A
Other languages
English (en)
Other versions
JP3042645B2 (ja
Inventor
Seigo Ando
精後 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20092A priority Critical patent/JP3042645B2/ja
Publication of JPH05183238A publication Critical patent/JPH05183238A/ja
Application granted granted Critical
Publication of JP3042645B2 publication Critical patent/JP3042645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】量子箱間の寸法の均一化と大きな量子サイズ効
果が得られる半導体量子箱構造の製造方法を提供するこ
とを目的とする。 【構成】AlGaAs第1層13はその側面として(1
10)面を出しながら成長する。その成長は、成長温度
を780℃以上880℃以下の範囲とし、かつIII族
原料の分圧を4×10-6atm以下とする成長条件で行
う有機金属気相成長法により行われ、この条件により成
長は自動的に停止する。この成長停止面上に側面に(1
10)面をもつ四面体形状のGaAsを量子箱10を形
成したのち、この量子箱10をAlGaAs第2層14
により覆う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超高速の0次元電子ト
ランジスタ、あるいは低発振閾値を持つ量子箱構造レー
ザ等に利用される半導体量子箱に関するものである。
【0002】
【従来の技術】従来のAlGaAs/GaAs量子箱構
造を図1に示す。この量子箱は、GaAs(001)基
板1と、この基板1上に形成された第1のAlGaAs
層2と、この第1のAlGaAs層2の上にプレーナ成
長させたGaAs層3と、このGaAs層3の上に形成
され、かつ上記第1のAlGaAs層2との間に上記G
aAs層3を閉じ込める第2のAlGaAs層4とから
構成されている。
【0003】このような構成を有する量子箱構造の製造
方法を図2を参照して説明する。
【0004】まず、有機金属気相成長法(以下、MOC
VDと略称する)もしくは分子線エピタキシー法を用い
て、GaAs基板1上に、第1のAlGaAs層2、G
aAs層3および第2のAlGaAs層4を順次プレー
ナ成長する(図2の(a)参照)。次に、電子ビーム露
光法を用いて数10nmのレジストパターン5を形成し
(図2の(b)参照)、これをマスクとして塩素系のエ
ッチングガスを用いた反応性イオンエッチングにより、
プレーナ成長部としての第2のAlGaAs層4、Ga
As層3および第1のAlGaAs層2を順次GaAs
基板1表面が露出するまでエッチングして図1に示した
ような円柱状の量子箱構造を形成する(図2の(c)参
照)。
【0005】
【発明が解決しようとする課題】しかしながら、上記で
説明した電子ビーム露光とドライエッチング技術を組み
合わせた従来の量子箱構造の製造方法には、次のような
問題点がある。
【0006】すなわち、加工に伴うダメージにより、ま
た図1に示すように量子箱の側面が晒らされている構造
により発光効率が低下する。また、加工を用いる場合、
量子箱間の寸法の均一性に限界があり、シャープな発光
が得られない。また、従来の箱型構造の量子箱では、1
0nm以下の寸法にしないと量子サイズ効果が得られな
いことである。
【0007】本発明は、上記従来の技術的課題を解消し
て、量子箱間の寸法の均一化と大きな量子サイズ効果が
得られる半導体量子箱構造の製造方法を提供することを
目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明の量子箱構造の製造方法は、(111)B化
合物半導体基板上に堆積した絶縁膜の一部を除去して一
辺が{110}方向の正三角形状の開口部を形成する工
程と、前記絶縁膜の開口部を通して前記半導体基板上
に、III族原料を含み、かつ半導体としたときの側壁
に(110)面をもつ複数の原料原子または原料化合物
を、780℃以上880℃以下の範囲の成長温度で、か
つIII族原料の分圧を4×10-6atm以下とする成
長条件で行うMOCVD法を用いて導き、自動的に停止
するまで成長させて第1層を形成する工程と、前記第1
層の成長停止面上に、側壁に(110)面をもつ四面体
構造(ファセット構造)を形成する工程と、前記ファセ
ット側面および上面に、前記四面体構造を覆うように、
(110)側面に成長を生じさせる成長条件で少なくと
も2種以上の半導体を成長させて第2層を形成する工程
とを含むことを特徴とする。
【0009】具体的には、成長用基板の面方位と絶縁膜
の開口部の方向を最適化して、量子箱を四面体形状に形
成すること、四面体成長における第1層目を成長温度を
780℃以上880℃以下とし、III族原料の分圧を
4×10-6atm以下とした成長条件を選ぶことによ
り、成長を自動的に停止させることを主要な特徴とした
製造方法である。
【0010】
【作用】本発明においては、MOCVD法による選択成
長に固有の現象を利用することにより、側面に(11
0)面を持つ四面体構造を量子箱として製造できるの
で、従来の箱型(六面体)構造の量子箱と比べて約15
倍大きい量子サイズ効果が得られる。また、上記MOC
VD法において成長が自動的に停止するように設定した
成長条件による成長面の寸法は、III族原料の拡散距
離により一義的に揃うことから、この成長停止面を量子
箱の成長基板とすることにより、寸法均一性の優れた量
子箱構造の製造が可能となる。
【0011】
【実施例】以下、材料としてIII−V族半導体のAl
GaAs/GaAsを例にとって本発明の一実施例につ
いて詳細に説明する。
【0012】図3は本発明の半導体量子箱の製造方法の
一実施例によって得られた量子箱の基本構造を示すもの
であり、(a)は平面図、(b)は(a)のX−X線に
沿う縦断面図である。図3の(b)に示すように、本実
施例における量子箱10は四面体形状に形成され、同
(a)に示すように量子箱10の側面には(110)面
が現れている。
【0013】次に、図4を参照して図3に示した半導体
量子箱を製造する方法について説明する。
【0014】まず、GaAs(111)Bを基板結晶1
1として用い、その上にスパッタ法もしくはCVD法に
より酸化シリコン、窒化シリコン等の絶縁膜12を所定
の膜厚で堆積した後、フォトリソグラフィーとエッチン
グ技術を用いて絶縁膜12の一部を除去することにより
一辺が{110}方向の正三角形状の開口部12aを形
成する(図4の(a)参照)。この開口部12aから露
出する基板11上のみにMOCVD法によりAlGaA
s層(第1層)13を成長させる(図4の(b)参
照)。上記成長時において、AlGaAs第1層13は
その側面として図3の(a)に示すようなファセット面
を出しながら成長する。絶縁膜12上には成長しない。
また、その成長は、成長温度を780℃以上880℃以
下の範囲とし、かつIII族原料の分圧を4×10-6
tm以下とする成長条件で行うMOCVD法により行わ
れるが、この条件により成長は自動的に停止する。すな
わち、AlGaAs第1層13の縦断面形状は図3の
(b)に示すように台形状となる。しかも、この成長が
停止した面の寸法は各開口部12a同士において全く同
じになる。従って、上記成長条件をAlGaAs第1層
13の成長に用いることにより、寸法の均一性の良い量
子箱を得ることが可能である。なお、上記成長時におけ
るV族原料の分圧は1×10-4atm以下とされる。
【0015】次に、上記第1層13の成長停止面上に上
記量子箱としてGaAs層10を成長させる(図4の
(c)参照)。このGaAs量子箱10は、上記第1層
13の成長停止面を底面とし、かつ側面に(110)面
をもつ四面体形状であるため、電子が実効上、その量子
箱10の内接球に閉じ込められることから、量子サイズ
効果の大きいものとなる。
【0016】次いで、このGaAs量子箱10上に、量
子箱10の上部およびAlGaAs第1層13の側面を
覆うように、AlGaAs第2層14を成長させる。こ
れにより、量子箱10は第2層14により覆われ、図1
に示したような従来の量子箱3と異なり、晒されること
がないから、発光効率の向上を図ることが可能である
(図4の(d)参照)。
【0017】以上説明したように、上記実施例によれ
ば、MOCVD法を用いた選択成長における特殊な成長
条件を選ぶことにより、成長を自動的に停止させ、四面
体形状の量子箱10を形成するうえで必要である縦断面
台形状の第1層13を形成することができる。この第1
層13の上面、すなわち成長停止面の寸法は、III族
原料の拡散距離だけで一義的に決まるので、最終的に得
られる量子箱10の寸法均一性および量子箱間の寸法均
一性が格段に向上することになる。また、基板11と
{110}面で囲まれた四面体構造の量子箱10は上述
したように量子サイズ効果が大きいものとなる。さら
に、寸法均一性に優れた上記第1層13の成長停止面
は、量子細線の製造への応用も可能である。
【0018】また、上記実施例では、AlGaAs/G
aAs系材料を用いたが、他にGaInP/GaAs,
GaInAs/InP等のIII−V族半導体またはそ
の混晶系材料、ZnSe/GaAs等のII−VI族半
導体またはその混晶系材料を用いても上記特性を有する
四面体形状の量子箱を得ることができる。
【0019】
【発明の効果】以上説明したように、本発明によれば、
MOCVD法による選択成長固有の現象を利用している
ので、量子箱間の寸法均一性が向上し、かつ大きな量子
サイズ効果が得られる半導体量子箱を製造することがで
きる。従って、本発明によれば、超高速の0次元トラン
ジスタ、あるいは低発振閾値をもつ量子箱構造レーザの
製造も可能である。
【図面の簡単な説明】
【図1】従来の半導体量子箱構造を示す斜視図である。
【図2】図1に示した量子箱構造の製造方法を説明する
ための縦断面図である。
【図3】本発明を実施して得られる量子箱構造の一例を
示す図であって、(a)は平面図、(b)は(a)のX
−X線に沿う縦断面図である。
【図4】本発明の量子箱構造の製造方法の一実施例を説
明するための断面図である。
【符号の説明】
1 GaAs(001)基板 2 第1のAlGaAs成長層 3 GaAs量子箱 4 第2のAlGaAs成長層 5 レジストパターン 10 GaAs量子箱 11 GaAs(111)B基板 12 絶縁膜 12a 開口部 13 AlGaAs第1層 14 AlGaAs第2層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 (111)B化合物半導体基板上に堆積
    した絶縁膜の一部を除去して一辺が{110}方向の正
    三角形状の開口部を形成する工程と、 前記絶縁膜の開口部を通して前記半導体基板上に、II
    I族原料を含み、かつ半導体としたときの側壁に(11
    0)面をもつ複数の原料原子または原料化合物を、78
    0℃以上880℃以下の範囲の成長温度で、かつIII
    族原料の分圧を4×10-6atm以下とする成長条件で
    有機金属気相成長法を行って導き、自動的に停止するま
    で成長させて第1層を形成する工程と、 前記第1層の成長停止面上に、側壁に(110)面をも
    つ四面体構造(ファセット構造)を形成する工程と、 前記ファセット側面および上面に、前記四面体構造を覆
    うように、(110)側面に成長を生じさせる成長条件
    で少なくとも2種以上の半導体を成長させて第2層を形
    成する工程とを含むことを特徴とする半導体量子箱構造
    の製造方法。
JP20092A 1992-01-06 1992-01-06 半導体量子箱構造の製造方法 Expired - Fee Related JP3042645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20092A JP3042645B2 (ja) 1992-01-06 1992-01-06 半導体量子箱構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20092A JP3042645B2 (ja) 1992-01-06 1992-01-06 半導体量子箱構造の製造方法

Publications (2)

Publication Number Publication Date
JPH05183238A true JPH05183238A (ja) 1993-07-23
JP3042645B2 JP3042645B2 (ja) 2000-05-15

Family

ID=11467346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20092A Expired - Fee Related JP3042645B2 (ja) 1992-01-06 1992-01-06 半導体量子箱構造の製造方法

Country Status (1)

Country Link
JP (1) JP3042645B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244403A (ja) * 1988-03-25 1989-09-28 Nissin Electric Co Ltd 光学膜の作製方法
JPH07202349A (ja) * 1993-12-14 1995-08-04 Korea Electron Telecommun Mbe材結晶成長の分子線回折を利用した量子細線レーザーダイオードの製造方法
JP2007035936A (ja) * 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244403A (ja) * 1988-03-25 1989-09-28 Nissin Electric Co Ltd 光学膜の作製方法
JPH07202349A (ja) * 1993-12-14 1995-08-04 Korea Electron Telecommun Mbe材結晶成長の分子線回折を利用した量子細線レーザーダイオードの製造方法
JP2007035936A (ja) * 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子

Also Published As

Publication number Publication date
JP3042645B2 (ja) 2000-05-15

Similar Documents

Publication Publication Date Title
US6599362B2 (en) Cantilever epitaxial process
US8652918B2 (en) Nitride semiconductor structure
JPH06177368A (ja) 半導体装置とその製造方法
JPH05121320A (ja) 半導体量子箱装置及びその製造方法
JPH06291416A (ja) 半導体レーザおよびその製造方法
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
US5656821A (en) Quantum semiconductor device with triangular etch pit
JPH0677205A (ja) 化合物半導体の微細構造形成方法
US5571376A (en) Quantum device and method of making such a device
JPH05183238A (ja) 半導体量子箱構造の製造方法
JP3391418B2 (ja) 半導体装置及びその製造方法
US5833870A (en) Method for forming a high density quantum wire
JP2533777B2 (ja) 一次元量子細線の製造方法
JP2624167B2 (ja) 量子細線・箱作製方法
JP2794506B2 (ja) 化合物半導体ヘテロエピタキシャル成長方法
JPH08181301A (ja) 量子ドット構造及びその製造方法
JPH07183541A (ja) 半導体微細構造の形成方法
JPH04356963A (ja) 半導体量子細線の製造方法
JPH0430578A (ja) 半導体量子箱構造の製造方法
JP3642659B2 (ja) 半導体量子構造の製造方法及び半導体量子構造
JP2726851B2 (ja) 一次元量子細線の製造方法
JPH08306906A (ja) 量子半導体装置およびその製造方法
JP2717125B2 (ja) 半導体量子井戸構造の製造方法
JP3188931B2 (ja) 薄膜成長方法
JPH10289997A (ja) 半導体量子構造およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees