JPH07183541A - 半導体微細構造の形成方法 - Google Patents
半導体微細構造の形成方法Info
- Publication number
- JPH07183541A JPH07183541A JP5325440A JP32544093A JPH07183541A JP H07183541 A JPH07183541 A JP H07183541A JP 5325440 A JP5325440 A JP 5325440A JP 32544093 A JP32544093 A JP 32544093A JP H07183541 A JPH07183541 A JP H07183541A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- semiconductor
- layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/3428—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers layer orientation perpendicular to the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Photovoltaic Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 基板の厚さ方向と垂直な方向（横方向に）に
超格子層を形成することを従来より設計自由度を大きく
して形成出来る方法を提供する。 【構成】 （１１１）Ｂ面を主面とするＧａＡｓ基板２
１上にＳｉＯ2 膜２３を形成する。このＳｉＯ2 膜２３
にストライプ状の開口部２３であってストライプ方向が
［１１−２］方向である開口部２３ａを形成する。該開
口部２３ａから基板２１を該開口部２３ａ下及び開口部
２３ａ周囲のＳｉＯ2 膜２３部分下に所定の空間２５が
形成されるように部分的に除去する。結晶成長温度を比
較的低温（６００℃程度）としかつ高砒素圧としたＭＯ
ＣＶＤ法を用い、開口部２３ａから空間２５内に形成し
ようとする半導体層用の成長ガスを供給する。
超格子層を形成することを従来より設計自由度を大きく
して形成出来る方法を提供する。 【構成】 （１１１）Ｂ面を主面とするＧａＡｓ基板２
１上にＳｉＯ2 膜２３を形成する。このＳｉＯ2 膜２３
にストライプ状の開口部２３であってストライプ方向が
［１１−２］方向である開口部２３ａを形成する。該開
口部２３ａから基板２１を該開口部２３ａ下及び開口部
２３ａ周囲のＳｉＯ2 膜２３部分下に所定の空間２５が
形成されるように部分的に除去する。結晶成長温度を比
較的低温（６００℃程度）としかつ高砒素圧としたＭＯ
ＣＶＤ法を用い、開口部２３ａから空間２５内に形成し
ようとする半導体層用の成長ガスを供給する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体微細構造の形
成方法に関し、特に少なくとも２種類の半導体層を、そ
れらが基板の厚み方向（すなわち基板面に垂直な方向）
と直交若しくはほぼ直交する方向に沿って積層構造を呈
するように具えた、半導体微細構造を形成する方法に関
するものである。
成方法に関し、特に少なくとも２種類の半導体層を、そ
れらが基板の厚み方向（すなわち基板面に垂直な方向）
と直交若しくはほぼ直交する方向に沿って積層構造を呈
するように具えた、半導体微細構造を形成する方法に関
するものである。
【０００２】
【従来の技術】この種の形成方法の従来例として、例え
ば文献Ｉ（ジャーナル オブ バキューム サイエンス
テクノロジ（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．）Ｂ６（４），Ｊｕｌ／Ａｕｇ（１９８８），ｐ．
１３７３）に開示された方法があった。
ば文献Ｉ（ジャーナル オブ バキューム サイエンス
テクノロジ（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．）Ｂ６（４），Ｊｕｌ／Ａｕｇ（１９８８），ｐ．
１３７３）に開示された方法があった。
【０００３】この方法は、図８に示すように、オフセッ
ト角αを有する基板１１表面の微小ステップ１１ａを利
用し第１及び第２の２種類の半導体層１３、１５を、そ
れらが基板１１の厚み方向と直交する方向（図８中Ｘで
示す方向）に沿って積層構造を呈するように形成して、
超格子構造を得る方法であった。詳細には、基板１１表
面の各ステップに第１の半導体層１３を数原子層１３ａ
だけ部分的に成長させ次いで第２の半導体層１５を数原
子層１５ａだけ成長させるという手順を繰り返すことに
よって、基板１１上に上記Ｘ方向に沿って２種類の半導
体層１３、１５が連なっている超格子層（以下「縦型超
格子層」と略称することもある。）を形成するというも
のであった。
ト角αを有する基板１１表面の微小ステップ１１ａを利
用し第１及び第２の２種類の半導体層１３、１５を、そ
れらが基板１１の厚み方向と直交する方向（図８中Ｘで
示す方向）に沿って積層構造を呈するように形成して、
超格子構造を得る方法であった。詳細には、基板１１表
面の各ステップに第１の半導体層１３を数原子層１３ａ
だけ部分的に成長させ次いで第２の半導体層１５を数原
子層１５ａだけ成長させるという手順を繰り返すことに
よって、基板１１上に上記Ｘ方向に沿って２種類の半導
体層１３、１５が連なっている超格子層（以下「縦型超
格子層」と略称することもある。）を形成するというも
のであった。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来方法では、：オフセット角を有する基板上のステ
ップ成長を利用するため、縦型超格子層を形成出来る材
料が制約されること、：微小ステップ幅（図８中ｄS
で示す。）或いはそれの何分の１かに当たる幅だけ第１
の半導体層によりステップを被覆した後その成長を完全
に停止し、次に第２の半導体層をステップの残りの部分
に成長させるため、超格子層の幅がステップの幅または
その何分の１かに限定されること及び厚さが一義的に決
まってしまうこと、：微妙な結成成長の制御性が要求
されること、：原子層オーダの成長の積み重ねを行な
う必要があるため、デバイス作製に必要と考えられる厚
さ数μｍの縦型超格子層を得るためには結晶成長の時間
が長くかかる等の問題点があった。
従来方法では、：オフセット角を有する基板上のステ
ップ成長を利用するため、縦型超格子層を形成出来る材
料が制約されること、：微小ステップ幅（図８中ｄS
で示す。）或いはそれの何分の１かに当たる幅だけ第１
の半導体層によりステップを被覆した後その成長を完全
に停止し、次に第２の半導体層をステップの残りの部分
に成長させるため、超格子層の幅がステップの幅または
その何分の１かに限定されること及び厚さが一義的に決
まってしまうこと、：微妙な結成成長の制御性が要求
されること、：原子層オーダの成長の積み重ねを行な
う必要があるため、デバイス作製に必要と考えられる厚
さ数μｍの縦型超格子層を得るためには結晶成長の時間
が長くかかる等の問題点があった。
【０００５】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は、上述の問題点を解
決できる方法を提供することにある。
のであり、従ってこの発明の目的は、上述の問題点を解
決できる方法を提供することにある。
【０００６】
【課題を解決するための手段】この目的の達成を図るた
めこの発明によれば、基板上に組成が異なる少なくとも
２種類の半導体層を、これら半導体層が前記基板の厚み
方向（すなわち基板面に垂直な方向）と直交若しくはほ
ぼ直交する方向に沿って積層構造を呈するように具え
る、半導体微細構造を形成するに当たり、基板として、
形成しようとする半導体層の種となり得る基板を用い、
該基板上に、後に該基板を一部除去する際に用いられる
エッチング手段に対し耐性を有し、かつ、該形成しよう
とする半導体層の成長時に該半導体層に結晶欠陥を導入
しずらい（もちろん全く導入しない場合も含む）特性を
有する材料から成る薄膜を形成し、該薄膜に所定の開口
部を形成し、該開口部から前記基板を該開口部周囲の前
記薄膜部分下に所定の空間が形成されるように部分的に
除去し、該形成された空間内に前記開口部を介して前記
形成しようとする半導体層用の成長ガスを、該半導体層
が前記直交若しくはほぼ直交する方向に優位に成長する
条件の下で供給することを特徴とする。
めこの発明によれば、基板上に組成が異なる少なくとも
２種類の半導体層を、これら半導体層が前記基板の厚み
方向（すなわち基板面に垂直な方向）と直交若しくはほ
ぼ直交する方向に沿って積層構造を呈するように具え
る、半導体微細構造を形成するに当たり、基板として、
形成しようとする半導体層の種となり得る基板を用い、
該基板上に、後に該基板を一部除去する際に用いられる
エッチング手段に対し耐性を有し、かつ、該形成しよう
とする半導体層の成長時に該半導体層に結晶欠陥を導入
しずらい（もちろん全く導入しない場合も含む）特性を
有する材料から成る薄膜を形成し、該薄膜に所定の開口
部を形成し、該開口部から前記基板を該開口部周囲の前
記薄膜部分下に所定の空間が形成されるように部分的に
除去し、該形成された空間内に前記開口部を介して前記
形成しようとする半導体層用の成長ガスを、該半導体層
が前記直交若しくはほぼ直交する方向に優位に成長する
条件の下で供給することを特徴とする。
【０００７】ここで、組成が異なる少なくとも２種類の
半導体層とは、設計に応じ選ばれる種々のものであるこ
とができる。例えば超格子層を形成する例で考えれば、
少なくとも井戸層を構成する半導体層と障壁層を構成す
る半導体層との２種類の半導体層が挙げられる。また２
次元電子ガスヘテロ構造を構築する例で考えれば、少な
くともチャネル層を構成する半導体層と電子供給層を構
成する半導体層との２種類の半導体層が挙げられる。ま
た、例えば発光素子や受光素子を構築する例で考えれ
ば、少なくとも活性層を構成する半導体層とクラッド層
を構成する半導体層とさらに場合によっては光ガイド層
を構成する半導体層等が挙げられる。また、同じ材料を
用いた層であるが導電型が異なる少なくとも２種類の半
導体層も、この発明でいう組成が異なる２種類の半導体
層の概念に含まれるものとする。また、この発明では少
なくとも２種類の半導体層に加え必要に応じ半導体層以
外の層がこれら半導体層間に形成される場合も含む。
半導体層とは、設計に応じ選ばれる種々のものであるこ
とができる。例えば超格子層を形成する例で考えれば、
少なくとも井戸層を構成する半導体層と障壁層を構成す
る半導体層との２種類の半導体層が挙げられる。また２
次元電子ガスヘテロ構造を構築する例で考えれば、少な
くともチャネル層を構成する半導体層と電子供給層を構
成する半導体層との２種類の半導体層が挙げられる。ま
た、例えば発光素子や受光素子を構築する例で考えれ
ば、少なくとも活性層を構成する半導体層とクラッド層
を構成する半導体層とさらに場合によっては光ガイド層
を構成する半導体層等が挙げられる。また、同じ材料を
用いた層であるが導電型が異なる少なくとも２種類の半
導体層も、この発明でいう組成が異なる２種類の半導体
層の概念に含まれるものとする。また、この発明では少
なくとも２種類の半導体層に加え必要に応じ半導体層以
外の層がこれら半導体層間に形成される場合も含む。
【０００８】また、形成しようとする半導体層の種とな
り得る基板とは、例えば形成しようとする半導体層が例
えばＧａＡｓ層及びＡｌＧａＡｓ層の２種の半導体層で
ある場合はＧａＡｓ基板というように、格子整合などを
考慮しかつ形成しようとする半導体層に適したた種々の
好適なものをいうものとする。たとえば、シリコン基板
上にＧａＡｓ層がエピタキシャル成長されたものもここ
でいう所定基板に含まれるし、また、形成しようとする
半導体層とは材質が異なる基板でも本発明の目的に合致
すればこの発明でいう基板に含まれる。
り得る基板とは、例えば形成しようとする半導体層が例
えばＧａＡｓ層及びＡｌＧａＡｓ層の２種の半導体層で
ある場合はＧａＡｓ基板というように、格子整合などを
考慮しかつ形成しようとする半導体層に適したた種々の
好適なものをいうものとする。たとえば、シリコン基板
上にＧａＡｓ層がエピタキシャル成長されたものもここ
でいう所定基板に含まれるし、また、形成しようとする
半導体層とは材質が異なる基板でも本発明の目的に合致
すればこの発明でいう基板に含まれる。
【０００９】また、前記薄膜も上記要件を満たすもので
あれば特に限定されない。この薄膜として用いて好適な
ものとして誘電体薄膜を挙げることが出来る。さらに具
体的にはＳｉＯ2 膜を挙げることが出来る。
あれば特に限定されない。この薄膜として用いて好適な
ものとして誘電体薄膜を挙げることが出来る。さらに具
体的にはＳｉＯ2 膜を挙げることが出来る。
【００１０】また、薄膜に形成する開口部の形状及び面
積は設計に応じ決定すれば良い。この開口部の形状は該
開口部周囲の薄膜下に形成する空間の形状を決める一つ
の要因となり、さらには、形成される半導体層のプロフ
ァイルを決める一つの要因にもなる。薄膜に形成する開
口部の形状のいくつかの例を後述の実施例に示した。
積は設計に応じ決定すれば良い。この開口部の形状は該
開口部周囲の薄膜下に形成する空間の形状を決める一つ
の要因となり、さらには、形成される半導体層のプロフ
ァイルを決める一つの要因にもなる。薄膜に形成する開
口部の形状のいくつかの例を後述の実施例に示した。
【００１１】また、形成しようとする半導体層が基板の
厚さ方向と直交若しくはほぼ直交する方向に優位に成長
する条件とは、用いる基板や形成しようとする半導体層
各々の結晶構造や用いる成膜方法などにより主に決定さ
れるものであり、設計に応じ設定する。成長条件の一例
を後述の実施例に示してある。
厚さ方向と直交若しくはほぼ直交する方向に優位に成長
する条件とは、用いる基板や形成しようとする半導体層
各々の結晶構造や用いる成膜方法などにより主に決定さ
れるものであり、設計に応じ設定する。成長条件の一例
を後述の実施例に示してある。
【００１２】
【作用】この発明の構成によれば、基板に形成された空
間であって上面（基板の厚み方向）が所定の薄膜で覆わ
れている空間が半導体層の成長領域とされる。そして該
成長領域である空間内に所望の半導体層用の成長ガスが
供給される。ここで、該空間の壁は形成しようとする半
導体層の種となり得る基板部分であるのでこの壁を種と
して半導体層の成長が生じる。ただし、この空間の上面
は上述のとおり所定の薄膜で覆われており、しかも、成
長ガスは基板の厚み方向と直交若しくはほぼ直交する方
向（これら方向を以下、「横方向」ともいう。）に結晶
成長が優位に進む条件の下で供給されるので、該空間で
は半導体層は横方向に優位に成長する。成長ガスの種類
を適宜切り換えることにより少なくとも２種類の半導体
層が任意の順序で横方向に積層できる。このようにこの
発明の方法では、オフセット面によるステップを用いる
ことなく成長ができるので、そうしていた場合に生じて
いた問題は生じないか軽減される。
間であって上面（基板の厚み方向）が所定の薄膜で覆わ
れている空間が半導体層の成長領域とされる。そして該
成長領域である空間内に所望の半導体層用の成長ガスが
供給される。ここで、該空間の壁は形成しようとする半
導体層の種となり得る基板部分であるのでこの壁を種と
して半導体層の成長が生じる。ただし、この空間の上面
は上述のとおり所定の薄膜で覆われており、しかも、成
長ガスは基板の厚み方向と直交若しくはほぼ直交する方
向（これら方向を以下、「横方向」ともいう。）に結晶
成長が優位に進む条件の下で供給されるので、該空間で
は半導体層は横方向に優位に成長する。成長ガスの種類
を適宜切り換えることにより少なくとも２種類の半導体
層が任意の順序で横方向に積層できる。このようにこの
発明の方法では、オフセット面によるステップを用いる
ことなく成長ができるので、そうしていた場合に生じて
いた問題は生じないか軽減される。
【００１３】
【実施例】以下、図面を参照して、この発明の半導体微
細構造の形成方法の実施例について説明する。なお、説
明に用いる各図はこの発明を理解出来る程度に各構成成
分の形状、寸法及び配置関係を概略的に示してあるにす
ぎない。また、各図において、同様な構成成分について
は同一の符号を付して示しその重複説明を省略する。な
おこの実施例では、ＧａＡｓ基板に、該基板の厚み方向
と直交若しくはほぼ直交する方向（横方向）にＧａＡｓ
井戸層及びＡｌＧａＡｓ障壁層で構成される超格子層
を、形成する例を説明する。
細構造の形成方法の実施例について説明する。なお、説
明に用いる各図はこの発明を理解出来る程度に各構成成
分の形状、寸法及び配置関係を概略的に示してあるにす
ぎない。また、各図において、同様な構成成分について
は同一の符号を付して示しその重複説明を省略する。な
おこの実施例では、ＧａＡｓ基板に、該基板の厚み方向
と直交若しくはほぼ直交する方向（横方向）にＧａＡｓ
井戸層及びＡｌＧａＡｓ障壁層で構成される超格子層
を、形成する例を説明する。
【００１４】１．第１実施例 図１（Ａ）〜（Ｄ）、図２（Ａ）〜（Ｃ）及び図３は第
１実施例の説明に供する工程図である。特に、図１
（Ａ）〜（Ｄ）及び図２（Ｃ）は断面図をもって、図２
（Ａ）は上面図をもって、図２（Ｂ）及び図３は一部切
り欠き斜視図をもって、工程中の試料の様子をそれぞれ
示してある。ここで、図２（Ｂ）は、図２（Ａ）のＩ−
Ｉ線上でかつＰで示した部分を拡大して示した切り欠き
斜視図に、相当する。
１実施例の説明に供する工程図である。特に、図１
（Ａ）〜（Ｄ）及び図２（Ｃ）は断面図をもって、図２
（Ａ）は上面図をもって、図２（Ｂ）及び図３は一部切
り欠き斜視図をもって、工程中の試料の様子をそれぞれ
示してある。ここで、図２（Ｂ）は、図２（Ａ）のＩ−
Ｉ線上でかつＰで示した部分を拡大して示した切り欠き
斜視図に、相当する。
【００１５】先ず、形成しようとする半導体層の種とな
り得る基板としてＧａＡｓ基板２１を用意する。そし
て、このＧａＡｓ基板２１上に、後に該基板２１を一部
除去する際に用いられるエッチング手段に対し耐性を有
し、かつ、該形成しようとする半導体層の成長時に該半
導体層に結晶欠陥を導入しずらい特性を有する材料から
成る薄膜としてこの場合ＳｉＯ2 膜２３を形成する（図
１（Ａ））。この実施例では厚さが１００〜２００ｎｍ
のＳｉＯ2 膜２３をＣＶＤ法により形成している。もち
ろん、ＳｉＯ2 膜２３の膜厚や成膜法は一例にすぎな
い。
り得る基板としてＧａＡｓ基板２１を用意する。そし
て、このＧａＡｓ基板２１上に、後に該基板２１を一部
除去する際に用いられるエッチング手段に対し耐性を有
し、かつ、該形成しようとする半導体層の成長時に該半
導体層に結晶欠陥を導入しずらい特性を有する材料から
成る薄膜としてこの場合ＳｉＯ2 膜２３を形成する（図
１（Ａ））。この実施例では厚さが１００〜２００ｎｍ
のＳｉＯ2 膜２３をＣＶＤ法により形成している。もち
ろん、ＳｉＯ2 膜２３の膜厚や成膜法は一例にすぎな
い。
【００１６】次に、ホトリソグラフィ技術及びエッチン
グ技術を用いこのＳｉＯ2 膜２３に所定の開口部２３ａ
を形成する（図１（Ｂ））。この第１実施例ではこの開
口部２３ａを、図２（Ａ）に上面図として示すように、
所定の幅を有したストライプ状の開口部２３ａとする。
しかも、ストライプ状の開口部２３ａを所定ピッチで複
数個形成している。ここで、用いるＧａＡｓ基板２１
を、（１１１）Ｂ面を主面とするＧａＡｓ基板とする場
合、上記ストライプ状の開口部２３ａは、そのストライ
プ方向が［１１−２］方向となるように形成するのが好
適である。なぜなら、こうすると、形成しようとする半
導体層の横方向成長が促進され易いからである（詳細は
後述する。）。なお、ここで表示した［１１−２］にお
ける−２とは、２バーの意味である。
グ技術を用いこのＳｉＯ2 膜２３に所定の開口部２３ａ
を形成する（図１（Ｂ））。この第１実施例ではこの開
口部２３ａを、図２（Ａ）に上面図として示すように、
所定の幅を有したストライプ状の開口部２３ａとする。
しかも、ストライプ状の開口部２３ａを所定ピッチで複
数個形成している。ここで、用いるＧａＡｓ基板２１
を、（１１１）Ｂ面を主面とするＧａＡｓ基板とする場
合、上記ストライプ状の開口部２３ａは、そのストライ
プ方向が［１１−２］方向となるように形成するのが好
適である。なぜなら、こうすると、形成しようとする半
導体層の横方向成長が促進され易いからである（詳細は
後述する。）。なお、ここで表示した［１１−２］にお
ける−２とは、２バーの意味である。
【００１７】次に、該開口部２３ａから前記基板２１
を、該開口部２３ａ周囲のＳｉＯ2 膜２３部分下に所定
の空間２５が形成されるように部分的に除去する（図１
（Ｃ））。ただし、隣り合う開口部２３ａ間のＳｉＯ2
膜下に基板２１の一部２１ａが空間２５の壁（柱部とも
いう。）として残るように、このエッチングを行なう。
こうして得られた空間２５はトンネル状の形状となる。
このような基板の部分的除去は、開口部２３ａから例え
ば塩素系ガス例えばＧａＣｌ＋Ａｓを導入してＧａＡｓ
基板２１を部分的に除去することにより行なえる。こう
して得られた空間２５は、形成しようとする半導体層を
成長させるための領域となり、また、壁（柱部）２１ａ
は、形成しようとする半導体層を成長させるための種と
して使用出来る。なお、ここでの基板のエッチングはド
ライエッチングに限られずウエットエッチングで行なっ
ても良い。その場合のエッチャントとして、例えば、硫
酸系あるいはアンモニア系のエッチャントを用いること
ができる。
を、該開口部２３ａ周囲のＳｉＯ2 膜２３部分下に所定
の空間２５が形成されるように部分的に除去する（図１
（Ｃ））。ただし、隣り合う開口部２３ａ間のＳｉＯ2
膜下に基板２１の一部２１ａが空間２５の壁（柱部とも
いう。）として残るように、このエッチングを行なう。
こうして得られた空間２５はトンネル状の形状となる。
このような基板の部分的除去は、開口部２３ａから例え
ば塩素系ガス例えばＧａＣｌ＋Ａｓを導入してＧａＡｓ
基板２１を部分的に除去することにより行なえる。こう
して得られた空間２５は、形成しようとする半導体層を
成長させるための領域となり、また、壁（柱部）２１ａ
は、形成しようとする半導体層を成長させるための種と
して使用出来る。なお、ここでの基板のエッチングはド
ライエッチングに限られずウエットエッチングで行なっ
ても良い。その場合のエッチャントとして、例えば、硫
酸系あるいはアンモニア系のエッチャントを用いること
ができる。
【００１８】次に、空間２５内に、前記開口部２３ａを
介して、形成しようとする半導体層用の成長ガスを、該
半導体層が前記直交若しくはほぼ直交する方向に優位に
成長する条件の下で供給する。この実施例では例えばＭ
ＯＣＶＤ法を用いしかも成長温度を比較的低温（例えば
６００℃程度）とし、かつ、高砒素圧（例えば１０-4Ｔ
ｏｒｒ程度）とした条件で、先ず、第１の半導体層とし
てのＡｌＧａＡｓ層形成用のガスを空間２５内に供給し
てＡｌＧａＡｓ層２７を形成する。ＡｌＧａＡｓ層２７
の厚さが所望の厚さとなったときこの層２７の成長を中
止し、今度は第２の半導体層としてのＧａＡｓ層形成用
のガスを空間２５内に供給してＧａＡｓ層２９を所望の
厚さに形成する。超格子層を得るためには、ＡｌＧａＡ
ｓ層２７及びＧａＡｓ層２９の夫々の厚さを例えば１０
ｎｍとすれば良い。ＧａＡｓ基板２１として主面が（１
１１）Ｂ面のＧａＡｓ基板を用い、かつ、ストライプ状
の開口部２３ａのストライプ方向を［１１−２］とし、
しかも、ＭＯＣＶＤ法における成長温度を上記のごとく
低温とし、かつ、高砒素圧としておくと、上記ＡｌＧａ
Ａｓ層２７及びＧａＡｓ層２９の成長工程において、こ
れらの層２７、２９はＧａＡｓ（１１１）Ｂ面すなわち
ＧａＡｓ基板２１の主面には成長せず、ＧａＡｓ（１１
０）面に成長する。すなわち、空間２５において基板２
１の厚さ方向と垂直な方向（横方向）にこれら層２５、
２７は成長する（図１（Ｄ）、図２（Ａ）及び
（Ｂ））。なお、このような異方性の成長条件について
は、用いる基板の種類と、成長させたい横方向が結晶構
造上でどの結晶方位になるかとの関係を主に考慮して適
宜選択すれば良い。
介して、形成しようとする半導体層用の成長ガスを、該
半導体層が前記直交若しくはほぼ直交する方向に優位に
成長する条件の下で供給する。この実施例では例えばＭ
ＯＣＶＤ法を用いしかも成長温度を比較的低温（例えば
６００℃程度）とし、かつ、高砒素圧（例えば１０-4Ｔ
ｏｒｒ程度）とした条件で、先ず、第１の半導体層とし
てのＡｌＧａＡｓ層形成用のガスを空間２５内に供給し
てＡｌＧａＡｓ層２７を形成する。ＡｌＧａＡｓ層２７
の厚さが所望の厚さとなったときこの層２７の成長を中
止し、今度は第２の半導体層としてのＧａＡｓ層形成用
のガスを空間２５内に供給してＧａＡｓ層２９を所望の
厚さに形成する。超格子層を得るためには、ＡｌＧａＡ
ｓ層２７及びＧａＡｓ層２９の夫々の厚さを例えば１０
ｎｍとすれば良い。ＧａＡｓ基板２１として主面が（１
１１）Ｂ面のＧａＡｓ基板を用い、かつ、ストライプ状
の開口部２３ａのストライプ方向を［１１−２］とし、
しかも、ＭＯＣＶＤ法における成長温度を上記のごとく
低温とし、かつ、高砒素圧としておくと、上記ＡｌＧａ
Ａｓ層２７及びＧａＡｓ層２９の成長工程において、こ
れらの層２７、２９はＧａＡｓ（１１１）Ｂ面すなわち
ＧａＡｓ基板２１の主面には成長せず、ＧａＡｓ（１１
０）面に成長する。すなわち、空間２５において基板２
１の厚さ方向と垂直な方向（横方向）にこれら層２５、
２７は成長する（図１（Ｄ）、図２（Ａ）及び
（Ｂ））。なお、このような異方性の成長条件について
は、用いる基板の種類と、成長させたい横方向が結晶構
造上でどの結晶方位になるかとの関係を主に考慮して適
宜選択すれば良い。
【００１９】ＡｌＧａＡｓ層２７及びＧａＡｓ層２９の
上記成長を交互に行うことにより空間２５内をこれら層
２５、２７により埋め込むことが出来る（図２（Ｃ）及
び図３）。また、空間２５内に縦型のＧａＡｓ／ＡｌＧ
ａＡｓ超格子層が形成出来る。なお、半導体層の成長が
終了した後は、ＳｉＯ2 膜２３は、設計に応じ、全部除
去しても、一部除去しても、或は、残存させても良い。
上記成長を交互に行うことにより空間２５内をこれら層
２５、２７により埋め込むことが出来る（図２（Ｃ）及
び図３）。また、空間２５内に縦型のＧａＡｓ／ＡｌＧ
ａＡｓ超格子層が形成出来る。なお、半導体層の成長が
終了した後は、ＳｉＯ2 膜２３は、設計に応じ、全部除
去しても、一部除去しても、或は、残存させても良い。
【００２０】このようにして形成された縦形超格子層で
の、図３にＸで示した方向に沿うバンドダイヤグラム
を、図４に示した。
の、図３にＸで示した方向に沿うバンドダイヤグラム
を、図４に示した。
【００２１】ところで、この第１実施例の製造方法にお
いては、半導体層２７、２９の成長条件によっては、半
導体層２７、２９の成長が、横方向へ優位ではあるもの
の該横方向にのみではなく基板２１の厚さ方向の成長成
分をも有した状態で行なわれる場合がある。その場合の
構造例を図５に図３と同様な表記方法をもって示した。
この場合は基板２１に対し横方向だけではなく厚さ方向
（図５中Ｚで示した方向）にも超格子構造が構成され
る。このため、新しい量子化機能デバイスの構築に利用
出来る可能性がある。具体例でいえば、例えば第１の半
導体層２７を第１導電型（例えばｐ型）半導体層とし、
第２の半導体層２９を第２導電型（ｎ型）半導体層とし
てｐ／ｎ接合の連続する超格子構造を得た例で考えれ
ば、表面に縦型超格子を並べさらに厚さ方向にｐ／ｎ接
合を並べた構造が得られたことになるから、高効率の太
陽電池の実現が期待出来る。また、従来のＨＢＴ（ヘテ
ロバイポーラトランジスタ）を平面的に形成出来る。
いては、半導体層２７、２９の成長条件によっては、半
導体層２７、２９の成長が、横方向へ優位ではあるもの
の該横方向にのみではなく基板２１の厚さ方向の成長成
分をも有した状態で行なわれる場合がある。その場合の
構造例を図５に図３と同様な表記方法をもって示した。
この場合は基板２１に対し横方向だけではなく厚さ方向
（図５中Ｚで示した方向）にも超格子構造が構成され
る。このため、新しい量子化機能デバイスの構築に利用
出来る可能性がある。具体例でいえば、例えば第１の半
導体層２７を第１導電型（例えばｐ型）半導体層とし、
第２の半導体層２９を第２導電型（ｎ型）半導体層とし
てｐ／ｎ接合の連続する超格子構造を得た例で考えれ
ば、表面に縦型超格子を並べさらに厚さ方向にｐ／ｎ接
合を並べた構造が得られたことになるから、高効率の太
陽電池の実現が期待出来る。また、従来のＨＢＴ（ヘテ
ロバイポーラトランジスタ）を平面的に形成出来る。
【００２２】２．第２実施例 上述の第１実施例では開口部２３ａがストライプ状のも
のであったが、開口部をドット状のものとしこれに応じ
た結晶成長用の空間を形成するようにしても良い。この
第２実施例はその例である。図７（Ａ）及び（Ｂ）はそ
の説明に供する上面図および該上面図におけるＩ−Ｉ線
上のＰ部分の拡大切り欠き斜視図である。
のであったが、開口部をドット状のものとしこれに応じ
た結晶成長用の空間を形成するようにしても良い。この
第２実施例はその例である。図７（Ａ）及び（Ｂ）はそ
の説明に供する上面図および該上面図におけるＩ−Ｉ線
上のＰ部分の拡大切り欠き斜視図である。
【００２３】この第２実施例では、基板２１上に形成し
たＳｉＯ2 膜２３に、ここでは円形の開口部２３ｂを多
数、それらがＳｉＯ2 膜の各所に点在するように形成す
る。このような開口部２３ｂは第１実施例の開口部２３
ａを形成した方法に準じた方法で行なえる。
たＳｉＯ2 膜２３に、ここでは円形の開口部２３ｂを多
数、それらがＳｉＯ2 膜の各所に点在するように形成す
る。このような開口部２３ｂは第１実施例の開口部２３
ａを形成した方法に準じた方法で行なえる。
【００２４】次に、開口部２３ｂ下およびその周辺のＳ
ｉＯ2 膜を選択的に除去して基板２１に第２実施例の空
間２５ａを形成する。この場合は平面形状が円形の空間
２５ａが得られると考えられる。その後、この空間２５
ａ内に第１の半導体層２７及び第２の半導体層２９を適
当な順（たとえば交互）に成長させる。これら層の成長
法は第１実施例に準じた方法で行なえる。これら層２
７、２９の形成において壁２１ａに等方的に結晶が成長
するような結晶成長条件を用いると、各半導体層２７、
２９が同心円状に成長された構造が得られる。
ｉＯ2 膜を選択的に除去して基板２１に第２実施例の空
間２５ａを形成する。この場合は平面形状が円形の空間
２５ａが得られると考えられる。その後、この空間２５
ａ内に第１の半導体層２７及び第２の半導体層２９を適
当な順（たとえば交互）に成長させる。これら層の成長
法は第１実施例に準じた方法で行なえる。これら層２
７、２９の形成において壁２１ａに等方的に結晶が成長
するような結晶成長条件を用いると、各半導体層２７、
２９が同心円状に成長された構造が得られる。
【００２５】なお、この第２実施例の場合も基板の厚み
方向にも結晶が成長するような条件をもって各半導体層
２７，２５を形成することにより、縦方向、横方向双方
に超格子層が形成されるようにしても良い。
方向にも結晶が成長するような条件をもって各半導体層
２７，２５を形成することにより、縦方向、横方向双方
に超格子層が形成されるようにしても良い。
【００２６】
【発明の効果】上述した説明から明らかなように、この
発明の半導体微細構造の形成方法によれば、所定基板に
上面（基板の厚み方向）が所定の薄膜で覆われている空
間を形成し、該空間内に所望の半導体層用の成長ガスを
該半導体層の横方向成長が優位になるような条件下で供
給して横方向に少なくとも２種類の半導体層を積層す
る。したがって、オフセットされた結晶面によるステッ
プを用いることなく所望の積層構造が得られるので、従
来の問題を回避若しくは軽減出来ると考えられる。すな
わち、従来に比べ、形成しようとする材料の自由度が高
まり、また、結晶成長条件の制御が容易となり、また、
結晶成長速度が早まると考えられる。また、開口部およ
び空間の形状、大きさはホトリソグラフィ技術及びエッ
チング技術により所望の精度で形成出来るので、たとえ
ば超格子層の形成位置、大きさ、形状を従来に比べ任意
の位置、大きさ、形状にし易いと考えられる。
発明の半導体微細構造の形成方法によれば、所定基板に
上面（基板の厚み方向）が所定の薄膜で覆われている空
間を形成し、該空間内に所望の半導体層用の成長ガスを
該半導体層の横方向成長が優位になるような条件下で供
給して横方向に少なくとも２種類の半導体層を積層す
る。したがって、オフセットされた結晶面によるステッ
プを用いることなく所望の積層構造が得られるので、従
来の問題を回避若しくは軽減出来ると考えられる。すな
わち、従来に比べ、形成しようとする材料の自由度が高
まり、また、結晶成長条件の制御が容易となり、また、
結晶成長速度が早まると考えられる。また、開口部およ
び空間の形状、大きさはホトリソグラフィ技術及びエッ
チング技術により所望の精度で形成出来るので、たとえ
ば超格子層の形成位置、大きさ、形状を従来に比べ任意
の位置、大きさ、形状にし易いと考えられる。
【００２７】これらのことから、たとえば縦型超格子を
用いた新規な太陽電池、基板に垂直にチャネル層を有し
た複数組の２次元電子ガスヘテロ構造を有した平面型の
トランジスタ（高速トランジスタ）等の実現が期待出来
る。また、本発明を半導体レーザの形成に適用した場
合、低閾値動作、低電流動作および広帯域動作し、か
つ、狭スペクトル特性を有した半導体レーザの実現が期
待出来る。さらに、面発光型レーザの作製も可能と考え
られるので大面積で効率の良い半導体レーザの実現が期
待出来る。
用いた新規な太陽電池、基板に垂直にチャネル層を有し
た複数組の２次元電子ガスヘテロ構造を有した平面型の
トランジスタ（高速トランジスタ）等の実現が期待出来
る。また、本発明を半導体レーザの形成に適用した場
合、低閾値動作、低電流動作および広帯域動作し、か
つ、狭スペクトル特性を有した半導体レーザの実現が期
待出来る。さらに、面発光型レーザの作製も可能と考え
られるので大面積で効率の良い半導体レーザの実現が期
待出来る。
【図１】（Ａ）〜（Ｄ）は、第１実施例の説明に供する
工程図である。
工程図である。
【図２】（Ａ）〜（Ｃ）は、第１実施例の説明に供する
図１に続く工程図である。
図１に続く工程図である。
【図３】第１実施例の説明に供する図２に続く工程図で
ある。
ある。
【図４】第１実施例の説明に供する図である。
【図５】第１実施例の他の例の説明図（その１）であ
る。
る。
【図６】第１実施例の他の例の説明図（その２）であ
る。
る。
【図７】（Ａ）および（Ｂ）は、第２実施例の説明に供
する図である。
する図である。
【図８】従来技術の説明に供する図である。
２１：基板（ここではＧａＡｓ基板） ２１ａ：空間の壁（柱部） ２３：所定の薄膜（ここではＳｉＯ2 膜） ２３ａ：開口部 ２５：空間 ２７：第１の半導体層（ここではＡｌＧａＡｓ層） ２９：第２の半導体層（ここではＧａＡｓ層） ２３ｂ：第２実施例での開口部 ２５ａ：第２実施例での空間
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778 21/338 29/812 31/04 9171−4Ｍ Ｈ０１Ｌ 29/80 Ｈ 7376−4Ｍ 31/04 Ｅ
Claims (1)
- 【請求項１】 基板上に組成が異なる少なくとも２種類
の半導体層を、これら半導体層が前記基板の厚み方向と
直交若しくはほぼ直交する方向に沿って積層構造を呈す
るように具える、半導体微細構造を形成するに当たり、 基板として、形成しようとする半導体層の種となり得る
基板を用い、 該基板上に、後に該基板を一部除去する際に用いられる
エッチング手段に対し耐性を有し、かつ、該形成しよう
とする半導体層の成長時に該半導体層に結晶欠陥を導入
しずらい特性を有する材料から成る薄膜を形成し、 該薄膜に所定の開口部を形成し、該開口部から前記基板
を該開口部下及び開口部周囲の前記薄膜部分下に所定の
空間が形成されるように部分的に除去し、 該形成された空間内に前記開口部を介して前記形成しよ
うとする半導体層用の成長ガスを、該半導体層が前記直
交若しくはほぼ直交する方向に優位に成長する条件の下
で供給することを特徴とする半導体微細構造の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325440A JPH07183541A (ja) | 1993-12-22 | 1993-12-22 | 半導体微細構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5325440A JPH07183541A (ja) | 1993-12-22 | 1993-12-22 | 半導体微細構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183541A true JPH07183541A (ja) | 1995-07-21 |
Family
ID=18176890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5325440A Pending JPH07183541A (ja) | 1993-12-22 | 1993-12-22 | 半導体微細構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741195A1 (fr) * | 1995-11-10 | 1997-05-16 | Thomson Csf | Dispositif a puits quantique et procede de realisation |
| EP1784873A2 (en) * | 2004-08-06 | 2007-05-16 | Northrop Grumman Corporation | Semiconductor light source and method of making |
| JP2007527115A (ja) * | 2004-02-12 | 2007-09-20 | インターナショナル・レクチファイヤー・コーポレーション | コンプリメンタリ横型窒化物トランジスタ |
-
1993
- 1993-12-22 JP JP5325440A patent/JPH07183541A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741195A1 (fr) * | 1995-11-10 | 1997-05-16 | Thomson Csf | Dispositif a puits quantique et procede de realisation |
| JP2007527115A (ja) * | 2004-02-12 | 2007-09-20 | インターナショナル・レクチファイヤー・コーポレーション | コンプリメンタリ横型窒化物トランジスタ |
| EP1784873A2 (en) * | 2004-08-06 | 2007-05-16 | Northrop Grumman Corporation | Semiconductor light source and method of making |
| EP1784873A4 (en) * | 2004-08-06 | 2011-05-18 | Northrop Grumman Systems Corp | SEMICONDUCTOR LIGHT SOURCE AND METHOD OF MANUFACTURING THE SAME |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880456B2 (ja) | 窒素化合物系半導体装置およびその製造方法 | |
| JP3830051B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 | |
| US7846820B2 (en) | Nitride semiconductor device and process for producing the same | |
| JP3571641B2 (ja) | 窒化物半導体素子 | |
| JP3153153B2 (ja) | 窒化ガリウム系半導体レーザおよびその製造方法 | |
| US20060172513A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
| JP2003124573A (ja) | 半導体発光素子の製造方法、半導体素子の製造方法、素子の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法 | |
| JPS6343387A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH07183541A (ja) | 半導体微細構造の形成方法 | |
| JPH09148556A (ja) | 半導体装置，及びその製造方法 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2002299249A (ja) | 半導体基板、半導体素子および半導体層の形成方法 | |
| JP2000216495A (ja) | 半導体光素子の製造方法 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| JP2004007009A (ja) | 窒化物半導体素子の製造方法 | |
| JP4822674B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP2003309331A (ja) | 半導体装置 | |
| KR20010054538A (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| JP3188931B2 (ja) | 薄膜成長方法 | |
| JPH06275520A (ja) | 量子細線作製方法 | |
| JP3462801B2 (ja) | ＧａＡｓ半導体の製造方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 | |
| JP2002190448A (ja) | 基板、電子装置およびそれらの製造方法 | |
| JP2000114663A (ja) | Ｉｉｉ 族窒化物レーザーダイオードおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021008 |