JP2002190448A - 基板、電子装置およびそれらの製造方法 - Google Patents
基板、電子装置およびそれらの製造方法Info
- Publication number
- JP2002190448A JP2002190448A JP2000387202A JP2000387202A JP2002190448A JP 2002190448 A JP2002190448 A JP 2002190448A JP 2000387202 A JP2000387202 A JP 2000387202A JP 2000387202 A JP2000387202 A JP 2000387202A JP 2002190448 A JP2002190448 A JP 2002190448A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lattice constant
- crystal layer
- seed crystal
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 基板の製造方法は、下地基板上に、その下地
基板とは格子定数の異なる結晶層を転位や欠陥の発生を
抑えた状態で成長する技術を提供する。 【解決手段】 第１の格子定数を有する下地基板の主表
面上に、前記第１の格子定数に対して成長許容範囲内の
格子定数を有する化学反応可能な中間層を成長する工程
と、前記中間層上に、前記第１の格子定数と異なる第２
の格子定数を有する種子結晶層を臨界膜厚以内の厚さ成
長する工程と、前記種子結晶層を局部的に除去し、下の
中間層を露出する開口部を形成する工程と、前記開口部
から前記中間層を横方向に化学反応させ、アモルファス
層に変換する工程と、前記種子結晶層と露出している前
記アモルファス層の上に前記第２の格子定数に対して成
長許容範囲内の格子定数を有する結晶層または結晶積層
を成長する工程とを含む。
基板とは格子定数の異なる結晶層を転位や欠陥の発生を
抑えた状態で成長する技術を提供する。 【解決手段】 第１の格子定数を有する下地基板の主表
面上に、前記第１の格子定数に対して成長許容範囲内の
格子定数を有する化学反応可能な中間層を成長する工程
と、前記中間層上に、前記第１の格子定数と異なる第２
の格子定数を有する種子結晶層を臨界膜厚以内の厚さ成
長する工程と、前記種子結晶層を局部的に除去し、下の
中間層を露出する開口部を形成する工程と、前記開口部
から前記中間層を横方向に化学反応させ、アモルファス
層に変換する工程と、前記種子結晶層と露出している前
記アモルファス層の上に前記第２の格子定数に対して成
長許容範囲内の格子定数を有する結晶層または結晶積層
を成長する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、基板、電子装置お
よびそれらの製造方法に関し、特に下地基板とその上に
形成された格子定数の異なる結晶層とを有する基板、電
子装置およびそれらの製造方法に関する。
よびそれらの製造方法に関し、特に下地基板とその上に
形成された格子定数の異なる結晶層とを有する基板、電
子装置およびそれらの製造方法に関する。
【０００２】本明細書においては、ある格子定数の下地
結晶上に、臨界膜厚を生じることなく（無限大の臨界膜
厚で）成長できる結晶の有する格子定数の範囲を成長許
容範囲内の格子定数と言う。ここで、臨界膜厚とは、あ
る格子定数の下地結晶上に他の格子定数を有する結晶層
を成長するとき、格子欠陥やミスフィット転位を急増さ
せずに成長できる最大の厚さを言う。また、この時の歪
量を臨界歪と言う。
結晶上に、臨界膜厚を生じることなく（無限大の臨界膜
厚で）成長できる結晶の有する格子定数の範囲を成長許
容範囲内の格子定数と言う。ここで、臨界膜厚とは、あ
る格子定数の下地結晶上に他の格子定数を有する結晶層
を成長するとき、格子欠陥やミスフィット転位を急増さ
せずに成長できる最大の厚さを言う。また、この時の歪
量を臨界歪と言う。
【０００３】
【従来の技術】半導体材料は、固有のバンドギャップ、
移動度、格子定数等を有する。III−Ｖ族半導体等を利
用して作製される高電子移動度トランジスタ（ＨＥＭ
Ｔ）へテロバイポーラトランジスタ（ＨＢＴ）、レーザ
等はそれぞれ所望の特性を実現するため種々のヘテロ接
合を利用している。半導体デバイスの特性の点からは、
所望のバンドギャップ、移動度を有する半導体材料を自
由に組み合わせてヘテロ接合を形成することが望まれ
る。
移動度、格子定数等を有する。III−Ｖ族半導体等を利
用して作製される高電子移動度トランジスタ（ＨＥＭ
Ｔ）へテロバイポーラトランジスタ（ＨＢＴ）、レーザ
等はそれぞれ所望の特性を実現するため種々のヘテロ接
合を利用している。半導体デバイスの特性の点からは、
所望のバンドギャップ、移動度を有する半導体材料を自
由に組み合わせてヘテロ接合を形成することが望まれ
る。
【０００４】しかし、エピタキシャル結晶層は下地結晶
上に成長する必要がある。下地結晶上に多くの格子欠陥
やミスフィット転位を生じさせることなく、任意にエピ
タキシャル成長できる結晶層の格子定数および厚さは限
られた範囲内のものでしかない。この範囲を越えると、
成長結晶層内に多くの格子欠陥やミスフィット転位が導
入される。格子不整のある成長結晶についての厚さに関
するこの臨界値を臨界膜厚と言う。臨界膜厚は、格子不
整の程度に応じて定まる。格子不整が大きいと、臨界膜
厚は薄くなる。
上に成長する必要がある。下地結晶上に多くの格子欠陥
やミスフィット転位を生じさせることなく、任意にエピ
タキシャル成長できる結晶層の格子定数および厚さは限
られた範囲内のものでしかない。この範囲を越えると、
成長結晶層内に多くの格子欠陥やミスフィット転位が導
入される。格子不整のある成長結晶についての厚さに関
するこの臨界値を臨界膜厚と言う。臨界膜厚は、格子不
整の程度に応じて定まる。格子不整が大きいと、臨界膜
厚は薄くなる。
【０００５】使用する下地半導体基板が決まると、その
上に成長できるエピタキシャル層の格子定数範囲は通常
限られる。たとえば、ＧａＡｓ基板を用いて、その上に
Ｉｎ組成の高いＩｎＧａＡｓをチャンネル（電子走行）
層として成長することや、１．３μｍ帯、１．５μｍ帯
の発光を実現する活性層構造を形成することは困難であ
る。
上に成長できるエピタキシャル層の格子定数範囲は通常
限られる。たとえば、ＧａＡｓ基板を用いて、その上に
Ｉｎ組成の高いＩｎＧａＡｓをチャンネル（電子走行）
層として成長することや、１．３μｍ帯、１．５μｍ帯
の発光を実現する活性層構造を形成することは困難であ
る。
【０００６】半導体基板上に、その半導体とは格子定数
の大きく異なる結晶を成長すると、成長した結晶層内に
転位や欠陥が多く発生し、結晶層の特性が劣化する。こ
の劣化を防止するために下地半導体基板上に格子定数が
徐々に、または階段的に変化する組成傾斜層を成長する
技術が知られている。このような組成傾斜層を介在させ
ることにより、その上に成長する結晶層内の転位や欠陥
を減少させることができる。
の大きく異なる結晶を成長すると、成長した結晶層内に
転位や欠陥が多く発生し、結晶層の特性が劣化する。こ
の劣化を防止するために下地半導体基板上に格子定数が
徐々に、または階段的に変化する組成傾斜層を成長する
技術が知られている。このような組成傾斜層を介在させ
ることにより、その上に成長する結晶層内の転位や欠陥
を減少させることができる。
【０００７】
【発明が解決しようとする課題】組成傾斜層上に、下地
基板と格子定数の異なる結晶層を成長することにより、
結晶層内の転位や欠陥を減少させることができるが、こ
の効果は十分とは限らない。下地結晶上に格子定数の異
なる結晶層を成長するための新たな技術が望まれてい
る。
基板と格子定数の異なる結晶層を成長することにより、
結晶層内の転位や欠陥を減少させることができるが、こ
の効果は十分とは限らない。下地結晶上に格子定数の異
なる結晶層を成長するための新たな技術が望まれてい
る。
【０００８】本発明の目的は、下地基板上に、その下地
基板とは格子定数の異なる結晶層を転位や欠陥の発生を
抑えた状態で成長する技術を提供することである。
基板とは格子定数の異なる結晶層を転位や欠陥の発生を
抑えた状態で成長する技術を提供することである。
【０００９】本発明の他の目的は、下地基板上に、その
下地基板とは格子定数の異なる結晶層を転位や欠陥の発
生を抑えた状態で成長した基板やこのような基板を用い
た電子装置を提供することである。
下地基板とは格子定数の異なる結晶層を転位や欠陥の発
生を抑えた状態で成長した基板やこのような基板を用い
た電子装置を提供することである。
【００１０】
【課題を解決するための手段】本発明の一観点によれ
ば、第１の格子定数の結晶で形成された主表面を有する
下地基板と、前記下地基板の主表面を覆うアモルファス
層と、前記アモルファス層上に成長され、前記第２の格
子定数に対して成長許容範囲内の格子定数を有する結晶
層または結晶積層とを有する基板が提供される。
ば、第１の格子定数の結晶で形成された主表面を有する
下地基板と、前記下地基板の主表面を覆うアモルファス
層と、前記アモルファス層上に成長され、前記第２の格
子定数に対して成長許容範囲内の格子定数を有する結晶
層または結晶積層とを有する基板が提供される。
【００１１】本発明の他の観点によれば、第１の格子定
数を有する下地基板の主表面上に、前記第１の格子定数
に対して成長許容範囲内の格子定数を有する化学反応可
能な中間層を成長する工程と、前記中間層上に、前記第
１の格子定数と異なる第２の格子定数を有する種子結晶
層を臨界膜厚以内の厚さ成長する工程と、前記種子結晶
層を局部的に除去し、下の中間層を露出する開口部を形
成する工程と、前記開口部から前記中間層を横方向に化
学反応させ、アモルファス層に変化させる工程と、前記
種子結晶層と露出している前記アモルファス層の上に前
記第２の格子定数に対して成長許容範囲内の格子定数を
有する結晶層または結晶積層を成長する工程とを含む基
板の製造方法が提供される。
数を有する下地基板の主表面上に、前記第１の格子定数
に対して成長許容範囲内の格子定数を有する化学反応可
能な中間層を成長する工程と、前記中間層上に、前記第
１の格子定数と異なる第２の格子定数を有する種子結晶
層を臨界膜厚以内の厚さ成長する工程と、前記種子結晶
層を局部的に除去し、下の中間層を露出する開口部を形
成する工程と、前記開口部から前記中間層を横方向に化
学反応させ、アモルファス層に変化させる工程と、前記
種子結晶層と露出している前記アモルファス層の上に前
記第２の格子定数に対して成長許容範囲内の格子定数を
有する結晶層または結晶積層を成長する工程とを含む基
板の製造方法が提供される。
【００１２】下地基板上に、中間層を介して形成された
種子結晶層が、中間層がアモルファス相に変換されるこ
とにより、歪みから解放される。その後、種子結晶層上
に成長許容範囲内の格子定数を有する結晶層を任意に成
長することが可能となる。
種子結晶層が、中間層がアモルファス相に変換されるこ
とにより、歪みから解放される。その後、種子結晶層上
に成長許容範囲内の格子定数を有する結晶層を任意に成
長することが可能となる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。
施例を説明する。
【００１４】図１（Ａ）〜（Ｄ）は、本発明の実施例に
よる基板の製造方法の主要工程を示す基板の断面図であ
る。
よる基板の製造方法の主要工程を示す基板の断面図であ
る。
【００１５】図１（Ａ）に示すように、下地基板である
ＧａＡｓ基板1の表面上に、中間層としてＡｌＡｓ層２
をエピタキシャルに成長する。ＡｌＡｓは、ＧａＡｓと
ほとんど同じ格子定数を有し、ＧａＡｓ上に格子欠陥、
ミスフィット転位の非常に少ない状態でほとんど任意の
厚さエピタキシャルに成長することができる。ＡｌＡｓ
層２は、例えば厚さ５０ｎｍ程度成長する。
ＧａＡｓ基板1の表面上に、中間層としてＡｌＡｓ層２
をエピタキシャルに成長する。ＡｌＡｓは、ＧａＡｓと
ほとんど同じ格子定数を有し、ＧａＡｓ上に格子欠陥、
ミスフィット転位の非常に少ない状態でほとんど任意の
厚さエピタキシャルに成長することができる。ＡｌＡｓ
層２は、例えば厚さ５０ｎｍ程度成長する。
【００１６】ＡｌＡｓ層２の上に、種子結晶層としてＩ
ｎxＧａ1-xＡｓ層７を成長する。ＩｎxＧａ1-xＡｓは、
ＧａＡｓより大きな格子定数を有する。Ｉｎ組成ｘが大
きくなるほど、ＧａＡｓ基板1との格子不整が大きくな
り、臨界膜厚は小さくなる。例えば、Ｉｎ組成ｘとし
て、ＩｎＰに格子整合するｘ＝０．５３を選び、Ｉｎx
Ｇａ1-xＡｓ層３（ｘ＝０．５３）を臨界膜厚以下の厚
さ約３ｎｍ程度成長する。基板と格子不整であることに
より、ＩｎxＧａ1-xＡｓ層３（ｘ＝０．５３）は圧縮歪
みを持つ歪層となる。
ｎxＧａ1-xＡｓ層７を成長する。ＩｎxＧａ1-xＡｓは、
ＧａＡｓより大きな格子定数を有する。Ｉｎ組成ｘが大
きくなるほど、ＧａＡｓ基板1との格子不整が大きくな
り、臨界膜厚は小さくなる。例えば、Ｉｎ組成ｘとし
て、ＩｎＰに格子整合するｘ＝０．５３を選び、Ｉｎx
Ｇａ1-xＡｓ層３（ｘ＝０．５３）を臨界膜厚以下の厚
さ約３ｎｍ程度成長する。基板と格子不整であることに
より、ＩｎxＧａ1-xＡｓ層３（ｘ＝０．５３）は圧縮歪
みを持つ歪層となる。
【００１７】これらの結晶成長は、例えばＭＯＶＰＥに
より行ない、原料としてトリメチルアルミニウム（ＴＭ
Ａｌ）、トリメチルインジウウム（ＴＭＩｎ）、トリエ
チルガリウム（ＴＥＧａ）、アルシン（ＡｓＨ3）を用
いる。
より行ない、原料としてトリメチルアルミニウム（ＴＭ
Ａｌ）、トリメチルインジウウム（ＴＭＩｎ）、トリエ
チルガリウム（ＴＥＧａ）、アルシン（ＡｓＨ3）を用
いる。
【００１８】図１（Ｂ）に示すように、種子結晶層３の
上に、レジスト層を塗布し、露光、現像することにより
レジストパターンＰＲを作成する。レジストパターンＰ
Ｒは、例えばストライプ状又は格子状の開口部を有す
る。開口部は、例えば数１００μｍ平方の領域ＡＲを囲
み、幅約１００μｍを有する。
上に、レジスト層を塗布し、露光、現像することにより
レジストパターンＰＲを作成する。レジストパターンＰ
Ｒは、例えばストライプ状又は格子状の開口部を有す
る。開口部は、例えば数１００μｍ平方の領域ＡＲを囲
み、幅約１００μｍを有する。
【００１９】このレジストパターンＰＲをエッチングマ
スクとし、種子結晶層３を選択的にエッチングする。例
えば、クエン酸系のエッチング液を用い、ＩｎＧａＡｓ
層３を選択的にウエットエッチングする。ＡｌＡｓ層２
は、ほとんどエッチングされない。種子結晶層３がエッ
チングされ、開口部４が形成されると共に、その下に配
置されたＡｌＡｓ層２が露出する。その後レジストパタ
ーンＰＲは除去する。
スクとし、種子結晶層３を選択的にエッチングする。例
えば、クエン酸系のエッチング液を用い、ＩｎＧａＡｓ
層３を選択的にウエットエッチングする。ＡｌＡｓ層２
は、ほとんどエッチングされない。種子結晶層３がエッ
チングされ、開口部４が形成されると共に、その下に配
置されたＡｌＡｓ層２が露出する。その後レジストパタ
ーンＰＲは除去する。
【００２０】図１（Ｃ）に示すように、スチーム酸化に
よりＡｌＡｓ層２を開口部４から横方向に酸化し、アモ
ルファス相の酸化層２ｘに変換する。ＡｌＡｓの構成元
素であったＡｓは、スチーム酸化により外界に離散し、
アモルファス相の酸化層２ｘは、Ａｌが酸化したＡｌ2
Ｏ3と考えられる。スチーム酸化は、例えば８０℃の純
水に窒素を流量約１ＬＭでバブリングし、水蒸気を含む
窒素ガスを３５０℃程度に加熱した基板上に導入するこ
とで行なう。
よりＡｌＡｓ層２を開口部４から横方向に酸化し、アモ
ルファス相の酸化層２ｘに変換する。ＡｌＡｓの構成元
素であったＡｓは、スチーム酸化により外界に離散し、
アモルファス相の酸化層２ｘは、Ａｌが酸化したＡｌ2
Ｏ3と考えられる。スチーム酸化は、例えば８０℃の純
水に窒素を流量約１ＬＭでバブリングし、水蒸気を含む
窒素ガスを３５０℃程度に加熱した基板上に導入するこ
とで行なう。
【００２１】ＡｌＡｓ層がアモルファス相の酸化層に変
換されると、もはやエピタキシャル層ではなくなり、そ
の上に形成されたＩｎＧａＡｓ種子結晶層３は、下地基
板１の格子定数から解放され、歪みが緩和する。種子結
晶層以外の開口領域はアモルファス層が露出し、結晶成
長の種子とはならない。もし、開口部でＡｌＡｓ層が消
失し、基板表面が露出すると、その上に成長するエピタ
キシャル層に対して基板の格子定数が影響を及ぼすこと
になる。従って、ＡｌＡｓ層が十分残るエッチング条件
を選択することが好ましい。
換されると、もはやエピタキシャル層ではなくなり、そ
の上に形成されたＩｎＧａＡｓ種子結晶層３は、下地基
板１の格子定数から解放され、歪みが緩和する。種子結
晶層以外の開口領域はアモルファス層が露出し、結晶成
長の種子とはならない。もし、開口部でＡｌＡｓ層が消
失し、基板表面が露出すると、その上に成長するエピタ
キシャル層に対して基板の格子定数が影響を及ぼすこと
になる。従って、ＡｌＡｓ層が十分残るエッチング条件
を選択することが好ましい。
【００２２】図１（Ｄ）に示すように、歪みの解放され
た種子結晶層３の上に、成長許容範囲内の格子定数を有
する結晶層５、例えば種子結晶層３と格子整合するＩｎ
yＡｌ1-yＡｓバッファ層（ｙ＝０．５２）を選択成長可
能なエピタキシャル成長で形成する。種子結晶層３上に
成長するエピタキシャル層が露出したアモルファス層表
面も覆う。この状態は、ＩｎＰ基板上にＩｎyＡｌ1-yＡ
ｓバッファ層（ｙ＝０．５２）を成長した状態とほぼ同
等である。さらに、所望の結晶層又は結晶積層６を成長
することにより、所望の特性を有する半導体装置用の層
構造を作成することができる。
た種子結晶層３の上に、成長許容範囲内の格子定数を有
する結晶層５、例えば種子結晶層３と格子整合するＩｎ
yＡｌ1-yＡｓバッファ層（ｙ＝０．５２）を選択成長可
能なエピタキシャル成長で形成する。種子結晶層３上に
成長するエピタキシャル層が露出したアモルファス層表
面も覆う。この状態は、ＩｎＰ基板上にＩｎyＡｌ1-yＡ
ｓバッファ層（ｙ＝０．５２）を成長した状態とほぼ同
等である。さらに、所望の結晶層又は結晶積層６を成長
することにより、所望の特性を有する半導体装置用の層
構造を作成することができる。
【００２３】図１（Ａ）の状態においては、種子結晶層
３は、中間層２を介して下地基板１の上に成長されてお
り、下地基板１の格子定数の制約を受ける。種子結晶層
３の厚さを臨界膜厚以下とすることにより、格子欠陥、
ミスフィット転位の少ない層を成長する。その後、種子
結晶層３と下地基板１との間に介在する中間層２をアモ
ルファス状態に変換することにより、種子結晶層３は下
地基板１の格子定数の制約から解放され、歪みが緩和さ
れる。
３は、中間層２を介して下地基板１の上に成長されてお
り、下地基板１の格子定数の制約を受ける。種子結晶層
３の厚さを臨界膜厚以下とすることにより、格子欠陥、
ミスフィット転位の少ない層を成長する。その後、種子
結晶層３と下地基板１との間に介在する中間層２をアモ
ルファス状態に変換することにより、種子結晶層３は下
地基板１の格子定数の制約から解放され、歪みが緩和さ
れる。
【００２４】従って、図１（Ｄ）に示すように、種子結
晶層３の上に種子結晶層３と同一の格子定数又は成長許
容範囲内の格子定数を有する結晶層５を任意の厚さ成長
することが可能となる。アモルファス層の上の種子結晶
層を成長種として、結晶層５を成長することにより、露
出したアモルファス中間層２の上も結晶層５で覆われ
る。以下、このような基板を用いて半導体デバイスを形
成する実施例を説明する。
晶層３の上に種子結晶層３と同一の格子定数又は成長許
容範囲内の格子定数を有する結晶層５を任意の厚さ成長
することが可能となる。アモルファス層の上の種子結晶
層を成長種として、結晶層５を成長することにより、露
出したアモルファス中間層２の上も結晶層５で覆われ
る。以下、このような基板を用いて半導体デバイスを形
成する実施例を説明する。
【００２５】図２（Ａ）は、高電子移動度トランジスタ
（ＨＥＭＴ）用の半導体積層の構成を示す。下地基板１
１、中間層１２、種子結晶層１３は、図１（Ａ）〜
（Ｄ）に示した実施例同様、ＧａＡｓ基板、ＡｌＡｓ
層、Ｉｎ0.53Ｇａ0.47Ａｓ層で形成する。種子結晶層１
３の上に、Ｉｎ0.52Ａｌ0.48Ａｓのバッファ層１５、Ｉ
ｎ0. 53Ｇａ0.47Ａｓチャネル層１６、ｎ型にドープした
Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１７、Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層１８を順次エピタキシャルに成長す
る。これらのエピタキシャル成長は、選択成長が可能な
ＭＯＶＰＥまたはガスソースＭＢＥで行なうことが好ま
しい。
（ＨＥＭＴ）用の半導体積層の構成を示す。下地基板１
１、中間層１２、種子結晶層１３は、図１（Ａ）〜
（Ｄ）に示した実施例同様、ＧａＡｓ基板、ＡｌＡｓ
層、Ｉｎ0.53Ｇａ0.47Ａｓ層で形成する。種子結晶層１
３の上に、Ｉｎ0.52Ａｌ0.48Ａｓのバッファ層１５、Ｉ
ｎ0. 53Ｇａ0.47Ａｓチャネル層１６、ｎ型にドープした
Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層１７、Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層１８を順次エピタキシャルに成長す
る。これらのエピタキシャル成長は、選択成長が可能な
ＭＯＶＰＥまたはガスソースＭＢＥで行なうことが好ま
しい。
【００２６】Ｉｎ0.52Ａｌ0.48Ａｓは、Ｉｎ0.53Ｇａ
0.47Ａｓよりも大きなバンドギャップを有し、電子供給
層１７と接するチャネル層１６の界面付近に深いポテン
シャル井戸が形成される。このポテンシャル井戸は、電
子供給層１７から供給される電子を、二次元電子ガスと
して輸送することができる。ＧａＡｓ基板を用いている
にも拘わらず、チャネル層１６のＩｎ組成を高く選択す
ることができるため、高い二次元電子ガス移動度を実現
することができる。Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１
８は、低いコンタクト抵抗を実現する。
0.47Ａｓよりも大きなバンドギャップを有し、電子供給
層１７と接するチャネル層１６の界面付近に深いポテン
シャル井戸が形成される。このポテンシャル井戸は、電
子供給層１７から供給される電子を、二次元電子ガスと
して輸送することができる。ＧａＡｓ基板を用いている
にも拘わらず、チャネル層１６のＩｎ組成を高く選択す
ることができるため、高い二次元電子ガス移動度を実現
することができる。Ｉｎ0.53Ｇａ0.47Ａｓキャップ層１
８は、低いコンタクト抵抗を実現する。
【００２７】図２（Ｂ）に示すように、キャップ層１８
の中間部分を除去し、両側に残ったキャップ層１８の上
にソース電極１９、ドレイン電極２０を形成し、中間に
露出した電子供給層１７の上にゲート電極２１を形成す
る。ソース電極１９、ドレイン電極２０は、例えばＩｎ
ＧａＡｓとオーミック接触を形成するＡｕＧｅ／Ａｕ積
層で形成する。ゲート電極２１は、例えばＩｎＡｌＡｓ
とショットキ接触を形成するＡｌ層で形成する。
の中間部分を除去し、両側に残ったキャップ層１８の上
にソース電極１９、ドレイン電極２０を形成し、中間に
露出した電子供給層１７の上にゲート電極２１を形成す
る。ソース電極１９、ドレイン電極２０は、例えばＩｎ
ＧａＡｓとオーミック接触を形成するＡｕＧｅ／Ａｕ積
層で形成する。ゲート電極２１は、例えばＩｎＡｌＡｓ
とショットキ接触を形成するＡｌ層で形成する。
【００２８】なお、ソース電極１９、ドレイン電極２０
を形成した後、合金化を行なったり、ソース電極１９、
ドレイン電極２０を形成する領域に、深くｎ型不純物を
打ち込み、チャネルとソース電極、ドレイン電極との間
の電気的接続を促進することが好ましい。種子結晶層１
３の開口部上の結晶は結晶性が低下することがあり得る
ので、ＨＥＭＴの能動領域は種子結晶層１３の存在する
領域上方に形成することが好ましい。
を形成した後、合金化を行なったり、ソース電極１９、
ドレイン電極２０を形成する領域に、深くｎ型不純物を
打ち込み、チャネルとソース電極、ドレイン電極との間
の電気的接続を促進することが好ましい。種子結晶層１
３の開口部上の結晶は結晶性が低下することがあり得る
ので、ＨＥＭＴの能動領域は種子結晶層１３の存在する
領域上方に形成することが好ましい。
【００２９】なお、作成する半導体デバイスはＨＥＭＴ
に限らない。例えば、ＨＢＴやレーザ等を作成すること
もできる。
に限らない。例えば、ＨＢＴやレーザ等を作成すること
もできる。
【００３０】図３（Ａ）は、ＨＢＴを形成する場合の層
構成を概略的に示す。ＧａＡｓ基板３１の上にＡｌＡｓ
層をエピタキシャルに成長し、その上にＩｎＧａＡｓ層
３３を種子結晶層としてエピタキシャルに成長する。そ
の後ＩｎＧａＡｓ層３３に開口を設け、その下のＡｌＡ
ｓ層を横方向酸化し、Ａｌ2Ｏ3層３２に変換する。
構成を概略的に示す。ＧａＡｓ基板３１の上にＡｌＡｓ
層をエピタキシャルに成長し、その上にＩｎＧａＡｓ層
３３を種子結晶層としてエピタキシャルに成長する。そ
の後ＩｎＧａＡｓ層３３に開口を設け、その下のＡｌＡ
ｓ層を横方向酸化し、Ａｌ2Ｏ3層３２に変換する。
【００３１】その後、種子結晶層３３の上に、ＩｎＧａ
Ａｓバッファ層３５、ｎ+型ＩｎＧａＡｓ層サブコレク
タ層３６、ｎ型ＩｎＧａＡｓコレクタ層３７、ｐ+型Ｉ
ｎＧａＡｓベース層３８、ｎ型ＩｎＡｌＡｓエミッタ層
３９、ｎ+型ＩｎＧａＡｓコンタクト層４０をエピタキ
シャルに積層する。エピタキシャル成長は前述の実施例
同様、選択成長の可能なＭＯＶＰＥまたはガスソースＭ
ＢＥで行なう。
Ａｓバッファ層３５、ｎ+型ＩｎＧａＡｓ層サブコレク
タ層３６、ｎ型ＩｎＧａＡｓコレクタ層３７、ｐ+型Ｉ
ｎＧａＡｓベース層３８、ｎ型ＩｎＡｌＡｓエミッタ層
３９、ｎ+型ＩｎＧａＡｓコンタクト層４０をエピタキ
シャルに積層する。エピタキシャル成長は前述の実施例
同様、選択成長の可能なＭＯＶＰＥまたはガスソースＭ
ＢＥで行なう。
【００３２】その後、ホトレジストマスクを用い、図に
示すようにｎ+型ＩｎＧａＡｓサブコレクタ層３６を露
出するステップ構造、ｐ+型ＩｎＧａＡｓベース層３８
を露出するステップ構造を作成する。ｎ+型ＩｎＧａＡ
ｓコンタクト層４０の上にエミッタ電極４１を形成し、
ｐ+型ＩｎＧａＡｓ層３８の上にベース電極４２を形成
し、ｎ+型ＩｎＧａＡｓサブコレクタ層３６の上にコレ
クタ電極４３を形成する。
示すようにｎ+型ＩｎＧａＡｓサブコレクタ層３６を露
出するステップ構造、ｐ+型ＩｎＧａＡｓベース層３８
を露出するステップ構造を作成する。ｎ+型ＩｎＧａＡ
ｓコンタクト層４０の上にエミッタ電極４１を形成し、
ｐ+型ＩｎＧａＡｓ層３８の上にベース電極４２を形成
し、ｎ+型ＩｎＧａＡｓサブコレクタ層３６の上にコレ
クタ電極４３を形成する。
【００３３】エミッタ電極、コレクタ電極は、ｎ型領域
とオーミック接触するＡｕＧｅ／Ａｕ積層等で形成し、
ベース電極はｐ型領域とオーミック接触するＴｉ／Ｐｔ
／Ａｕ積層等で形成する。エミッタ領域３９がベース領
域３８のＩｎＧａＡｓよりバンドギャップの広いＩｎＡ
ｌＡｓで形成されているので、ヘテロバイポーラトラン
ジスタが形成される。
とオーミック接触するＡｕＧｅ／Ａｕ積層等で形成し、
ベース電極はｐ型領域とオーミック接触するＴｉ／Ｐｔ
／Ａｕ積層等で形成する。エミッタ領域３９がベース領
域３８のＩｎＧａＡｓよりバンドギャップの広いＩｎＡ
ｌＡｓで形成されているので、ヘテロバイポーラトラン
ジスタが形成される。
【００３４】このようにして、ＧａＡｓ基板３１の上
に、より大きな格子定数を有する積層構造により、ＨＢ
Ｔを作成することができる。Ｉｎ組成の高いＩｎＧａＡ
ｓを用いることにより高速動作可能で抵抗の低いＨＢＴ
を作成することができる。
に、より大きな格子定数を有する積層構造により、ＨＢ
Ｔを作成することができる。Ｉｎ組成の高いＩｎＧａＡ
ｓを用いることにより高速動作可能で抵抗の低いＨＢＴ
を作成することができる。
【００３５】図３（Ｂ）は、レーザを形成する場合の基
板の構成を概略的に示す。ＧａＡｓ基板５１の上にＡｌ
Ａｓ層から変換したアモルファスＡｌ2Ｏ3層５２を配置
し、その上にＩｎＧａＡｓ種子結晶層５３を配置する。
ここまでの構成は、例えば前述の実施例と同様である。
板の構成を概略的に示す。ＧａＡｓ基板５１の上にＡｌ
Ａｓ層から変換したアモルファスＡｌ2Ｏ3層５２を配置
し、その上にＩｎＧａＡｓ種子結晶層５３を配置する。
ここまでの構成は、例えば前述の実施例と同様である。
【００３６】ＩｎＧａＡｓ種子結晶層５３の上に、Ｉｎ
ＧａＡｓバッファ層５５、ｎ+型ＩｎＧａＡｓコンタク
ト層５６、ｎ型ＩｎＰクラッド層５７、ｎ型ＩｎＧａＡ
ｓＰガイド層５８、ＩｎＧａＡｓＰ活性層５９、ｐ型Ｉ
ｎＧａＡｓＰガイド層６０、ｐ型ＩｎＰクラッド層６
１、ｐ+型ＩｎＧａＡｓコンタクト層６２を選択成長で
エピタキシャルに積層する。
ＧａＡｓバッファ層５５、ｎ+型ＩｎＧａＡｓコンタク
ト層５６、ｎ型ＩｎＰクラッド層５７、ｎ型ＩｎＧａＡ
ｓＰガイド層５８、ＩｎＧａＡｓＰ活性層５９、ｐ型Ｉ
ｎＧａＡｓＰガイド層６０、ｐ型ＩｎＰクラッド層６
１、ｐ+型ＩｎＧａＡｓコンタクト層６２を選択成長で
エピタキシャルに積層する。
【００３７】ｐ+型ＩｎＧａＡｓコンタクト層６２から
ｎ型ＩｎＰクラッド層５７までをストライプ状にエッチ
ングする。ｐ+型ＩｎＧａＡｓコンタクト層６２の上に
ｐ側電極６３を形成し、ｎ+型ＩｎＧａＡｓコンタクト
層５６の上にｎ側電極６４を形成する。ｐ側電極６３と
しては、例えばＴｉ／Ｐｔ／Ａｕ積層を用いる。ｎ側電
極６４としては、例えばＡｕＧｅ／Ａｕ積層を用いる。
ｎ型ＩｎＰクラッド層５７までをストライプ状にエッチ
ングする。ｐ+型ＩｎＧａＡｓコンタクト層６２の上に
ｐ側電極６３を形成し、ｎ+型ＩｎＧａＡｓコンタクト
層５６の上にｎ側電極６４を形成する。ｐ側電極６３と
しては、例えばＴｉ／Ｐｔ／Ａｕ積層を用いる。ｎ側電
極６４としては、例えばＡｕＧｅ／Ａｕ積層を用いる。
【００３８】ＩｎＧａＡｓＰ活性層５９は、たとえば
１．３μｍ帯または１．５μｍ帯の発光波長を持つよう
に組成を選択する。ガイド層は活性層より低屈折率の組
成、クラッド層はさらに低屈折率の組成とする。なお、
ガイド層は、必ずしも必要ではなく、活性層をクラッド
層で挟んでもよい。なお、活性層５９は、単一の半導体
層に変え、多重量子井戸で形成することもできる。
１．３μｍ帯または１．５μｍ帯の発光波長を持つよう
に組成を選択する。ガイド層は活性層より低屈折率の組
成、クラッド層はさらに低屈折率の組成とする。なお、
ガイド層は、必ずしも必要ではなく、活性層をクラッド
層で挟んでもよい。なお、活性層５９は、単一の半導体
層に変え、多重量子井戸で形成することもできる。
【００３９】図３（Ｃ）は、多重量子井戸で形成した活
性層５９の構成例を示す。１．２ミクロン組成又は１．
３ミクロン組成のＩｎＧａＡｓＰバリア層Ｂと、バリア
層よりもバンドギャップの狭い１．３μｍ組成又は１．
５μｍ組成のＩｎＧａＡｓＰウエル層Ｗを交互に積層
し、多重量子井戸活性層５９を形成する。なお、ガイド
層５８、６０としては、１．１μｍ組成、又は１，２μ
ｍ組成のＩｎＧａＡｓＰを用いることができる。
性層５９の構成例を示す。１．２ミクロン組成又は１．
３ミクロン組成のＩｎＧａＡｓＰバリア層Ｂと、バリア
層よりもバンドギャップの狭い１．３μｍ組成又は１．
５μｍ組成のＩｎＧａＡｓＰウエル層Ｗを交互に積層
し、多重量子井戸活性層５９を形成する。なお、ガイド
層５８、６０としては、１．１μｍ組成、又は１，２μ
ｍ組成のＩｎＧａＡｓＰを用いることができる。
【００４０】レーザの構造は、上述の実施例のものに限
らない。公知の種々のレーザー構造を採用することがで
きる。
らない。公知の種々のレーザー構造を採用することがで
きる。
【００４１】このように、下地基板上に化学反応により
アモルファス層に変換できる中間層を介して臨界膜厚以
下の種子結晶層を形成し、その後中間層をアモルファス
層に変換することにより、種子結晶層上にその成長許容
範囲内の格子定数を有する結晶層を任意に成長すること
ができる。好ましくは、化学反応は酸化反応である。酸
化させる中間層としては、ＡｌxＧａ1-xＡｓ、（０．５
＜または＝ｘ＜または＝１）、ＩｎＡｌＡｓを用いるこ
とができる。
アモルファス層に変換できる中間層を介して臨界膜厚以
下の種子結晶層を形成し、その後中間層をアモルファス
層に変換することにより、種子結晶層上にその成長許容
範囲内の格子定数を有する結晶層を任意に成長すること
ができる。好ましくは、化学反応は酸化反応である。酸
化させる中間層としては、ＡｌxＧａ1-xＡｓ、（０．５
＜または＝ｘ＜または＝１）、ＩｎＡｌＡｓを用いるこ
とができる。
【００４２】中間層の厚さは、約２０ｎｍ〜２００ｎｍ
とすることが好ましい。種子結晶層に形成する開口部
は、幅１０μｍ〜２００μｍとすることが好ましい。開
口部に囲まれる領域は、特に制限されないが、数μｍ〜
数ｍｍの領域とすることが好ましい。開口部に囲まれる
領域を広く選択すると、横方向酸化に必要な時間が長く
なる。横方向酸化の時間を短くすると、横方向酸化でき
る領域の面積が狭くなる。
とすることが好ましい。種子結晶層に形成する開口部
は、幅１０μｍ〜２００μｍとすることが好ましい。開
口部に囲まれる領域は、特に制限されないが、数μｍ〜
数ｍｍの領域とすることが好ましい。開口部に囲まれる
領域を広く選択すると、横方向酸化に必要な時間が長く
なる。横方向酸化の時間を短くすると、横方向酸化でき
る領域の面積が狭くなる。
【００４３】なお、上述の実施例においては、種子結晶
層上方に半導体デバイスを形成したが、アモルファス層
上方にも半導体デバイスを作成してもよい。ただし、種
子結晶層上に成長する結晶は高い結晶性が保証される
が、アモルファス層の上に成長する結晶は結晶性が低下
することも考えられる。安全のためには、素子領域に合
わせた開口部を形成することが好ましい。
層上方に半導体デバイスを形成したが、アモルファス層
上方にも半導体デバイスを作成してもよい。ただし、種
子結晶層上に成長する結晶は高い結晶性が保証される
が、アモルファス層の上に成長する結晶は結晶性が低下
することも考えられる。安全のためには、素子領域に合
わせた開口部を形成することが好ましい。
【００４４】図４（Ａ），（Ｂ），（Ｃ），（Ｄ）は、
横方向酸化を行なうための開口パターンの例を示す。図
４（Ａ）は、正方形の領域３を囲んで格子状に開口４を
形成する場合を示す。図４（Ｂ）は、長方形の領域３を
囲んで格子状に開口４を形成する場合を示す。これらの
パターンはレーザ、ＨＥＭＴ等の個別半導体デバイスを
作成する場合に好適であろう。
横方向酸化を行なうための開口パターンの例を示す。図
４（Ａ）は、正方形の領域３を囲んで格子状に開口４を
形成する場合を示す。図４（Ｂ）は、長方形の領域３を
囲んで格子状に開口４を形成する場合を示す。これらの
パターンはレーザ、ＨＥＭＴ等の個別半導体デバイスを
作成する場合に好適であろう。
【００４５】図４（Ｃ）は、幅広のストライプ領域３を
画定する幅狭のストライプ状開口４を示す。横方向酸化
を均一な条件で生じさせるのに好適であろう。直列接続
された複数の半導体デバイスを作成する場合にも好適で
あろう。
画定する幅狭のストライプ状開口４を示す。横方向酸化
を均一な条件で生じさせるのに好適であろう。直列接続
された複数の半導体デバイスを作成する場合にも好適で
あろう。
【００４６】図４（Ｄ）は、回路パターン３を画定する
ように開口４を作成する場合を示す。例えば、高周波集
積回路を形成する場合、配線、半導体デバイス、キャパ
シタ等の回路要素を接続した形状に回路パターン３を設
計し、この回路パターンを画定するように開口４を設計
する。
ように開口４を作成する場合を示す。例えば、高周波集
積回路を形成する場合、配線、半導体デバイス、キャパ
シタ等の回路要素を接続した形状に回路パターン３を設
計し、この回路パターンを画定するように開口４を設計
する。
【００４７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えばＩｎ
xＧａ1-xＡｓ組成として、ｘ＝０．５３を用いたが、０
＜または＝ｘ＜または＝１であればよく、それに格子整
合するようにその上の層の組成を調整すればよい。種子
半導体層としてＩｎＧａＡｓを用いたが、III族元素と
してＩｎ、Ａｌ、Ｇａのいずれかまたはそれらの組み合
わせ、Ｖ族元素としてＡｓ、Ｐ、Ｓｂのいずれかまたは
それらの組み合わせを用いたIII‐Ｖ族化合物半導体を
採用することもできる。但し、Ａｌを含むIII−Ｖ族化
合物半導体を用いる場合には、酸化がおきないように、
Ａｌの組成を０．４以下に選択することが望ましい。種
子結晶層の上に成長する半導体層は、III族元素として
Ｉｎ、Ａｌ、Ｇａのいずれかまたはそれらの組み合わ
せ、Ｖ族元素してＡｓ、Ｐ、Ｓｂのいずれかまたはそれ
らの組み合わせを持ちたIII‐Ｖ族化合物半導体を用い
ても良い。半導体基板としてＧａＡｓを用いる場合を説
明したが、他の半導体基板を用いることもできる。たと
えば、ＩｎＰ基板を用いても良い。この場合、中間半導
体層として例えばＩｎ0.52Ａｌ0.48Ａｓを用いることが
できる。
本発明はこれらに制限されるものではない。例えばＩｎ
xＧａ1-xＡｓ組成として、ｘ＝０．５３を用いたが、０
＜または＝ｘ＜または＝１であればよく、それに格子整
合するようにその上の層の組成を調整すればよい。種子
半導体層としてＩｎＧａＡｓを用いたが、III族元素と
してＩｎ、Ａｌ、Ｇａのいずれかまたはそれらの組み合
わせ、Ｖ族元素としてＡｓ、Ｐ、Ｓｂのいずれかまたは
それらの組み合わせを用いたIII‐Ｖ族化合物半導体を
採用することもできる。但し、Ａｌを含むIII−Ｖ族化
合物半導体を用いる場合には、酸化がおきないように、
Ａｌの組成を０．４以下に選択することが望ましい。種
子結晶層の上に成長する半導体層は、III族元素として
Ｉｎ、Ａｌ、Ｇａのいずれかまたはそれらの組み合わ
せ、Ｖ族元素してＡｓ、Ｐ、Ｓｂのいずれかまたはそれ
らの組み合わせを持ちたIII‐Ｖ族化合物半導体を用い
ても良い。半導体基板としてＧａＡｓを用いる場合を説
明したが、他の半導体基板を用いることもできる。たと
えば、ＩｎＰ基板を用いても良い。この場合、中間半導
体層として例えばＩｎ0.52Ａｌ0.48Ａｓを用いることが
できる。
【００４８】その他、種々の変更、改良、組み合わせが
可能なことは当業者に自明であろう。
可能なことは当業者に自明であろう。
【００４９】以下本発明の特徴を記載する。
【００５０】（付記１） 第1の格子定数の結晶で形成
された主表面を有する下地基板と、前記下地基板の主表
面を覆うアモルファス層と、前記アモルファス層上にパ
ターン状に形成され、前記第1の格子定数と異なる第2の
格子定数を有する種子結晶層と、前記種子結晶層とその
周囲に露出した前記アモルファス層との上に成長され、
前記第2の格子定数に対して成長許容範囲内の格子定数
を有する結晶層または結晶積層と、を有する基板。
された主表面を有する下地基板と、前記下地基板の主表
面を覆うアモルファス層と、前記アモルファス層上にパ
ターン状に形成され、前記第1の格子定数と異なる第2の
格子定数を有する種子結晶層と、前記種子結晶層とその
周囲に露出した前記アモルファス層との上に成長され、
前記第2の格子定数に対して成長許容範囲内の格子定数
を有する結晶層または結晶積層と、を有する基板。
【００５１】（付記２） 前記基板はＧａＡｓであり、
前記アモルファス層はＡｌＡｓを酸化した層である付記
１記載の基板。
前記アモルファス層はＡｌＡｓを酸化した層である付記
１記載の基板。
【００５２】（付記３） 前記結晶層または結晶積層は
ＧａＡｓよりもＩｎＰに近い格子定数を有するＩｎＧａ
Ａｓ層またはＩｎＡｌＡｓ層を含む付記２記載の基板。
ＧａＡｓよりもＩｎＰに近い格子定数を有するＩｎＧａ
Ａｓ層またはＩｎＡｌＡｓ層を含む付記２記載の基板。
【００５３】（付記４） 第1の格子定数の結晶で形成
された主表面を有する下地基板と、前記下地基板の主表
面を覆うアモルファス層と、前記アモルファス層上にパ
ターン状に形成され、前記第1の格子定数と異なる第2の
格子定数を有する種子結晶層と、前記種子結晶層とその
周囲に露出した前記アモルファス層との上に成長され、
前記第2の格子定数に対して成長許容範囲内の格子定数
を有する結晶層または結晶積層と、前記結晶層または結
晶積層上に形成された電極とを有する電子装置。
された主表面を有する下地基板と、前記下地基板の主表
面を覆うアモルファス層と、前記アモルファス層上にパ
ターン状に形成され、前記第1の格子定数と異なる第2の
格子定数を有する種子結晶層と、前記種子結晶層とその
周囲に露出した前記アモルファス層との上に成長され、
前記第2の格子定数に対して成長許容範囲内の格子定数
を有する結晶層または結晶積層と、前記結晶層または結
晶積層上に形成された電極とを有する電子装置。
【００５４】（付記５） 第1の格子定数を有する下地
基板の主表面上に、前記第1の格子定数に対して成長許
容範囲内の格子定数を有する化学反応可能な中間層を成
長する工程と、前記中間層上に、前記第1の格子定数と
異なる第2の格子定数を有する種子結晶層を臨界膜厚以
内の厚さ成長する工程と、前記種子結晶層を局部的に除
去し、下の中間層を露出する開口部を形成する工程と、
前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、前記種子結晶層と露出
している前記アモルファス層の上に、前記第2の格子定
数に対して成長許容範囲内の格子定数を有する結晶層ま
たは結晶積層を成長する工程とを含む基板の製造方法。
基板の主表面上に、前記第1の格子定数に対して成長許
容範囲内の格子定数を有する化学反応可能な中間層を成
長する工程と、前記中間層上に、前記第1の格子定数と
異なる第2の格子定数を有する種子結晶層を臨界膜厚以
内の厚さ成長する工程と、前記種子結晶層を局部的に除
去し、下の中間層を露出する開口部を形成する工程と、
前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、前記種子結晶層と露出
している前記アモルファス層の上に、前記第2の格子定
数に対して成長許容範囲内の格子定数を有する結晶層ま
たは結晶積層を成長する工程とを含む基板の製造方法。
【００５５】（付記６） 前記化学反応が酸化反応であ
る付記５記載の基板の製造方法。
る付記５記載の基板の製造方法。
【００５６】（付記７） 前記中間層はＡｌＡｓ層であ
り、前記酸化反応がスチーム酸化であり、前記アモルフ
ァス層はＡｌ2Ｏ3層である付記６記載の基板の製造方
法。
り、前記酸化反応がスチーム酸化であり、前記アモルフ
ァス層はＡｌ2Ｏ3層である付記６記載の基板の製造方
法。
【００５７】（付記８） 第1の格子定数を有する下地
基板の主表面上に、前記第1の格子定数に対して成長許
容範囲内の格子定数を有する化学反応可能な中間層を成
長する工程と、前記中間層上に、前記第1の格子定数と
異なる第2の格子定数を有する種子結晶層を臨界膜厚以
内の厚さ成長する工程と、前記種子結晶層を局部的に除
去し、下の中間層を露出する開口部を形成する工程と、
前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、前記種子結晶層と露出
している前記アモルファス層の上に、前記第2の格子定
数に対して成長許容範囲内の格子定数を有する結晶層ま
たは結晶積層を成長する工程と、前記結晶層または結晶
積層の上に電極を形成する工程とを含む電子装置の製造
方法。
基板の主表面上に、前記第1の格子定数に対して成長許
容範囲内の格子定数を有する化学反応可能な中間層を成
長する工程と、前記中間層上に、前記第1の格子定数と
異なる第2の格子定数を有する種子結晶層を臨界膜厚以
内の厚さ成長する工程と、前記種子結晶層を局部的に除
去し、下の中間層を露出する開口部を形成する工程と、
前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、前記種子結晶層と露出
している前記アモルファス層の上に、前記第2の格子定
数に対して成長許容範囲内の格子定数を有する結晶層ま
たは結晶積層を成長する工程と、前記結晶層または結晶
積層の上に電極を形成する工程とを含む電子装置の製造
方法。
【００５８】（付記９） 前記下地基板がＧａＡｓ基板
であり、前記結晶層ないし結晶積層がＧａＡｓよりも大
きな格子定数を有するIII−Ｖ族化合物半導体の層また
は積層であり、前記電子装置が高電子移動度トランジス
タ、ヘテロバイポーラトランジスタ、レーザのいずれか
である請求項８項記載の電子装置の製造方法。
であり、前記結晶層ないし結晶積層がＧａＡｓよりも大
きな格子定数を有するIII−Ｖ族化合物半導体の層また
は積層であり、前記電子装置が高電子移動度トランジス
タ、ヘテロバイポーラトランジスタ、レーザのいずれか
である請求項８項記載の電子装置の製造方法。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
ある格子定数を有する下地基板上に、下地基板と異なる
格子定数を有する結晶層又は結晶積層を、臨界膜厚を越
えて形成することが可能となる。
ある格子定数を有する下地基板上に、下地基板と異なる
格子定数を有する結晶層又は結晶積層を、臨界膜厚を越
えて形成することが可能となる。
【００６０】このような基板を用いることにより、種々
の半導体装置を作成することができる。
の半導体装置を作成することができる。
【図１】 本発明の実施例による基板の製造方法を説明
するための基板の断面図である。
するための基板の断面図である。
【図２】 本発明の実施例により作成する半導体デバイ
スの構成を概略的に示す基板の断面図である。
スの構成を概略的に示す基板の断面図である。
【図３】 本発明の実施例により作成する半導体デバイ
スの構成を概略的に示す基板の断面図である。
スの構成を概略的に示す基板の断面図である。
【図４】 本発明の実施例に使用する開口の形状の例を
示す概略平面図である。
示す概略平面図である。
１ 下地基板 ２ 中間層 ３ 種子結晶層 ４ 開口 ＰＲ レジストパターン ５ バッファ層 ６ 結晶層又は結晶積層 １１ 下地基板 １２ 中間層 １３ 種子結晶層 １５ バッファ層 １６ チャネル層 １７ 電子供給層 １８ キャップ層 １９ ソース電極 ２０ ドレイン電極 ２１ ゲート電極 ３１ 下地基板 ３２ 中間層 ３３ 種子結晶層 ３５ バッファ層 ３６ サブコレクタ層 ３７ コレクタ層 ３８ ベース層 ３９ エミッタ層 ４０ コンタクト層 ５１ 下地基板 ５２ 中間層 ５３ 種子結晶層 ５５ バッファ層 ５６ コンタクト層 ５７、６１ クラッド層 ５８、６０ ガイド層 ５９ 活性層 ６２ コンタクト層 ６３、６４ 電極 Ｂ バリア層 Ｗ ウエル層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/331 Ｈ０１Ｌ 29/72 Ｈ ５Ｆ１０３ 29/778 29/80 Ｈ 21/338 29/812 Ｈ０１Ｓ 5/323 Ｆターム(参考） 5F003 BE04 BF06 BM03 BP32 5F045 AA03 AB09 AB10 AB17 AC07 AC08 AC09 AF04 CA02 CA07 CA12 CB02 DA51 DA53 5F052 DA04 DB06 GC04 KA05 5F073 AA45 AA74 CA13 CB02 CB07 DA05 DA23 DA27 DA35 EA29 5F102 FA03 GB01 GC01 GD01 GJ05 GK04 GL04 GM04 GT02 HC01 5F103 AA04 DD01 DD03 GG01 HH03 LL03 LL08 LL09 LL11 PP03 RR06
Claims (5)
- 【請求項１】 第1の格子定数の結晶で形成された主表
面を有する下地基板と、 前記下地基板の主表面を覆うアモルファス層と、 前記アモルファス層上にパターン状に形成され、前記第
1の格子定数と異なる第2の格子定数を有する種子結晶層
と、 前記種子結晶層とその周囲に露出した前記アモルファス
層との上に成長され、前記第2の格子定数に対して成長
許容範囲内の格子定数を有する結晶層または結晶積層
と、を有する基板。 - 【請求項２】 第1の格子定数の結晶で形成された主表
面を有する下地基板と、 前記下地基板の主表面を覆うアモルファス層と、 前記アモルファス層上にパターン状に形成され、前記第
1の格子定数と異なる第2の格子定数を有する種子結晶層
と、 前記種子結晶層とその周囲に露出した前記アモルファス
層との上に成長され、前記第2の格子定数に対して成長
許容範囲内の格子定数を有する結晶層または結晶積層
と、 前記結晶層または結晶積層上に形成された電極とを有す
る電子装置。 - 【請求項３】 第1の格子定数を有する下地基板の主表
面上に、前記第1の格子定数に対して成長許容範囲内の
格子定数を有する化学反応可能な中間層を成長する工程
と、 前記中間層上に、前記第1の格子定数と異なる第2の格子
定数を有する種子結晶層を臨界膜厚以内の厚さ成長する
工程と、 前記種子結晶層を局部的に除去し、下の中間層を露出す
る開口部を形成する工程と、 前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、 前記種子結晶層と露出している前記アモルファス層の上
に、前記第2の格子定数に対して成長許容範囲内の格子
定数を有する結晶層または結晶積層を成長する工程とを
含む基板の製造方法。 - 【請求項４】 第1の格子定数を有する下地基板の主表
面上に、前記第1の格子定数に対して成長許容範囲内の
格子定数を有する化学反応可能な中間層を成長する工程
と、 前記中間層上に、前記第1の格子定数と異なる第2の格子
定数を有する種子結晶層を臨界膜厚以内の厚さ成長する
工程と、 前記種子結晶層を局部的に除去し、下の中間層を露出す
る開口部を形成する工程と、 前記開口部から前記中間層を横方向に化学反応させ、ア
モルファス層に変換する工程と、 前記種子結晶層と露出している前記アモルファス層の上
に、前記第2の格子定数に対して成長許容範囲内の格子
定数を有する結晶層または結晶積層を成長する工程と、 前記結晶層または結晶積層の上に電極を形成する工程と
を含む電子装置の製造方法。 - 【請求項５】 前記下地基板がＧａＡｓ基板であり、前
記結晶層ないし結晶積層がＧａＡｓよりも大きな格子定
数を有するIII−Ｖ族化合物半導体の層または積層であ
り、前記電子装置が高電子移動度トランジスタ、ヘテロ
バイポーラトランジスタ、レーザのいずれかである請求
項４記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387202A JP2002190448A (ja) | 2000-12-20 | 2000-12-20 | 基板、電子装置およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387202A JP2002190448A (ja) | 2000-12-20 | 2000-12-20 | 基板、電子装置およびそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190448A true JP2002190448A (ja) | 2002-07-05 |
Family
ID=18854186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387202A Withdrawn JP2002190448A (ja) | 2000-12-20 | 2000-12-20 | 基板、電子装置およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503710A (ja) * | 2003-08-22 | 2007-02-22 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 半導体素子及び方法 |
-
2000
- 2000-12-20 JP JP2000387202A patent/JP2002190448A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007503710A (ja) * | 2003-08-22 | 2007-02-22 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 半導体素子及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP3116731B2 (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP2011124589A (ja) | 半導体基板及び半導体発光素子 | |
| US5508554A (en) | Semicoductor device having defect type compound layer between single crystal substrate and single crystal growth layer | |
| US5729030A (en) | Semiconductor device | |
| JP2004088054A (ja) | Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002190448A (ja) | 基板、電子装置およびそれらの製造方法 | |
| JP4580623B2 (ja) | 化合物半導体素子及びそれを用いた半導体モジュール | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP4500963B2 (ja) | 量子半導体装置およびその製造方法 | |
| JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
| JPH0927612A (ja) | 量子効果半導体装置とその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2000216495A (ja) | 半導体光素子の製造方法 | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JP2003124223A (ja) | 化合物半導体バイポーラトランジスタ及びその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3314794B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2000183327A (ja) | 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JP2001111039A (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| JPH05110066A (ja) | 量子細線構造の製造方法 | |
| JPH07183541A (ja) | 半導体微細構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |