JP2902160B2

JP2902160B2 - 半導体発光装置の製造方法

Info

Publication number: JP2902160B2
Application number: JP15544791A
Authority: JP
Inventors: 喜文尾藤; 暁渡辺
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1991-05-30
Filing date: 1991-05-30
Publication date: 1999-06-07
Anticipated expiration: 2014-06-07
Also published as: JPH0582834A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコン基板上にＬＥ
Ｄアレイを備えた半導体発光装置を製造する方法に関す
る。

【０００２】

【従来の技術】例えば、ページプリンタの感光ドラムの
露光用光源としてＬＥＤアレイを用いることが提案され
ている。

【０００３】そのようなＬＥＤアレイの基板としては、
強度が大きく、熱伝導率が良く、廉価なことからシリコ
ン（Ｓｉ）が適している。またＬＥＤとしては、発光特
性がよく、電子の移動度が高いガリウム砒素（ＧａＡ
ｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）等の
化合物半導体が適している。また、そのような半導体を
シリコン基板上に形成する上では、有機金属気相エピタ
キシー（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）
等により、シリコン基板に半導体結晶をエピタキシャル
成長させ、そのエピタキシャル層によりＬＥＤアレイを
構成するのが量産性等の点から適している。

【０００４】しかし、シリコン基板上にＬＥＤアレイを
備えた半導体発光装置の具体的な製造方法は従来提案さ
れていなかった。

【０００５】また、シリコン基板上にガリウム砒素等の
半導体結晶をエピタキシャル成長させる場合、そのシリ
コン結晶と半導体結晶との格子定数の相違によるミスフ
ィット転位や、シリコン結晶中の転位が半導体結晶中に
受け継がれることによる転位や、シリコン基板上の自然
酸化膜等により半導体結晶層に欠陥が生じる。このよう
な半導体結晶層における欠陥はＬＥＤの発光特性を劣化
させる。

【０００６】そこで図１２に示すように、シリコン基板
１０１に、まずバッファ層１０２となる半導体結晶を成
長させ、しかる後にＮ型半導体層１０３およびＰ型半導
体層１０４となる半導体結晶を成長させ、その半導体層
１０３、１０４によりＬＥＤを構成することが提案され
ている。

【０００７】図１１は、そのバッファ層１０２を形成す
る際の時間と温度の関係を示す。まず、シリコン基板１
０１上の自然酸化膜を９５０℃程度の高温下で除去す
る。次に、一旦温度を低下させてから６６０℃程度に昇
温し、バッファ層１０２を主構成する半導体結晶を成長
させる。その半導体結晶層１０２ａに熱応力を加えるた
め、温度を一旦低下させてから８５０℃程度まで上昇さ
せるサイクルを複数回繰り返す。その熱応力により、図
１２において破線１０５で示すように、転位をバッファ
層１０２の内部に閉じ込めたり側方に逃し、ＬＥＤを構
成する半導体層１０３、１０４における転位を低減して
いる。

【０００８】また、そのバッファ層１０２を主構成する
半導体結晶層１０２ａの途中に単一の歪超格子層１０６
を形成することで、図１２において破線１０７で示すよ
うに、転位をバッファ層１０２の内部に閉じ込めたり側
方に逃がし、ＬＥＤを構成する半導体層１０３、１０４
における転位を低減している。

【０００９】

【発明が解決しようとする課題】具体的にシリコン基板
上にＬＥＤアレイを構成する方法として、シリコン基板
の一方の主面の全面に半導体結晶をエピタキシャル成長
させ、そのエピタキシャル層の不要部分をフォトリソグ
ラフィ等により除去してＬＥＤアレイとすることが考え
られる。

【００１０】しかし、ＬＥＤ材料として好ましい前記ガ
リウム砒素等はシリコンに対し熱膨張係数が異なるた
め、それら半導体結晶をリアクターの内部で高温下にシ
リコン基板の一方の主面側全面にエピタキシャル成長さ
せた後、温度を低下させると基板に反りが生じ、エピタ
キシャル層にクラックが入り、そこから電流がリークす
るという問題がある。

【００１１】また、シリコン基板上に成長させる半導体
結晶層の欠陥は、前述のようなバッファ層１０２を形成
しても充分に低減させることはできなかった。具体的に
は、結晶欠陥の多さを表すＥ．Ｐ．Ｄ．(etch pit dens
ity)を１×１０⁶／ｃｍ²以下には低減できなかった。
これは、図１２において破線１０８で示すように、転位
の一部はバッファ層１０２を通り抜けて半導体層１０
３、１０４に至ることによる。

【００１２】また、バッファ層１０２の途中に形成する
歪超格子層１０６は、図１３に示すように、バッファ層
１０２を主構成する半導体結晶１０２ａと格子定数の異
なる第１の半導体結晶１０６ａと、この第１の半導体結
晶１０６ａと格子定数の異なる第２の半導体結晶１０６
ｂとを交互に複数回繰り返して成長させることで形成さ
れる。例えば、バッファ層１０２を主構成する半導体結
晶１０２ａをガリウム砒素結晶とする場合、歪超格子層
１０６の第１の半導体結晶１０６ａはインジウムガリウ
ム砒素（ＩｎＧａＡｓ）結晶とし、第２の半導体結晶１
０６ｂはガリウム砒素結晶とする。これにより、歪超格
子層１０６においては第１の半導体結晶１０６ａの成長
層と第２の半導体結晶１０６ｂの成長層の間に、成長方
向（図１３において上下方向）に直交する方向の応力が
作用する。この応力により、歪超格子層１０６において
は成長方向に直交する方向の歪が生じ、この歪は図１３
において矢印で示すように成長方向に沿って等しく分布
する。このような歪超格子層１０６における歪により、
前述のように転位１０７をバッファ層１０２の内部に閉
じ込めたり側方に逃がしている。

【００１３】しかし、歪超格子層１０６は半導体結晶の
エピタキシャル層内に歪を生じさせるものであるため、
図１２において破線１０９で示すように、歪超格子層１
０６の成長方向上端側（図中上方側）が転位の発生源と
なる。そのため、バッファ層１０２の途中に歪超格子層
１０６を形成しても充分にＥ．Ｐ．Ｄ．を低減させるこ
とができなくなる。

【００１４】本発明は上記技術的課題を解決することの
できる半導体発光装置の製造方法を提供することを目的
とする。

【００１５】

【課題を解決するための手段】本件第１発明の特徴とす
るところは、シリコン基板の一方の主面に形成された酸
化シリコン膜の一部を除去し、これにより酸化シリコン
膜を絶縁マスクとし、この絶縁マスクにより選択された
シリコン基板部分にバッファ層を主構成する半導体結晶
をエピタキシャル成長させると共に、そのバッファ層内
に歪超格子層を形成し、その歪超格子層の歪の大きさを
成長方向に沿って異なるものとし、その歪が最も大きく
なる部分を結晶成長方向上端よりも下方に配置し、その
バッファ層の上に、ＬＥＤを構成する半導体結晶をエピ
タキシャル成長させる点にある。

【００１６】本件第２発明の特徴とするところは、シリ
コン基板の一方の主面に形成された酸化シリコン膜の一
部を除去し、これにより一方の主面に形成された酸化シ
リコン膜を絶縁マスクとし、この絶縁マスクにより選択
されたシリコン基板部分にバッファ層を主構成する半導
体結晶をエピタキシャル成長させると共に、そのバッフ
ァ層内に歪の大きさが異なる複数の歪超格子層を結晶成
長方向に間隔をおいて形成し、歪が最も大きな歪超格子
層を結晶成長方向最上方の歪超格子層よりも下方に配置
し、そのバッファ層の上に、ＬＥＤを構成する半導体結
晶をエピタキシャル成長させる点にある。

【００１７】

【作用】本件各発明方法によれば、シリコン基板の一方
の主面に形成された酸化シリコン（ＳｉＯｘ）膜の一部
を除去し、これにより酸化シリコン膜を絶縁マスクとす
ることで、シリコン基板の一方の主面の必要部分のみを
選択して半導体結晶をエピタキシャル成長させることが
できる。よって、シリコン基板の一方の主面の全面に半
導体結晶を成長させる場合に比べ、シリコンと半導体結
晶との熱膨張係数の相違による基板の反りを小さくし、
エピタキシャル層にクラックが入るのを防止できる。

【００１８】本件第１発明の構成によれば、バッファ層
内に形成される歪超格子層の歪の大きさは成長方向に沿
って異なるものとなり、その歪が最も大きくなる部分は
結晶成長方向上端よりも下方に位置する。これにより、
歪超格子層の成長方向上端側における歪を小さくするこ
とで、その成長方向上端側からの転位の発生を低減する
ことができ、かつ、その成長方向上端よりも下方で歪を
最大とすることで、転位を効果的にバッファ層の内部に
閉じ込めたり側方に逃がすことができる。

【００１９】本件第２発明の構成によれば、バッファ層
内に形成される複数の歪超格子層のうち、歪が最も大き
な歪超格子層は結晶成長方向最上方の歪超格子層よりも
下方に位置する。これにより、結晶成長方向最上方の歪
超格子層の成長方向上端側における歪を小さくすること
で、その成長方向上端側からの転位の発生を低減するこ
とができ、かつ、その結晶成長方向最上方の歪超格子層
の下方の歪超格子層の歪を最大とすることで、転位を効
果的にバッファ層の内部に閉じ込めたり側方に逃がすこ
とができる。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２１】図５、図６は本件発明方法により製造され
るＬＥＤアレイを備えた半導体発光装置４の構成を示す
ものであって、シリコン基板１の一方の主面１ａに複数
のメサ形状のＬＥＤ５が列をなして形成されている。

【００２２】そのシリコン基板１の一方の主面１ａと他
方の主面１ｂとは熱酸化法により形成された酸化シリコ
ン膜２ａ、２ｂにより覆われている。一方の主面１ａを
覆う酸化シリコン膜２ａは一部が除去されることで絶縁
マスクとされている。この絶縁マスクにより選択された
シリコン基板部分、すなわち酸化シリコン膜２ａにより
覆われていない一方の主面２ａにエピタキシャル層３が
形成されている。このエピタキシャル層３は、バッファ
層３ａと、Ｎ形半導体層３ｂと、Ｐ形半導体層３ｃと、
ドーパントの多いＰ形半導体層３ｄとで構成される。こ
のエピタキシャル層３の半導体層３ｂ、３ｃ、３ｄによ
りＬＥＤ５が構成される。また、エピタキシャル層３は
パッシベーション膜９により覆われている。そして、ド
ーパントの多いＰ形半導体層３ｄと基板１の他方の主面
１ｂとに電極６ａ、６ｂが接続されている。その電極６
ａ、６ｂは例えばクロム金（ＣｒＡｕ）とされる。

【００２３】図１〜図４に基づき、上記半導体発光装置
４の製造方法を説明する。

【００２４】まず、図１に示すように、シリコン基板１
の一方の主面１ａと他方の主面１ｂの全面に、酸化シリ
コン膜２ａ、２ｂを熱酸化法により形成する。具体的に
は、シリコン基板１を１１００℃〜１１５０℃の酸素
（Ｏ₂）雰囲気中において約６０分間酸化処理すること
で、厚さ１５００Å〜２００００Åの酸化シリコン膜２
ａ、２ｂを形成する。

【００２５】次に、シリコン基板１の一方の主面１ａに
形成された酸化シリコン膜２ａの一部をフォトリソグラ
フィーにより除去する。これにより、その一方の主面１
ａに形成された酸化シリコン膜２ａを絶縁マスクとし、
このマスク２ａにより選択されたシリコン基板部分に半
導体結晶を成長させてエピタキシャル層３を形成する。
半導体結晶の成長法としては、例えば有機金属気相エピ
タキシーや分子線エピタキシーを用いる。

【００２６】図２は、シリコン基板１の一方の主面１ａ
に形成された酸化シリコン膜２ａの一部を除去すること
で形成された絶縁マスクの平面視形状を示す。その酸化
シリコン膜２ａは、前記ＬＥＤアレイの形成位置を覆う
部分が帯状に除去されると共に、この帯状除去部分７の
長手方向（図２において左右方向）に沿う部分が、長手
方向間に間隔をおいて長方形状に除去されている。その
帯状除去部分７内と、その長方形除去部分８内とに半導
体結晶を成長させ、その帯状除去部分７内に前記ＬＥＤ
アレイを構成するためのエピタキシャル層３を成長さ
せ、その長方形除去部分８内にも同様の構造のエピタキ
シャル層３′を成長させる。

【００２７】なお、シリコン基板１の一方の主面１ａに
おける帯状除去部分７の長手方向に沿う部分は、電極６
ａの引き出し部が配置されるため、半導体結晶を成長さ
せる必要はなく、酸化シリコン膜により覆うことも可能
である。しかし、絶縁マスクの帯状除去部分７に半導体
結晶を成長させる際に、その帯状除去部分７の長手方向
に沿う部分に半導体結晶を成長させないと、シリコン基
板１上において半導体結晶が成長する部分の面積が小さ
くなりすぎてしまい、絶縁マスクの上から半導体結晶が
成長してしまう。そのような酸化シリコン膜２ａにより
構成される絶縁マスク上から成長した半導体結晶は結晶
性が悪く、帯状除去部分７において成長するエピタキシ
ャル層の結晶性を悪化させてしまう。

【００２８】そこで、絶縁マスクの帯状除去部分７の長
手方向に沿う部分を長手方向間に間隔をおいて除去し、
この除去部分内にも半導体結晶をエピタキシャル成長さ
せ、エピタキシャル層における結晶性が悪化するのを防
止し、ＬＥＤ５の発光特性を良好なものとしている。こ
の際、絶縁マスクの帯状除去部分７の長手方向に沿う部
分を長手方向間に間隔をおかずに除去すると、その部分
に成長する半導体結晶とシリコン基板１との熱膨張係数
の相違により基板１の反りが大きくなるため、絶縁マス
クの帯状除去部分７の長手方向に沿う部分は長手方向間
に間隔をおいて除去するものとしている。

【００２９】なお、酸化シリコン膜２ａの一部を除去し
てマスクを形成する際、シリコン基板１の一方の主面１
ａよりも１μｍ〜２μｍ程度深めに堀り下げて除去する
ことにより、半導体発光装置４の厚みを小さくすること
ができ好ましい。

【００３０】次に、図３に示すように、前記帯状除去部
分７内に成長したエピタキシャル層３を、長手方向間に
間隔をおいて複数部分に分離することでＬＥＤアレイを
構成する。この分離は例えばフォトエッチングにより行
なう。この際、長方形除去部分８内に形成されたエピタ
キシャル層３′も合わせて除去する。なお、長方形除去
部分８内に成長させたエピタキシャル層３′を除去せず
残してもよいが、除去した方が電極６ａの引き出し部の
屈曲がなくなり、電極６ａにクラックが生じるのを防止
できる。

【００３１】次に前記パッシベーション膜９を形成し、
しかる後に、図４に示すように電極６ａを形成する。最
後に、基板１の他方の主面１ｂ側の電極６ｂを形成す
る。

【００３２】上記構成によれば、シリコン基板１の一方
の主面１ａに形成された酸化シリコン膜２ａを絶縁マス
クとすることで、シリコン基板１の一方の主面１ａの必
要部分のみを選択して半導体結晶をエピタキシャル成長
させている。これにより、シリコン基板の一方の主面の
全面に半導体結晶を成長させる場合に比べ、温度変化に
よる基板１の反りが小さくなり、エピタキシャル層３に
クラックが入るのが防止されている。この際、絶縁マス
クの帯状除去部分７内に成長した単一のエピタキシャル
層７を長手方向間に間隔をおいて複数部分に分離するこ
とでＬＥＤアレイを構成しているので、当初から個々の
ＬＥＤを構成する多数のエピタキシャル層を成長させる
場合に比べ、エピタキシャル層における応力状態が均一
なものとなり、エピタキシャル層における結晶性が悪化
するのを防止でき、ＬＥＤの発光特性を良好なものとで
きる。

【００３３】また、シリコン基板１の一方の主面１ａと
他方の主面１ｂの双方に熱酸化法により安定した酸化シ
リコン膜２ａ、２ｂを形成しているので、シリコン基板
１や酸化シリコン膜２ａ、２ｂが容易に分解することは
なく、エピタキシャル層３の内部へのシリコンの混入が
低減され、エピタキシャル層３の結晶性を良好なものと
できる。これにより、ＬＥＤ５の発光特性を良好なもの
とできる。

【００３４】図７に基づき、本件第１発明による上記エ
ピタキシャル層３の形成工程を示す。

【００３５】まず、絶縁マスクにより選択されたシリコ
ン基板上の自然酸化膜を９５０℃程度の高温下で除去す
る。

【００３６】次に、一旦温度を低下させてから、６６０
℃程度に昇温してバッファ層３ａを主構成する半導体結
晶３Ａをエピタキシャル成長させる。その半導体結晶３
Ａは、例えばガリウム砒素、ガリウム砒素リン（ＧａＡ
ｓＰ）、ガリウムリン（ＧａＰ）等を用いることができ
る。その半導体結晶３Ａの成長層の温度を一旦低下させ
てから８５０℃程度まで上昇させるサイクルを複数回繰
り返すことで熱応力を加える。これにより転位をバッフ
ァ層３ａ内に閉じ込めたり、バッファ層３ａの側方に逃
がし、ＬＥＤ５を構成する半導体層３ｂ、３ｃ、３ｄに
おける転位を低減する。

【００３７】その半導体結晶３Ａの成長層の上に第１歪
超格子層１４を形成する。これにより、転位をバッファ
層３ａ内に閉じ込めたり、バッファ層３ａの側方に逃が
し、ＬＥＤを構成する半導体層３ｂ、３ｃ、３ｄにおけ
る転位を低減する。

【００３８】その第１歪超格子層１４の上にバッファ層
３ａを主構成する半導体結晶３Ａをエピタキシャル成長
させ、この半導体結晶３Ａの成長層の上に第２歪超格子
層１５を形成する。これにより、第１歪超格子層１４を
通り抜けた転位をバッファ層３ａ内に閉じ込めたり、バ
ッファ層３ａの側方に逃がし、ＬＥＤを構成する半導体
層３ｂ、３ｃ、３ｄにおける転位を低減する。

【００３９】次に、バッファ層３ａの上にＬＥＤを構成
する半導体結晶をエピタキシャル成長させる。その半導
体結晶としては、例えばアルミニウムガリウム砒素、ガ
リウム砒素、インジウムガリウム砒素、ガリウム砒素リ
ンを用いることができる。

【００４０】上記各歪超格子層１４、１５は、バッファ
層３ａを主構成する半導体結晶３Ａと格子定数の異なる
第１の半導体結晶１４ａ、１５ａと、この第１の半導体
結晶１４ａ、１５ａと格子定数の異なる第２の半導体結
晶１４ｂ、１５ｂとを交互に複数回繰り返して成長させ
ることで形成する。本実施例では、バッファ層３ａを主
構成する半導体結晶３Ａをガリウム砒素とし、歪超格子
層１４、１５の第１の半導体結晶１４ａ、１５ａはイン
ジウムガリウム砒素とし、第２の半導体結晶１４ｂ、１
５ｂはガリウム砒素としている。これにより、各歪超格
子層１４、１５においては第１の半導体結晶１４ａ、１
５ａの成長層と第２の半導体結晶１４ｂ、１５ｂの成長
層との間に応力が作用し、その応力により、各歪超格子
層１４、１５に成長方向に直交する方向の歪が生じる。
この歪の大きさが成長方向に沿って異なるものとされ、
図中矢印で示すように分布する。すなわち、各歪超格子
層１４、１５における歪は成長方向上方（図中上方）に
向かうに従い次第に小さくなり、成長方向下端において
歪が最も大きくなるものとされている。

【００４１】これにより、各歪超格子層１４、１５の成
長方向上端側における歪を小さくすることで、その成長
方向上端側からの転位の発生を低減し、かつ、その成長
方向上端よりも下方で歪を最大とすることで、転位を効
果的にバッファ層３ａの内部に閉じ込めたり側方に逃が
している。

【００４２】なお、歪超格子層１４、１５における歪の
大きさは、歪超格子層を構成する半導体結晶の組成や厚
さを異なったものとすることで変化させることができ
る。例えば、歪超格子層１４、１５の第１の半導体結晶
１４ａ、１５ａをインジウムガリウム砒素結晶とし、第
２の半導体結晶１４ｂ、１５ｂをガリウム砒素結晶とす
る場合、第１の半導体結晶１４ａ、１５ａにおけるInAs
のGaAsに対する組成比を、結晶成長方向上方に向かうに
従い次第に小さくすれば、歪超格子層１４、１５におけ
る歪は成長方向上方に向かうに従い次第に小さくなる。
また、第１の半導体結晶１４ａ、１５ａの膜厚を、結晶
成長方向上方に向かうに従い次第に小さくすれば、歪超
格子層１４、１５における歪は成長方向上方に向かうに
従い次第に小さくなる。

【００４３】上記構成により、Ｅ．Ｐ．Ｄ．を３×１０
⁵／cm²まで低減することができた。

【００４４】なお、歪超格子層１４、１５を構成する半
導体結晶の種類は、バッファ層３ａを主構成する半導体
結晶に応じて適宜選択すればよく、例えば第１の半導体
結晶１４ａ、１５ａをＩｎ_xＧａ_1-xＡｓとし、第２の
半導体結晶１４ｂ、１５ｂをＩｎ_yＧａ_1-yＡｓとする
といったように、組成比の異なるインジウムガリウム砒
素を用いて構成してもよい。

【００４５】また、上記実施例ではバッファ層３ａに２
層の歪超格子層１５、１６を形成したが、１層でもよ
く、あるいは３層以上形成するようにしてもよい。

【００４６】また、上記実施例では、各歪超格子層１
４、１５における歪は成長方向上方に向かうに従い次第
に小さくり、成長方向下端において歪が最も大きくなる
ものとしたが、図８に示すように、成長方向上方と成長
方向下方に向かうに従い次第に小さくし、成長方向中途
において歪が最も大きくなるものとしてもよく、要は、
歪が最も大きくなる部分を結晶成長方向上端よりも下方
に配置すればよい。

【００４７】図９に基づき、本件第２発明による上記エ
ピタキシャル層３の成形工程を示す。

【００４８】まず、絶縁マスクにより選択されたシリコ
ン基板上の自然酸化膜を９５０℃程度の高温下で除去す
る。

【００４９】次に、一旦温度を低下させてから、６６０
℃程度に昇温してバッファ層３ａを主構成する半導体結
晶３Ａをエピタキシャル成長させる。その半導体結晶３
Ａとしては、例えばガリウム砒素、ガリウム砒素リン、
ガリウムリン等を用いることができる。その半導体結晶
層３Ａの成長層の温度を一旦低下させてから８５０℃程
度まで上昇させるサイクルを複数回繰り返すことで熱応
力を加える。これにより転位をバッファ層３ａ内に閉じ
込めたり、バッファ層３ａの側方に逃がし、ＬＥＤ５を
構成する半導体層３ｂ、３ｃ、３ｄにおける転位を低減
する。

【００５０】その半導体結晶３Ａの成長層の上に、第１
歪超格子層１４を形成する。これにより、転位をバッフ
ァ層３ａ内に閉じ込めたり側方に逃がし、ＬＥＤを構成
する半導体層３ｂ、３ｃ、３ｄにおける転位を低減す
る。

【００５１】その第１歪超格子層１４の上にバッファ層
３ａを主構成する半導体結晶３Ａをエピタキシャル成長
させ、この半導体結晶３Ａの成長層の上に第２歪超格子
層１５を形成する。これにより、第１歪超格子層１４を
通り抜けた転位をバッファ層３ａ内に閉じ込めたり、バ
ッファ層３ａの側方に逃がし、ＬＥＤを構成する半導体
層３ｂ、３ｃ、３ｄにおける転位を低減する。

【００５２】その第２歪超格子層１５の上にバッファ層
３ａを主構成する半導体結晶をエピタキシャル成長さ
せ、この半導体結晶３Ａの成長層の上に第３歪超格子層
１６を形成する。これにより、第２歪超格子層１５を通
り抜けた転位をバッファ層３ａの内部に閉じ込めたり側
方に逃がし、ＬＥＤを構成する半導体層３ｂ、３ｃ、３
ｄにおける転位を低減する。

【００５３】次に、バッファ層３ａの上にＬＥＤを構成
する半導体結晶をエピタキシャル成長させる。その半導
体結晶としては、例えばアルミニウムガリウム砒素、ガ
リウム砒素、インジウムガリウム砒素、ガリウム砒素リ
ンを用いることができる。

【００５４】上記各歪超格子層１４、１５、１６は、バ
ッファ層３ａを主構成する半導体結晶３Ａと格子定数の
異なる第１の半導体結晶１４ａ、１５ａ、１６ａと、こ
の第１の半導体結晶１４ａ、１５ａ、１６ａと格子定数
の異なる第２の半導体結晶１４ｂ、１５ｂ、１６ｂとを
交互に複数回繰り返して成長させることで形成する。本
実施例では、バッファ層３ａを主構成する半導体３Ａを
ガリウム砒素とし、歪超格子層１４、１５、１６の第１
の半導体結晶１４ａ、１５ａ、１６ａはインジウムガリ
ウム砒素とし、第２の半導体結晶１４ｂ、１５ｂ、１６
ｂはガリウム砒素としている。これにより、各歪超格子
層１４、１５、１６においては第１の半導体結晶１４
ａ、１５ａ、１６ａの成長層と第２の半導体結晶１４
ｂ、１５ｂ、１６ｂの成長層との間に応力が作用し、そ
の応力により、各歪超格子層１４、１５、１６には成長
方向に直交する方向に歪が生じる。各歪超格子層１４、
１５、１６の歪の大きさは、図中矢印で示すように互い
に異なるものとされている。すなわち、結晶成長方向最
上方の歪超格子層１６の歪が最も小さくされ、結晶成長
方向最下方の歪超格子層１４の歪が最も大きくされてい
る。

【００５５】これにより、結晶成長方向最上方の歪超格
子層１６の成長方向上端側における歪を小さくすること
で、その成長方向上端側からの転位の発生を低減し、か
つ、その結晶成長方向最上方の歪超格子層１６の下方の
歪超格子層１４の歪を最大とすることで、転位を効果的
にバッファ層３ａの内部に閉じ込めたり側方に逃がして
いる。

【００５６】なお、歪超格子層１４、１５、１６におけ
る歪の大きさは、歪超格子層を構成する半導体結晶層の
組成や厚さを異なったものとすることで変えることがで
きる。例えば、歪超格子層１４、１５、１６の第１の半
導体結晶１４ａ、１５ａ、１６ａをインジウムガリウム
砒素結晶とし、第２の半導体結晶１４ｂ、１５ｂ、１６
ｂをガリウム砒素結晶とする場合、第１の半導体結晶１
４ａ、１５ａ、１６ａにおけるInAsのGaAsに対する組成
比を、結晶成長方向最下方の歪超格子層１４において最
大とし、結晶成長方向最上方の歪超格子層１６において
最小とすれば、結晶成長方向最上方の歪超格子層１６の
歪が最も小さくされ、結晶成長方向最下方の歪超格子層
１４の歪が最も大きくされる。また、歪超格子層１４、
１５、１６を構成する第１の半導体結晶１４ａ、１５
ａ、１６ａの膜厚を、結晶成長方向最下方の歪超格子層
１４において最大とし、結晶成長方向最上方の歪超格子
層１６において最小とすれば、結晶成長方向最上方の歪
超格子層１６の歪が最も小さくされ、結晶成長方向最下
方の歪超格子層１４の歪が最も大きくされる。

【００５７】上記構成により、Ｅ．Ｐ．Ｄ．を３×１０
⁵／cm²まで低減することができた。

【００５８】なお、歪超格子層１４、１５、１６を構成
する半導体結晶は、バッファ層３ａを主構成する半導体
結晶に応じて適宜選択すればよく、例えば第１の半導体
結晶１４ａ、１５ａ、１６ａをＩｎ_xＧａ_1-xＡｓと
し、第２の半導体結晶１４ｂ、１５ｂ、１６ｂをＩｎ_y
Ｇａ_1-yＡｓとするといったように、組成比の異なるイ
ンジウムガリウム砒素を用いて構成してもよい。

【００５９】また、上記実施例ではバッファ層３ａに３
層の歪超格子層１４、１５、１６を形成したが、２層で
もよく、あるいは４層以上形成するようにしてもよい。

【００６０】また、上記実施例では、各歪超格子層１
４、１５、１６における歪は結晶成長方向最上方の歪超
格子層１６の歪が最も小さくされ、結晶成長方向最下方
の歪超格子層１４の歪が最も大きくされたが、図１０に
示すように、成長方向最上方と成長方向最下方の歪超格
子層１４、１６に対し、成長方向中央の歪超格子層１５
において歪が最も大きくなるものとしてもよい。要は、
バッファ層３ａ内に歪の大きさが異なる複数の歪超格子
層を結晶成長方向に間隔をおいて形成し、歪が最も大き
な歪超格子層を結晶成長方向最上方の歪超格子層よりも
下方に配置すればよい。

【００６１】

【発明の効果】本件各発明方法によれば、シリコン基板
の一方の主面に形成する酸化シリコン膜を絶縁マスクと
して半導体結晶をエピタキシャル成長させ、ＬＥＤアレ
イを構成しているので、シリコンと半導体結晶との熱膨
張係数の相違によるエピタキシャル層におけるクラック
発生を防止できる。

【００６２】本件第１発明によれば、バッファ層内に形
成する歪超格子層における歪の大きさを成長方向に沿っ
て異なるものとし、その歪が最も大きくなる部分を結晶
成長方向上端よりも下方に配置することで、ＬＥＤの結
晶欠陥を低減して発光特性を向上することができる。

【００６３】本件第２発明によれば、バッファ層内に歪
の大きさが異なる複数の歪超格子層を結晶成長方向に間
隔をおいて形成し、歪が最も大きな歪超格子層を結晶成
長方向最上方の歪超格子層よりも下方に配置すること
で、ＬＥＤの結晶欠陥を低減して発光特性を向上するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体発光装置の製造工
程の説明図

【図２】本発明の実施例に係る絶縁マスクの平面構成図

【図３】本発明の実施例に係る半導体発光装置の製造工
程の説明図

【図４】本発明の実施例に係る半導体発光装置の製造工
程の説明図

【図５】本発明の実施例に係る半導体発光装置の構成を
示す斜視図

【図６】本発明の実施例に係る半導体発光装置の断面構
成を示す図

【図７】本件第１発明の実施例に係る半導体発光装置の
構成説明図

【図８】本件第１発明の異なった実施例に係る半導体発
光装置の構成説明図

【図９】本件第２発明の実施例に係る半導体発光装置の
構成説明図

【図１０】本件第２発明の異なった実施例に係る半導体
発光装置の構成説明図

【図１１】半導体製造工程における時間と温度の関係を
示す図

【図１２】従来の半導体発光装置の構成説明図

【図１３】従来の半導体発光装置の構成説明図

【符号の説明】

１シリコン基板２ａ酸化シリコン膜２ｂ酸化シリコン膜３エピタキシャル層３ａバッファ層５ＬＥＤ１４、１５、１６歪超格子層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 33/00 H01S 3/18

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板の一方の主面に形成された
酸化シリコン膜の一部を除去し、これにより酸化シリコ
ン膜を絶縁マスクとし、この絶縁マスクにより選択され
たシリコン基板部分にバッファ層を主構成する半導体結
晶をエピタキシャル成長させると共に、そのバッファ層
内に歪超格子層を形成し、その歪超格子層の歪の大きさ
を成長方向に沿って異なるものとし、その歪が最も大き
くなる部分を結晶成長方向上端よりも下方に配置し、そ
のバッファ層の上に、ＬＥＤを構成する半導体結晶をエ
ピタキシャル成長させることを特徴とする半導体発光装
置の製造方法。
【請求項２】シリコン基板の一方の主面に形成された
酸化シリコン膜の一部を除去し、これにより一方の主面
に形成された酸化シリコン膜を絶縁マスクとし、この絶
縁マスクにより選択されたシリコン基板部分にバッファ
層を主構成する半導体結晶をエピタキシャル成長させる
と共に、そのバッファ層内に歪の大きさが異なる複数の
歪超格子層を結晶成長方向に間隔をおいて形成し、歪が
最も大きな歪超格子層を結晶成長方向最上方の歪超格子
層よりも下方に配置し、そのバッファ層の上に、ＬＥＤ
を構成する半導体結晶をエピタキシャル成長させること
を特徴とする半導体発光装置の製造方法。