JP2902160B2 - Method for manufacturing semiconductor light emitting device - Google Patents

Method for manufacturing semiconductor light emitting device

Info

Publication number
JP2902160B2
JP2902160B2 JP15544791A JP15544791A JP2902160B2 JP 2902160 B2 JP2902160 B2 JP 2902160B2 JP 15544791 A JP15544791 A JP 15544791A JP 15544791 A JP15544791 A JP 15544791A JP 2902160 B2 JP2902160 B2 JP 2902160B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
strained superlattice
buffer layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15544791A
Other languages
Japanese (ja)
Other versions
JPH0582834A (en
Inventor
喜文 尾藤
暁 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP15544791A priority Critical patent/JP2902160B2/en
Publication of JPH0582834A publication Critical patent/JPH0582834A/en
Application granted granted Critical
Publication of JP2902160B2 publication Critical patent/JP2902160B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、シリコン基板上にLE
Dアレイを備えた半導体発光装置を製造する方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a method for manufacturing a semiconductor light emitting device having a D array.

【0002】[0002]

【従来の技術】例えば、ページプリンタの感光ドラムの
露光用光源としてLEDアレイを用いることが提案され
ている。
2. Description of the Related Art For example, it has been proposed to use an LED array as a light source for exposure of a photosensitive drum of a page printer.

【0003】そのようなLEDアレイの基板としては、
強度が大きく、熱伝導率が良く、廉価なことからシリコ
ン(Si)が適している。またLEDとしては、発光特
性がよく、電子の移動度が高いガリウム砒素(GaA
s)、アルミニウムガリウム砒素(AlGaAs)等の
化合物半導体が適している。また、そのような半導体を
シリコン基板上に形成する上では、有機金属気相エピタ
キシー(MOCVD)、分子線エピタキシー(MBE)
等により、シリコン基板に半導体結晶をエピタキシャル
成長させ、そのエピタキシャル層によりLEDアレイを
構成するのが量産性等の点から適している。
As a substrate of such an LED array,
Silicon (Si) is suitable because of its high strength, good thermal conductivity, and low cost. As an LED, gallium arsenide (GaAs) having good light emission characteristics and high electron mobility is used.
s), a compound semiconductor such as aluminum gallium arsenide (AlGaAs) is suitable. In forming such a semiconductor on a silicon substrate, metal-organic vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE)
Thus, it is suitable from the viewpoint of mass productivity and the like that a semiconductor crystal is epitaxially grown on a silicon substrate and the epitaxial layer forms an LED array.

【0004】しかし、シリコン基板上にLEDアレイを
備えた半導体発光装置の具体的な製造方法は従来提案さ
れていなかった。
[0004] However, no specific method of manufacturing a semiconductor light emitting device having an LED array on a silicon substrate has been proposed.

【0005】また、シリコン基板上にガリウム砒素等の
半導体結晶をエピタキシャル成長させる場合、そのシリ
コン結晶と半導体結晶との格子定数の相違によるミスフ
ィット転位や、シリコン結晶中の転位が半導体結晶中に
受け継がれることによる転位や、シリコン基板上の自然
酸化膜等により半導体結晶層に欠陥が生じる。このよう
な半導体結晶層における欠陥はLEDの発光特性を劣化
させる。
Further, when a semiconductor crystal such as gallium arsenide is epitaxially grown on a silicon substrate, misfit dislocation due to a difference in lattice constant between the silicon crystal and the semiconductor crystal and dislocation in the silicon crystal are inherited in the semiconductor crystal. As a result, a defect occurs in the semiconductor crystal layer due to dislocations, a natural oxide film on the silicon substrate, or the like. Such defects in the semiconductor crystal layer degrade the light emitting characteristics of the LED.

【0006】そこで図12に示すように、シリコン基板
101に、まずバッファ層102となる半導体結晶を成
長させ、しかる後にN型半導体層103およびP型半導
体層104となる半導体結晶を成長させ、その半導体層
103、104によりLEDを構成することが提案され
ている。
Therefore, as shown in FIG. 12, a semiconductor crystal serving as a buffer layer 102 is first grown on a silicon substrate 101, and then a semiconductor crystal serving as an N-type semiconductor layer 103 and a P-type semiconductor layer 104 are grown. It has been proposed to configure an LED with the semiconductor layers 103 and 104.

【0007】図11は、そのバッファ層102を形成す
る際の時間と温度の関係を示す。まず、シリコン基板1
01上の自然酸化膜を950℃程度の高温下で除去す
る。次に、一旦温度を低下させてから660℃程度に昇
温し、バッファ層102を主構成する半導体結晶を成長
させる。その半導体結晶層102aに熱応力を加えるた
め、温度を一旦低下させてから850℃程度まで上昇さ
せるサイクルを複数回繰り返す。その熱応力により、図
12において破線105で示すように、転位をバッファ
層102の内部に閉じ込めたり側方に逃し、LEDを構
成する半導体層103、104における転位を低減して
いる。
FIG. 11 shows the relationship between time and temperature when the buffer layer 102 is formed. First, silicon substrate 1
01 is removed at a high temperature of about 950 ° C. Next, the temperature is once lowered and then raised to about 660 ° C. to grow a semiconductor crystal mainly constituting the buffer layer 102. In order to apply thermal stress to the semiconductor crystal layer 102a, a cycle of once lowering the temperature and then increasing the temperature to about 850 ° C. is repeated a plurality of times. Due to the thermal stress, as shown by a broken line 105 in FIG. 12, dislocations are confined in the buffer layer 102 or escaped to the side, thereby reducing dislocations in the semiconductor layers 103 and 104 constituting the LED.

【0008】また、そのバッファ層102を主構成する
半導体結晶層102aの途中に単一の歪超格子層106
を形成することで、図12において破線107で示すよ
うに、転位をバッファ層102の内部に閉じ込めたり側
方に逃がし、LEDを構成する半導体層103、104
における転位を低減している。
Further, a single strained superlattice layer 106 is provided in the middle of the semiconductor crystal layer 102a constituting the buffer layer 102.
12, the dislocation is confined inside the buffer layer 102 or escapes to the side as shown by a broken line 107 in FIG. 12, and the semiconductor layers 103 and 104 constituting the LED are formed.
Dislocations are reduced.

【0009】[0009]

【発明が解決しようとする課題】具体的にシリコン基板
上にLEDアレイを構成する方法として、シリコン基板
の一方の主面の全面に半導体結晶をエピタキシャル成長
させ、そのエピタキシャル層の不要部分をフォトリソグ
ラフィ等により除去してLEDアレイとすることが考え
られる。
Specifically, as a method of forming an LED array on a silicon substrate, a semiconductor crystal is epitaxially grown on one entire main surface of the silicon substrate, and unnecessary portions of the epitaxial layer are removed by photolithography or the like. It is conceivable that the LED array is removed by the above method.

【0010】しかし、LED材料として好ましい前記ガ
リウム砒素等はシリコンに対し熱膨張係数が異なるた
め、それら半導体結晶をリアクターの内部で高温下にシ
リコン基板の一方の主面側全面にエピタキシャル成長さ
せた後、温度を低下させると基板に反りが生じ、エピタ
キシャル層にクラックが入り、そこから電流がリークす
るという問題がある。
However, since gallium arsenide or the like, which is preferable as an LED material, has a different coefficient of thermal expansion from silicon, these semiconductor crystals are epitaxially grown on the entire main surface of one side of the silicon substrate at a high temperature inside the reactor. If the temperature is lowered, the substrate is warped, cracks occur in the epitaxial layer, and there is a problem that current leaks therefrom.

【0011】また、シリコン基板上に成長させる半導体
結晶層の欠陥は、前述のようなバッファ層102を形成
しても充分に低減させることはできなかった。具体的に
は、結晶欠陥の多さを表すE.P.D.(etch pit dens
ity)を1×106 /cm2 以下には低減できなかった。
これは、図12において破線108で示すように、転位
の一部はバッファ層102を通り抜けて半導体層10
3、104に至ることによる。
Further, the defects of the semiconductor crystal layer grown on the silicon substrate cannot be sufficiently reduced even by forming the buffer layer 102 as described above. Specifically, E.C. P. D. (etch pit dens
ity) could not be reduced to 1 × 10 6 / cm 2 or less.
This is because, as shown by a broken line 108 in FIG.
3, 104.

【0012】また、バッファ層102の途中に形成する
歪超格子層106は、図13に示すように、バッファ層
102を主構成する半導体結晶102aと格子定数の異
なる第1の半導体結晶106aと、この第1の半導体結
晶106aと格子定数の異なる第2の半導体結晶106
bとを交互に複数回繰り返して成長させることで形成さ
れる。例えば、バッファ層102を主構成する半導体結
晶102aをガリウム砒素結晶とする場合、歪超格子層
106の第1の半導体結晶106aはインジウムガリウ
ム砒素(InGaAs)結晶とし、第2の半導体結晶1
06bはガリウム砒素結晶とする。これにより、歪超格
子層106においては第1の半導体結晶106aの成長
層と第2の半導体結晶106bの成長層の間に、成長方
向(図13において上下方向)に直交する方向の応力が
作用する。この応力により、歪超格子層106において
は成長方向に直交する方向の歪が生じ、この歪は図13
において矢印で示すように成長方向に沿って等しく分布
する。このような歪超格子層106における歪により、
前述のように転位107をバッファ層102の内部に閉
じ込めたり側方に逃がしている。
Further, as shown in FIG. 13, a strained superlattice layer 106 formed in the middle of the buffer layer 102 has a first semiconductor crystal 106a having a different lattice constant from the semiconductor crystal 102a mainly constituting the buffer layer 102, Second semiconductor crystal 106 having a different lattice constant from first semiconductor crystal 106a.
b is alternately repeated a plurality of times for growth. For example, when the semiconductor crystal 102a that mainly constitutes the buffer layer 102 is a gallium arsenide crystal, the first semiconductor crystal 106a of the strained superlattice layer 106 is an indium gallium arsenide (InGaAs) crystal, and the second semiconductor crystal 1
06b is a gallium arsenide crystal. Accordingly, in the strained superlattice layer 106, a stress acts between the growth layer of the first semiconductor crystal 106a and the growth layer of the second semiconductor crystal 106b in a direction perpendicular to the growth direction (vertical direction in FIG. 13). I do. Due to this stress, a strain is generated in the strained superlattice layer 106 in a direction perpendicular to the growth direction.
Are equally distributed along the growth direction as indicated by arrows. Due to such strain in the strained superlattice layer 106,
As described above, the dislocation 107 is confined inside the buffer layer 102 or escapes to the side.

【0013】しかし、歪超格子層106は半導体結晶の
エピタキシャル層内に歪を生じさせるものであるため、
図12において破線109で示すように、歪超格子層1
06の成長方向上端側(図中上方側)が転位の発生源と
なる。そのため、バッファ層102の途中に歪超格子層
106を形成しても充分にE.P.D.を低減させるこ
とができなくなる。
However, since the strained superlattice layer 106 causes a strain in the epitaxial layer of the semiconductor crystal,
As shown by a broken line 109 in FIG.
The upper end side (upper side in the figure) of the growth direction 06 is a source of dislocation. Therefore, even if the strained superlattice layer 106 is formed in the middle of the buffer layer 102, the E.C. P. D. Cannot be reduced.

【0014】本発明は上記技術的課題を解決することの
できる半導体発光装置の製造方法を提供することを目的
とする。
An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device that can solve the above technical problems.

【0015】[0015]

【課題を解決するための手段】本件第1発明の特徴とす
るところは、シリコン基板の一方の主面に形成された酸
化シリコン膜の一部を除去し、これにより酸化シリコン
膜を絶縁マスクとし、この絶縁マスクにより選択された
シリコン基板部分にバッファ層を主構成する半導体結晶
をエピタキシャル成長させると共に、そのバッファ層内
に歪超格子層を形成し、その歪超格子層の歪の大きさを
成長方向に沿って異なるものとし、その歪が最も大きく
なる部分を結晶成長方向上端よりも下方に配置し、その
バッファ層の上に、LEDを構成する半導体結晶をエピ
タキシャル成長させる点にある。
A feature of the first invention is that a part of a silicon oxide film formed on one main surface of a silicon substrate is removed, thereby using the silicon oxide film as an insulating mask. The semiconductor crystal mainly constituting the buffer layer is epitaxially grown on the silicon substrate portion selected by the insulating mask, a strained superlattice layer is formed in the buffer layer, and the strain of the strained superlattice layer is grown. The difference is along the direction, the portion where the strain is the largest is disposed below the upper end in the crystal growth direction, and the semiconductor crystal constituting the LED is epitaxially grown on the buffer layer.

【0016】本件第2発明の特徴とするところは、シリ
コン基板の一方の主面に形成された酸化シリコン膜の一
部を除去し、これにより一方の主面に形成された酸化シ
リコン膜を絶縁マスクとし、この絶縁マスクにより選択
されたシリコン基板部分にバッファ層を主構成する半導
体結晶をエピタキシャル成長させると共に、そのバッフ
ァ層内に歪の大きさが異なる複数の歪超格子層を結晶成
長方向に間隔をおいて形成し、歪が最も大きな歪超格子
層を結晶成長方向最上方の歪超格子層よりも下方に配置
し、そのバッファ層の上に、LEDを構成する半導体結
晶をエピタキシャル成長させる点にある。
A feature of the second invention is that a part of the silicon oxide film formed on one main surface of the silicon substrate is removed, thereby insulating the silicon oxide film formed on the one main surface. A semiconductor crystal mainly constituting a buffer layer is epitaxially grown on a silicon substrate portion selected by the insulating mask as a mask, and a plurality of strained superlattice layers having different strain magnitudes are spaced apart in the crystal growth direction in the buffer layer. The strained superlattice layer having the largest strain is arranged below the uppermost strained superlattice layer in the crystal growth direction, and the semiconductor crystal constituting the LED is epitaxially grown on the buffer layer. is there.

【0017】[0017]

【作用】本件各発明方法によれば、シリコン基板の一方
の主面に形成された酸化シリコン(SiOx)膜の一部
を除去し、これにより酸化シリコン膜を絶縁マスクとす
ることで、シリコン基板の一方の主面の必要部分のみを
選択して半導体結晶をエピタキシャル成長させることが
できる。よって、シリコン基板の一方の主面の全面に半
導体結晶を成長させる場合に比べ、シリコンと半導体結
晶との熱膨張係数の相違による基板の反りを小さくし、
エピタキシャル層にクラックが入るのを防止できる。
According to the present invention, a part of the silicon oxide (SiOx) film formed on one main surface of the silicon substrate is removed, thereby using the silicon oxide film as an insulating mask. The semiconductor crystal can be epitaxially grown by selecting only a necessary portion of one of the main surfaces. Therefore, compared with the case where a semiconductor crystal is grown on the entire surface of one main surface of the silicon substrate, the warpage of the substrate due to the difference in the thermal expansion coefficient between silicon and the semiconductor crystal is reduced,
Cracks can be prevented from entering the epitaxial layer.

【0018】本件第1発明の構成によれば、バッファ層
内に形成される歪超格子層の歪の大きさは成長方向に沿
って異なるものとなり、その歪が最も大きくなる部分は
結晶成長方向上端よりも下方に位置する。これにより、
歪超格子層の成長方向上端側における歪を小さくするこ
とで、その成長方向上端側からの転位の発生を低減する
ことができ、かつ、その成長方向上端よりも下方で歪を
最大とすることで、転位を効果的にバッファ層の内部に
閉じ込めたり側方に逃がすことができる。
According to the structure of the first aspect of the present invention, the magnitude of the strain in the strained superlattice layer formed in the buffer layer varies along the growth direction, and the portion where the strain is greatest is in the crystal growth direction. It is located below the upper end. This allows
By reducing the strain at the upper end in the growth direction of the strained superlattice layer, it is possible to reduce the occurrence of dislocations from the upper end in the growth direction, and to maximize the strain below the upper end in the growth direction. As a result, dislocations can be effectively confined in the buffer layer or can be released to the side.

【0019】本件第2発明の構成によれば、バッファ層
内に形成される複数の歪超格子層のうち、歪が最も大き
な歪超格子層は結晶成長方向最上方の歪超格子層よりも
下方に位置する。これにより、結晶成長方向最上方の歪
超格子層の成長方向上端側における歪を小さくすること
で、その成長方向上端側からの転位の発生を低減するこ
とができ、かつ、その結晶成長方向最上方の歪超格子層
の下方の歪超格子層の歪を最大とすることで、転位を効
果的にバッファ層の内部に閉じ込めたり側方に逃がすこ
とができる。
According to the configuration of the second aspect of the present invention, among the plurality of strained superlattice layers formed in the buffer layer, the strained superlattice layer having the largest strain is higher than the strained superlattice layer at the top in the crystal growth direction. It is located below. Thus, by reducing the strain on the upper end side in the growth direction of the strained superlattice layer in the uppermost direction in the crystal growth direction, it is possible to reduce the occurrence of dislocations from the upper end side in the growth direction, and to reduce the strain in the crystal growth direction. By maximizing the strain of the strained superlattice layer below the upper strained superlattice layer, dislocations can be effectively confined inside the buffer layer or released to the side.

【0020】[0020]

【実施例】以下、図面を参照して本発明の実施例を説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】図5、図6は本件発明方法により製造され
るLEDアレイを備えた半導体発光装置4の構成を示す
ものであって、シリコン基板1の一方の主面1aに複数
のメサ形状のLED5が列をなして形成されている。
FIGS. 5 and 6 show the structure of a semiconductor light emitting device 4 having an LED array manufactured by the method of the present invention, wherein a plurality of mesa-shaped LEDs 5 are provided on one main surface 1a of a silicon substrate 1. FIG. Are formed in rows.

【0022】そのシリコン基板1の一方の主面1aと他
方の主面1bとは熱酸化法により形成された酸化シリコ
ン膜2a、2bにより覆われている。一方の主面1aを
覆う酸化シリコン膜2aは一部が除去されることで絶縁
マスクとされている。この絶縁マスクにより選択された
シリコン基板部分、すなわち酸化シリコン膜2aにより
覆われていない一方の主面2aにエピタキシャル層3が
形成されている。このエピタキシャル層3は、バッファ
層3aと、N形半導体層3bと、P形半導体層3cと、
ドーパントの多いP形半導体層3dとで構成される。こ
のエピタキシャル層3の半導体層3b、3c、3dによ
りLED5が構成される。また、エピタキシャル層3は
パッシベーション膜9により覆われている。そして、ド
ーパントの多いP形半導体層3dと基板1の他方の主面
1bとに電極6a、6bが接続されている。その電極6
a、6bは例えばクロム金(CrAu)とされる。
One main surface 1a and the other main surface 1b of the silicon substrate 1 are covered with silicon oxide films 2a and 2b formed by a thermal oxidation method. The silicon oxide film 2a covering one main surface 1a is partially removed to form an insulating mask. The epitaxial layer 3 is formed on the silicon substrate portion selected by the insulating mask, that is, on one main surface 2a not covered with the silicon oxide film 2a. This epitaxial layer 3 includes a buffer layer 3a, an N-type semiconductor layer 3b, a P-type semiconductor layer 3c,
And a P-type semiconductor layer 3d containing a large amount of dopant. The LED 5 is constituted by the semiconductor layers 3b, 3c and 3d of the epitaxial layer 3. The epitaxial layer 3 is covered with a passivation film 9. The electrodes 6a and 6b are connected to the P-type semiconductor layer 3d containing a large amount of dopant and the other main surface 1b of the substrate 1. The electrode 6
a and 6b are, for example, chrome gold (CrAu).

【0023】図1〜図4に基づき、上記半導体発光装置
4の製造方法を説明する。
A method of manufacturing the semiconductor light emitting device 4 will be described with reference to FIGS.

【0024】まず、図1に示すように、シリコン基板1
の一方の主面1aと他方の主面1bの全面に、酸化シリ
コン膜2a、2bを熱酸化法により形成する。具体的に
は、シリコン基板1を1100℃〜1150℃の酸素
(O2 )雰囲気中において約60分間酸化処理すること
で、厚さ1500Å〜20000Åの酸化シリコン膜2
a、2bを形成する。
First, as shown in FIG.
Silicon oxide films 2a and 2b are formed on the entire surface of one main surface 1a and the other main surface 1b by a thermal oxidation method. More specifically, the silicon substrate 1 is oxidized in an oxygen (O 2 ) atmosphere at 1100 ° C. to 1150 ° C. for about 60 minutes, thereby forming a silicon oxide film 2 having a thickness of 1500 ° to 20,000 °.
a and 2b are formed.

【0025】次に、シリコン基板1の一方の主面1aに
形成された酸化シリコン膜2aの一部をフォトリソグラ
フィーにより除去する。これにより、その一方の主面1
aに形成された酸化シリコン膜2aを絶縁マスクとし、
このマスク2aにより選択されたシリコン基板部分に半
導体結晶を成長させてエピタキシャル層3を形成する。
半導体結晶の成長法としては、例えば有機金属気相エピ
タキシーや分子線エピタキシーを用いる。
Next, a part of the silicon oxide film 2a formed on one main surface 1a of the silicon substrate 1 is removed by photolithography. Thereby, one main surface 1
a using the silicon oxide film 2a formed on
The epitaxial layer 3 is formed by growing a semiconductor crystal on the silicon substrate portion selected by the mask 2a.
As a method of growing a semiconductor crystal, for example, metal organic vapor phase epitaxy or molecular beam epitaxy is used.

【0026】図2は、シリコン基板1の一方の主面1a
に形成された酸化シリコン膜2aの一部を除去すること
で形成された絶縁マスクの平面視形状を示す。その酸化
シリコン膜2aは、前記LEDアレイの形成位置を覆う
部分が帯状に除去されると共に、この帯状除去部分7の
長手方向(図2において左右方向)に沿う部分が、長手
方向間に間隔をおいて長方形状に除去されている。その
帯状除去部分7内と、その長方形除去部分8内とに半導
体結晶を成長させ、その帯状除去部分7内に前記LED
アレイを構成するためのエピタキシャル層3を成長さ
せ、その長方形除去部分8内にも同様の構造のエピタキ
シャル層3′を成長させる。
FIG. 2 shows one main surface 1 a of the silicon substrate 1.
2 shows a plan view shape of an insulating mask formed by removing a part of the silicon oxide film 2a formed in FIG. In the silicon oxide film 2a, a portion covering the formation position of the LED array is removed in a strip shape, and a portion along the longitudinal direction (the left-right direction in FIG. 2) of the strip-shaped removed portion 7 has an interval between the longitudinal directions. In the shape of a rectangle. A semiconductor crystal is grown in the strip-shaped removal part 7 and in the rectangular removal part 8, and the LED is placed in the strip-shaped removal part 7.
An epitaxial layer 3 for forming an array is grown, and an epitaxial layer 3 ′ having a similar structure is grown in the rectangular removal portion 8.

【0027】なお、シリコン基板1の一方の主面1aに
おける帯状除去部分7の長手方向に沿う部分は、電極6
aの引き出し部が配置されるため、半導体結晶を成長さ
せる必要はなく、酸化シリコン膜により覆うことも可能
である。しかし、絶縁マスクの帯状除去部分7に半導体
結晶を成長させる際に、その帯状除去部分7の長手方向
に沿う部分に半導体結晶を成長させないと、シリコン基
板1上において半導体結晶が成長する部分の面積が小さ
くなりすぎてしまい、絶縁マスクの上から半導体結晶が
成長してしまう。そのような酸化シリコン膜2aにより
構成される絶縁マスク上から成長した半導体結晶は結晶
性が悪く、帯状除去部分7において成長するエピタキシ
ャル層の結晶性を悪化させてしまう。
Note that a portion of one main surface 1a of the silicon substrate 1 along the longitudinal direction of the strip-shaped removed portion 7 is
Since the lead portion a is arranged, it is not necessary to grow a semiconductor crystal, and the semiconductor crystal can be covered with a silicon oxide film. However, when a semiconductor crystal is grown on the strip-shaped removed portion 7 of the insulating mask, if the semiconductor crystal is not grown on a portion along the longitudinal direction of the strip-shaped removed portion 7, the area of the portion where the semiconductor crystal grows on the silicon substrate 1 is required. Becomes too small, and a semiconductor crystal grows on the insulating mask. The semiconductor crystal grown on the insulating mask composed of such a silicon oxide film 2a has poor crystallinity, and deteriorates the crystallinity of the epitaxial layer grown in the strip-shaped removed portion 7.

【0028】そこで、絶縁マスクの帯状除去部分7の長
手方向に沿う部分を長手方向間に間隔をおいて除去し、
この除去部分内にも半導体結晶をエピタキシャル成長さ
せ、エピタキシャル層における結晶性が悪化するのを防
止し、LED5の発光特性を良好なものとしている。こ
の際、絶縁マスクの帯状除去部分7の長手方向に沿う部
分を長手方向間に間隔をおかずに除去すると、その部分
に成長する半導体結晶とシリコン基板1との熱膨張係数
の相違により基板1の反りが大きくなるため、絶縁マス
クの帯状除去部分7の長手方向に沿う部分は長手方向間
に間隔をおいて除去するものとしている。
Then, the portion along the longitudinal direction of the strip-shaped removed portion 7 of the insulating mask is removed at intervals in the longitudinal direction,
A semiconductor crystal is epitaxially grown also in the removed portion to prevent the crystallinity of the epitaxial layer from deteriorating, thereby improving the light emission characteristics of the LED 5. At this time, if the portion along the longitudinal direction of the strip-shaped removed portion 7 of the insulating mask is removed without an interval between the longitudinal directions, the difference in the thermal expansion coefficient between the semiconductor crystal grown in that portion and the silicon substrate 1 causes the substrate 1 Since the warp becomes large, the portion along the longitudinal direction of the strip-shaped removed portion 7 of the insulating mask is removed at intervals in the longitudinal direction.

【0029】なお、酸化シリコン膜2aの一部を除去し
てマスクを形成する際、シリコン基板1の一方の主面1
aよりも1μm〜2μm程度深めに堀り下げて除去する
ことにより、半導体発光装置4の厚みを小さくすること
ができ好ましい。
When a mask is formed by removing a part of the silicon oxide film 2a, one main surface 1 of the silicon substrate 1 is removed.
It is preferable to remove the semiconductor light emitting device 4 by digging it deeper by about 1 μm to 2 μm than “a” because the thickness of the semiconductor light emitting device 4 can be reduced.

【0030】次に、図3に示すように、前記帯状除去部
分7内に成長したエピタキシャル層3を、長手方向間に
間隔をおいて複数部分に分離することでLEDアレイを
構成する。この分離は例えばフォトエッチングにより行
なう。この際、長方形除去部分8内に形成されたエピタ
キシャル層3′も合わせて除去する。なお、長方形除去
部分8内に成長させたエピタキシャル層3′を除去せず
残してもよいが、除去した方が電極6aの引き出し部の
屈曲がなくなり、電極6aにクラックが生じるのを防止
できる。
Next, as shown in FIG. 3, the epitaxial layer 3 grown in the strip-shaped removed portion 7 is separated into a plurality of portions at intervals in the longitudinal direction to form an LED array. This separation is performed by, for example, photo etching. At this time, the epitaxial layer 3 'formed in the rectangular removal portion 8 is also removed. Although the epitaxial layer 3 'grown in the rectangular removal portion 8 may be left without being removed, the removal of the epitaxial layer 3' eliminates bending of the lead-out portion of the electrode 6a, and can prevent cracks from occurring in the electrode 6a.

【0031】次に前記パッシベーション膜9を形成し、
しかる後に、図4に示すように電極6aを形成する。最
後に、基板1の他方の主面1b側の電極6bを形成す
る。
Next, the passivation film 9 is formed,
Thereafter, an electrode 6a is formed as shown in FIG. Finally, an electrode 6b on the other main surface 1b side of the substrate 1 is formed.

【0032】上記構成によれば、シリコン基板1の一方
の主面1aに形成された酸化シリコン膜2aを絶縁マス
クとすることで、シリコン基板1の一方の主面1aの必
要部分のみを選択して半導体結晶をエピタキシャル成長
させている。これにより、シリコン基板の一方の主面の
全面に半導体結晶を成長させる場合に比べ、温度変化に
よる基板1の反りが小さくなり、エピタキシャル層3に
クラックが入るのが防止されている。この際、絶縁マス
クの帯状除去部分7内に成長した単一のエピタキシャル
層7を長手方向間に間隔をおいて複数部分に分離するこ
とでLEDアレイを構成しているので、当初から個々の
LEDを構成する多数のエピタキシャル層を成長させる
場合に比べ、エピタキシャル層における応力状態が均一
なものとなり、エピタキシャル層における結晶性が悪化
するのを防止でき、LEDの発光特性を良好なものとで
きる。
According to the above configuration, by using the silicon oxide film 2a formed on the one main surface 1a of the silicon substrate 1 as an insulating mask, only a necessary portion of the one main surface 1a of the silicon substrate 1 is selected. The semiconductor crystal is epitaxially grown. Thereby, the warpage of the substrate 1 due to a temperature change is reduced, and cracks are prevented from being formed in the epitaxial layer 3 as compared with the case where a semiconductor crystal is grown on one entire main surface of the silicon substrate. At this time, since the single epitaxial layer 7 grown in the strip-shaped removed portion 7 of the insulating mask is separated into a plurality of portions at intervals in the longitudinal direction, an LED array is formed. The stress state in the epitaxial layer becomes uniform as compared with the case where a large number of epitaxial layers constituting the above are grown, so that the crystallinity in the epitaxial layer can be prevented from deteriorating, and the light emission characteristics of the LED can be improved.

【0033】また、シリコン基板1の一方の主面1aと
他方の主面1bの双方に熱酸化法により安定した酸化シ
リコン膜2a、2bを形成しているので、シリコン基板
1や酸化シリコン膜2a、2bが容易に分解することは
なく、エピタキシャル層3の内部へのシリコンの混入が
低減され、エピタキシャル層3の結晶性を良好なものと
できる。これにより、LED5の発光特性を良好なもの
とできる。
Further, since the stable silicon oxide films 2a and 2b are formed on both the one main surface 1a and the other main surface 1b of the silicon substrate 1 by the thermal oxidation method, the silicon substrate 1 and the silicon oxide film 2a are formed. 2b are not easily decomposed, and the incorporation of silicon into the inside of the epitaxial layer 3 is reduced, and the crystallinity of the epitaxial layer 3 can be improved. Thereby, the light emission characteristics of the LED 5 can be improved.

【0034】図7に基づき、本件第1発明による上記エ
ピタキシャル層3の形成工程を示す。
FIG. 7 shows a step of forming the epitaxial layer 3 according to the first invention of the present invention.

【0035】まず、絶縁マスクにより選択されたシリコ
ン基板上の自然酸化膜を950℃程度の高温下で除去す
る。
First, the natural oxide film on the silicon substrate selected by the insulating mask is removed at a high temperature of about 950.degree.

【0036】次に、一旦温度を低下させてから、660
℃程度に昇温してバッファ層3aを主構成する半導体結
晶3Aをエピタキシャル成長させる。その半導体結晶3
Aは、例えばガリウム砒素、ガリウム砒素リン(GaA
sP)、ガリウムリン(GaP)等を用いることができ
る。その半導体結晶3Aの成長層の温度を一旦低下させ
てから850℃程度まで上昇させるサイクルを複数回繰
り返すことで熱応力を加える。これにより転位をバッフ
ァ層3a内に閉じ込めたり、バッファ層3aの側方に逃
がし、LED5を構成する半導体層3b、3c、3dに
おける転位を低減する。
Next, once the temperature is lowered, 660
The temperature is raised to about ° C. to epitaxially grow the semiconductor crystal 3A that mainly forms the buffer layer 3a. The semiconductor crystal 3
A is, for example, gallium arsenide, gallium arsenide phosphorus (GaAs)
sP), gallium phosphide (GaP) or the like can be used. Thermal stress is applied by repeating a plurality of cycles of once lowering the temperature of the growth layer of the semiconductor crystal 3A and then increasing the temperature to about 850 ° C. Thereby, the dislocation is confined in the buffer layer 3a or escapes to the side of the buffer layer 3a, and the dislocation in the semiconductor layers 3b, 3c, and 3d constituting the LED 5 is reduced.

【0037】その半導体結晶3Aの成長層の上に第1歪
超格子層14を形成する。これにより、転位をバッファ
層3a内に閉じ込めたり、バッファ層3aの側方に逃が
し、LEDを構成する半導体層3b、3c、3dにおけ
る転位を低減する。
The first strained superlattice layer 14 is formed on the growth layer of the semiconductor crystal 3A. Thereby, the dislocation is confined in the buffer layer 3a or escapes to the side of the buffer layer 3a, and the dislocation in the semiconductor layers 3b, 3c, and 3d constituting the LED is reduced.

【0038】その第1歪超格子層14の上にバッファ層
3aを主構成する半導体結晶3Aをエピタキシャル成長
させ、この半導体結晶3Aの成長層の上に第2歪超格子
層15を形成する。これにより、第1歪超格子層14を
通り抜けた転位をバッファ層3a内に閉じ込めたり、バ
ッファ層3aの側方に逃がし、LEDを構成する半導体
層3b、3c、3dにおける転位を低減する。
A semiconductor crystal 3A mainly constituting the buffer layer 3a is epitaxially grown on the first strained superlattice layer 14, and a second strained superlattice layer 15 is formed on the growth layer of the semiconductor crystal 3A. As a result, dislocations that have passed through the first strained superlattice layer 14 are confined in the buffer layer 3a or released to the side of the buffer layer 3a, thereby reducing dislocations in the semiconductor layers 3b, 3c, and 3d constituting the LED.

【0039】次に、バッファ層3aの上にLEDを構成
する半導体結晶をエピタキシャル成長させる。その半導
体結晶としては、例えばアルミニウムガリウム砒素、ガ
リウム砒素、インジウムガリウム砒素、ガリウム砒素リ
ンを用いることができる。
Next, a semiconductor crystal constituting an LED is epitaxially grown on the buffer layer 3a. As the semiconductor crystal, for example, aluminum gallium arsenide, gallium arsenide, indium gallium arsenide, and gallium arsenide phosphorus can be used.

【0040】上記各歪超格子層14、15は、バッファ
層3aを主構成する半導体結晶3Aと格子定数の異なる
第1の半導体結晶14a、15aと、この第1の半導体
結晶14a、15aと格子定数の異なる第2の半導体結
晶14b、15bとを交互に複数回繰り返して成長させ
ることで形成する。本実施例では、バッファ層3aを主
構成する半導体結晶3Aをガリウム砒素とし、歪超格子
層14、15の第1の半導体結晶14a、15aはイン
ジウムガリウム砒素とし、第2の半導体結晶14b、1
5bはガリウム砒素としている。これにより、各歪超格
子層14、15においては第1の半導体結晶14a、1
5aの成長層と第2の半導体結晶14b、15bの成長
層との間に応力が作用し、その応力により、各歪超格子
層14、15に成長方向に直交する方向の歪が生じる。
この歪の大きさが成長方向に沿って異なるものとされ、
図中矢印で示すように分布する。すなわち、各歪超格子
層14、15における歪は成長方向上方(図中上方)に
向かうに従い次第に小さくなり、成長方向下端において
歪が最も大きくなるものとされている。
Each of the strained superlattice layers 14 and 15 is composed of first semiconductor crystals 14a and 15a having a different lattice constant from semiconductor crystal 3A that mainly forms buffer layer 3a, and a first semiconductor crystal 14a and 15a The second semiconductor crystals 14b and 15b having different constants are alternately and repeatedly grown a plurality of times. In this embodiment, the semiconductor crystal 3A that mainly constitutes the buffer layer 3a is gallium arsenide, the first semiconductor crystals 14a, 15a of the strained superlattice layers 14, 15 are indium gallium arsenide, and the second semiconductor crystals 14b, 1b
5b is gallium arsenide. As a result, in each of the strained superlattice layers 14, 15, the first semiconductor crystals 14a, 1
Stress acts between the growth layer 5a and the growth layers of the second semiconductor crystals 14b and 15b, and the stress causes strain in the strained superlattice layers 14 and 15 in a direction perpendicular to the growth direction.
It is assumed that the magnitude of this strain varies along the growth direction,
The distribution is as shown by the arrow in the figure. That is, the strain in each of the strained superlattice layers 14 and 15 gradually decreases upward in the growth direction (upward in the drawing), and the strain is maximized at the lower end in the growth direction.

【0041】これにより、各歪超格子層14、15の成
長方向上端側における歪を小さくすることで、その成長
方向上端側からの転位の発生を低減し、かつ、その成長
方向上端よりも下方で歪を最大とすることで、転位を効
果的にバッファ層3aの内部に閉じ込めたり側方に逃が
している。
Thus, by reducing the strain at the upper end in the growth direction of each of the strained superlattice layers 14, 15, the occurrence of dislocations from the upper end in the growth direction is reduced, and lower than the upper end in the growth direction. By maximizing the strain, the dislocation is effectively confined inside the buffer layer 3a or escaped to the side.

【0042】なお、歪超格子層14、15における歪の
大きさは、歪超格子層を構成する半導体結晶の組成や厚
さを異なったものとすることで変化させることができ
る。例えば、歪超格子層14、15の第1の半導体結晶
14a、15aをインジウムガリウム砒素結晶とし、第
2の半導体結晶14b、15bをガリウム砒素結晶とす
る場合、第1の半導体結晶14a、15aにおけるInAs
のGaAsに対する組成比を、結晶成長方向上方に向かうに
従い次第に小さくすれば、歪超格子層14、15におけ
る歪は成長方向上方に向かうに従い次第に小さくなる。
また、第1の半導体結晶14a、15aの膜厚を、結晶
成長方向上方に向かうに従い次第に小さくすれば、歪超
格子層14、15における歪は成長方向上方に向かうに
従い次第に小さくなる。
The magnitude of the strain in the strained superlattice layers 14 and 15 can be changed by changing the composition and the thickness of the semiconductor crystal constituting the strained superlattice layer. For example, when the first semiconductor crystals 14a, 15a of the strained superlattice layers 14, 15 are indium gallium arsenide crystals and the second semiconductor crystals 14b, 15b are gallium arsenide crystals, the first semiconductor crystals 14a, 15a InAs
If the composition ratio of GaAs to GaAs gradually decreases in the upward direction of crystal growth, the strain in strained superlattice layers 14 and 15 gradually decreases in the upward direction of growth.
Further, if the thickness of the first semiconductor crystals 14a, 15a is gradually reduced in the upward direction in the crystal growth direction, the strain in the strained superlattice layers 14, 15 is gradually reduced in the upward direction in the growth direction.

【0043】上記構成により、E.P.D.を3×10
5 /cm2 まで低減することができた。
With the above configuration, E.I. P. D. To 3 × 10
5 / cm 2 could be reduced.

【0044】なお、歪超格子層14、15を構成する半
導体結晶の種類は、バッファ層3aを主構成する半導体
結晶に応じて適宜選択すればよく、例えば第1の半導体
結晶14a、15aをInx Ga1-x Asとし、第2の
半導体結晶14b、15bをIny Ga1-y Asとする
といったように、組成比の異なるインジウムガリウム砒
素を用いて構成してもよい。
The type of the semiconductor crystal forming the strained superlattice layers 14 and 15 may be appropriately selected according to the semiconductor crystal mainly forming the buffer layer 3a. For example, the first semiconductor crystals 14a and 15a may be made of In. and x Ga 1-x as, the second semiconductor crystal 14b, 15b and so such an in y Ga 1-y as, may be configured with different indium gallium arsenide composition ratios.

【0045】また、上記実施例ではバッファ層3aに2
層の歪超格子層15、16を形成したが、1層でもよ
く、あるいは3層以上形成するようにしてもよい。
In the above embodiment, the buffer layer 3a has
Although the strained superlattice layers 15 and 16 are formed, one layer may be formed, or three or more layers may be formed.

【0046】また、上記実施例では、各歪超格子層1
4、15における歪は成長方向上方に向かうに従い次第
に小さくり、成長方向下端において歪が最も大きくなる
ものとしたが、図8に示すように、成長方向上方と成長
方向下方に向かうに従い次第に小さくし、成長方向中途
において歪が最も大きくなるものとしてもよく、要は、
歪が最も大きくなる部分を結晶成長方向上端よりも下方
に配置すればよい。
In the above embodiment, each strained superlattice layer 1
The strains at 4 and 15 were gradually decreased upward in the growth direction, and the strain was greatest at the lower end in the growth direction. However, as shown in FIG. The strain may be the largest in the middle of the growth direction.
The portion where the strain is the largest may be arranged below the upper end in the crystal growth direction.

【0047】図9に基づき、本件第2発明による上記エ
ピタキシャル層3の成形工程を示す。
FIG. 9 shows a step of forming the epitaxial layer 3 according to the second invention.

【0048】まず、絶縁マスクにより選択されたシリコ
ン基板上の自然酸化膜を950℃程度の高温下で除去す
る。
First, the natural oxide film on the silicon substrate selected by the insulating mask is removed at a high temperature of about 950 ° C.

【0049】次に、一旦温度を低下させてから、660
℃程度に昇温してバッファ層3aを主構成する半導体結
晶3Aをエピタキシャル成長させる。その半導体結晶3
Aとしては、例えばガリウム砒素、ガリウム砒素リン、
ガリウムリン等を用いることができる。その半導体結晶
層3Aの成長層の温度を一旦低下させてから850℃程
度まで上昇させるサイクルを複数回繰り返すことで熱応
力を加える。これにより転位をバッファ層3a内に閉じ
込めたり、バッファ層3aの側方に逃がし、LED5を
構成する半導体層3b、3c、3dにおける転位を低減
する。
Next, once the temperature is lowered,
The temperature is raised to about ° C. to epitaxially grow the semiconductor crystal 3A that mainly forms the buffer layer 3a. The semiconductor crystal 3
As A, for example, gallium arsenide, gallium arsenide phosphorus,
Gallium phosphorus or the like can be used. A thermal stress is applied by repeating a cycle in which the temperature of the growth layer of the semiconductor crystal layer 3A is once lowered and then raised to about 850 ° C. a plurality of times. Thereby, the dislocation is confined in the buffer layer 3a or escapes to the side of the buffer layer 3a, and the dislocation in the semiconductor layers 3b, 3c, and 3d constituting the LED 5 is reduced.

【0050】その半導体結晶3Aの成長層の上に、第1
歪超格子層14を形成する。これにより、転位をバッフ
ァ層3a内に閉じ込めたり側方に逃がし、LEDを構成
する半導体層3b、3c、3dにおける転位を低減す
る。
On the growth layer of the semiconductor crystal 3A, the first
A strained superlattice layer 14 is formed. As a result, dislocations are confined in the buffer layer 3a or released to the side, and dislocations in the semiconductor layers 3b, 3c, and 3d constituting the LED are reduced.

【0051】その第1歪超格子層14の上にバッファ層
3aを主構成する半導体結晶3Aをエピタキシャル成長
させ、この半導体結晶3Aの成長層の上に第2歪超格子
層15を形成する。これにより、第1歪超格子層14を
通り抜けた転位をバッファ層3a内に閉じ込めたり、バ
ッファ層3aの側方に逃がし、LEDを構成する半導体
層3b、3c、3dにおける転位を低減する。
A semiconductor crystal 3A mainly constituting the buffer layer 3a is epitaxially grown on the first strained superlattice layer 14, and a second strained superlattice layer 15 is formed on the growth layer of the semiconductor crystal 3A. As a result, dislocations that have passed through the first strained superlattice layer 14 are confined in the buffer layer 3a or released to the side of the buffer layer 3a, thereby reducing dislocations in the semiconductor layers 3b, 3c, and 3d constituting the LED.

【0052】その第2歪超格子層15の上にバッファ層
3aを主構成する半導体結晶をエピタキシャル成長さ
せ、この半導体結晶3Aの成長層の上に第3歪超格子層
16を形成する。これにより、第2歪超格子層15を通
り抜けた転位をバッファ層3aの内部に閉じ込めたり側
方に逃がし、LEDを構成する半導体層3b、3c、3
dにおける転位を低減する。
A semiconductor crystal mainly constituting the buffer layer 3a is epitaxially grown on the second strained superlattice layer 15, and a third strained superlattice layer 16 is formed on the growth layer of the semiconductor crystal 3A. As a result, dislocations passing through the second strained superlattice layer 15 are confined in the buffer layer 3a or released to the side, and the semiconductor layers 3b, 3c, 3
Reduce dislocations in d.

【0053】次に、バッファ層3aの上にLEDを構成
する半導体結晶をエピタキシャル成長させる。その半導
体結晶としては、例えばアルミニウムガリウム砒素、ガ
リウム砒素、インジウムガリウム砒素、ガリウム砒素リ
ンを用いることができる。
Next, a semiconductor crystal constituting an LED is epitaxially grown on the buffer layer 3a. As the semiconductor crystal, for example, aluminum gallium arsenide, gallium arsenide, indium gallium arsenide, and gallium arsenide phosphorus can be used.

【0054】上記各歪超格子層14、15、16は、バ
ッファ層3aを主構成する半導体結晶3Aと格子定数の
異なる第1の半導体結晶14a、15a、16aと、こ
の第1の半導体結晶14a、15a、16aと格子定数
の異なる第2の半導体結晶14b、15b、16bとを
交互に複数回繰り返して成長させることで形成する。本
実施例では、バッファ層3aを主構成する半導体3Aを
ガリウム砒素とし、歪超格子層14、15、16の第1
の半導体結晶14a、15a、16aはインジウムガリ
ウム砒素とし、第2の半導体結晶14b、15b、16
bはガリウム砒素としている。これにより、各歪超格子
層14、15、16においては第1の半導体結晶14
a、15a、16aの成長層と第2の半導体結晶14
b、15b、16bの成長層との間に応力が作用し、そ
の応力により、各歪超格子層14、15、16には成長
方向に直交する方向に歪が生じる。各歪超格子層14、
15、16の歪の大きさは、図中矢印で示すように互い
に異なるものとされている。すなわち、結晶成長方向最
上方の歪超格子層16の歪が最も小さくされ、結晶成長
方向最下方の歪超格子層14の歪が最も大きくされてい
る。
Each of the strained superlattice layers 14, 15, and 16 includes first semiconductor crystals 14a, 15a, and 16a having a different lattice constant from semiconductor crystal 3A that mainly forms buffer layer 3a, and first semiconductor crystal 14a. , 15a, 16a and second semiconductor crystals 14b, 15b, 16b having different lattice constants are alternately and repeatedly grown a plurality of times. In the present embodiment, the semiconductor 3A that mainly constitutes the buffer layer 3a is gallium arsenide, and the first of the strained superlattice layers 14, 15, 16
Semiconductor crystals 14a, 15a, 16a are indium gallium arsenide, and the second semiconductor crystals 14b, 15b, 16
b is gallium arsenide. As a result, the first semiconductor crystal 14 is formed in each of the strained superlattice layers 14, 15, and 16.
a, 15a, 16a and second semiconductor crystal 14
Stress acts between the growth layers b, 15b, and 16b, and the stress causes strain in the strained superlattice layers 14, 15, 16 in a direction perpendicular to the growth direction. Each strained superlattice layer 14,
The magnitudes of the distortions 15 and 16 are different from each other as indicated by arrows in the figure. That is, the strain in the strained superlattice layer 16 at the uppermost part in the crystal growth direction is minimized, and the strain in the strained superlattice layer 14 at the lowermost part in the crystal growth direction is maximized.

【0055】これにより、結晶成長方向最上方の歪超格
子層16の成長方向上端側における歪を小さくすること
で、その成長方向上端側からの転位の発生を低減し、か
つ、その結晶成長方向最上方の歪超格子層16の下方の
歪超格子層14の歪を最大とすることで、転位を効果的
にバッファ層3aの内部に閉じ込めたり側方に逃がして
いる。
As a result, the strain at the upper end in the growth direction of the strained superlattice layer 16 in the uppermost direction in the crystal growth direction is reduced, so that the occurrence of dislocations from the upper end in the growth direction is reduced, and By maximizing the strain of the strained superlattice layer 14 below the uppermost strained superlattice layer 16, dislocations are effectively confined inside the buffer layer 3a or escaped to the side.

【0056】なお、歪超格子層14、15、16におけ
る歪の大きさは、歪超格子層を構成する半導体結晶層の
組成や厚さを異なったものとすることで変えることがで
きる。例えば、歪超格子層14、15、16の第1の半
導体結晶14a、15a、16aをインジウムガリウム
砒素結晶とし、第2の半導体結晶14b、15b、16
bをガリウム砒素結晶とする場合、第1の半導体結晶1
4a、15a、16aにおけるInAsのGaAsに対する組成
比を、結晶成長方向最下方の歪超格子層14において最
大とし、結晶成長方向最上方の歪超格子層16において
最小とすれば、結晶成長方向最上方の歪超格子層16の
歪が最も小さくされ、結晶成長方向最下方の歪超格子層
14の歪が最も大きくされる。また、歪超格子層14、
15、16を構成する第1の半導体結晶14a、15
a、16aの膜厚を、結晶成長方向最下方の歪超格子層
14において最大とし、結晶成長方向最上方の歪超格子
層16において最小とすれば、結晶成長方向最上方の歪
超格子層16の歪が最も小さくされ、結晶成長方向最下
方の歪超格子層14の歪が最も大きくされる。
The magnitude of the strain in the strained superlattice layers 14, 15, 16 can be changed by changing the composition and the thickness of the semiconductor crystal layer constituting the strained superlattice layer. For example, the first semiconductor crystals 14a, 15a, 16a of the strained superlattice layers 14, 15, 16 are made of indium gallium arsenide crystal, and the second semiconductor crystals 14b, 15b, 16
When b is a gallium arsenide crystal, the first semiconductor crystal 1
If the composition ratio of InAs to GaAs in 4a, 15a, and 16a is maximized in the strained superlattice layer 14 at the bottom in the crystal growth direction and is minimized in the strained superlattice layer 16 at the top in the crystal growth direction, The strain of the upper strained superlattice layer 16 is minimized, and the strain of the strained superlattice layer 14 located at the bottom in the crystal growth direction is maximized. Also, the strained superlattice layer 14,
First semiconductor crystals 14a, 15 constituting 15, 16
If the film thicknesses of a and 16a are maximized in the strained superlattice layer 14 at the bottom of the crystal growth direction and minimized in the strained superlattice layer 16 at the top of the crystal growth direction, the strained superlattice layer at the top of the crystal growth direction is obtained. 16 is minimized, and the strain of the strained superlattice layer 14 at the bottom in the crystal growth direction is maximized.

【0057】上記構成により、E.P.D.を3×10
5 /cm2 まで低減することができた。
With the above configuration, E.I. P. D. To 3 × 10
5 / cm 2 could be reduced.

【0058】なお、歪超格子層14、15、16を構成
する半導体結晶は、バッファ層3aを主構成する半導体
結晶に応じて適宜選択すればよく、例えば第1の半導体
結晶14a、15a、16aをInx Ga1-x Asと
し、第2の半導体結晶14b、15b、16bをIny
Ga1-y Asとするといったように、組成比の異なるイ
ンジウムガリウム砒素を用いて構成してもよい。
The semiconductor crystals constituting the strained superlattice layers 14, 15, 16 may be appropriately selected according to the semiconductor crystals constituting the buffer layer 3a. For example, the first semiconductor crystals 14a, 15a, 16a Is In x Ga 1 -x As, and the second semiconductor crystals 14b, 15b, 16b are In y
It is also possible to use indium gallium arsenide having a different composition ratio, such as Ga 1-y As.

【0059】また、上記実施例ではバッファ層3aに3
層の歪超格子層14、15、16を形成したが、2層で
もよく、あるいは4層以上形成するようにしてもよい。
In the above embodiment, the buffer layer 3a has
Although the strained superlattice layers 14, 15, and 16 are formed, two layers or four or more layers may be formed.

【0060】また、上記実施例では、各歪超格子層1
4、15、16における歪は結晶成長方向最上方の歪超
格子層16の歪が最も小さくされ、結晶成長方向最下方
の歪超格子層14の歪が最も大きくされたが、図10に
示すように、成長方向最上方と成長方向最下方の歪超格
子層14、16に対し、成長方向中央の歪超格子層15
において歪が最も大きくなるものとしてもよい。要は、
バッファ層3a内に歪の大きさが異なる複数の歪超格子
層を結晶成長方向に間隔をおいて形成し、歪が最も大き
な歪超格子層を結晶成長方向最上方の歪超格子層よりも
下方に配置すればよい。
In the above embodiment, each strained superlattice layer 1
As for the strains at 4, 15, and 16, the strain of the strained superlattice layer 16 at the uppermost part in the crystal growth direction was minimized, and the strain of the strained superlattice layer 14 at the lowermost part in the crystal growth direction was maximized, as shown in FIG. As described above, the strained superlattice layers 15 at the center in the growth direction and the strained superlattice layers 15
May have the largest distortion. In short,
A plurality of strained superlattice layers having different strain magnitudes are formed at intervals in the crystal growth direction in the buffer layer 3a, and the strained superlattice layer having the largest strain is arranged to be larger than the strained superlattice layer located at the top in the crystal growth direction. What is necessary is just to arrange | position below.

【0061】[0061]

【発明の効果】本件各発明方法によれば、シリコン基板
の一方の主面に形成する酸化シリコン膜を絶縁マスクと
して半導体結晶をエピタキシャル成長させ、LEDアレ
イを構成しているので、シリコンと半導体結晶との熱膨
張係数の相違によるエピタキシャル層におけるクラック
発生を防止できる。
According to each method of the present invention, a semiconductor crystal is epitaxially grown by using a silicon oxide film formed on one main surface of a silicon substrate as an insulating mask to constitute an LED array. Can be prevented from being caused in the epitaxial layer due to the difference in the coefficient of thermal expansion.

【0062】本件第1発明によれば、バッファ層内に形
成する歪超格子層における歪の大きさを成長方向に沿っ
て異なるものとし、その歪が最も大きくなる部分を結晶
成長方向上端よりも下方に配置することで、LEDの結
晶欠陥を低減して発光特性を向上することができる。
According to the first aspect of the present invention, the magnitude of the strain in the strained superlattice layer formed in the buffer layer is made different along the growth direction, and the portion where the strain is greatest is located at a position higher than the upper end in the crystal growth direction. By arranging it below, it is possible to reduce crystal defects of the LED and improve the light emission characteristics.

【0063】本件第2発明によれば、バッファ層内に歪
の大きさが異なる複数の歪超格子層を結晶成長方向に間
隔をおいて形成し、歪が最も大きな歪超格子層を結晶成
長方向最上方の歪超格子層よりも下方に配置すること
で、LEDの結晶欠陥を低減して発光特性を向上するこ
とができる。
According to the second aspect of the present invention, a plurality of strained superlattice layers having different strain magnitudes are formed in the buffer layer at intervals in the crystal growth direction, and the strained superlattice layer having the largest strain is formed by crystal growth. By arranging it below the uppermost strained superlattice layer in the direction, crystal defects of the LED can be reduced and light emission characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る半導体発光装置の製造工
程の説明図
FIG. 1 is an explanatory diagram of a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.

【図2】本発明の実施例に係る絶縁マスクの平面構成図FIG. 2 is a plan configuration diagram of an insulating mask according to an embodiment of the present invention.

【図3】本発明の実施例に係る半導体発光装置の製造工
程の説明図
FIG. 3 is an explanatory diagram of a manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【図4】本発明の実施例に係る半導体発光装置の製造工
程の説明図
FIG. 4 is an explanatory diagram of a manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【図5】本発明の実施例に係る半導体発光装置の構成を
示す斜視図
FIG. 5 is a perspective view showing a configuration of a semiconductor light emitting device according to an embodiment of the present invention.

【図6】本発明の実施例に係る半導体発光装置の断面構
成を示す図
FIG. 6 is a diagram showing a cross-sectional configuration of a semiconductor light emitting device according to an embodiment of the present invention.

【図7】本件第1発明の実施例に係る半導体発光装置の
構成説明図
FIG. 7 is a configuration explanatory view of the semiconductor light emitting device according to the embodiment of the first invention.

【図8】本件第1発明の異なった実施例に係る半導体発
光装置の構成説明図
FIG. 8 is a configuration explanatory view of a semiconductor light emitting device according to a different embodiment of the first invention.

【図9】本件第2発明の実施例に係る半導体発光装置の
構成説明図
FIG. 9 is a configuration explanatory view of a semiconductor light emitting device according to an example of the second invention.

【図10】本件第2発明の異なった実施例に係る半導体
発光装置の構成説明図
FIG. 10 is a configuration explanatory view of a semiconductor light emitting device according to a different embodiment of the second invention.

【図11】半導体製造工程における時間と温度の関係を
示す図
FIG. 11 is a diagram showing a relationship between time and temperature in a semiconductor manufacturing process.

【図12】従来の半導体発光装置の構成説明図FIG. 12 is a diagram illustrating a configuration of a conventional semiconductor light emitting device.

【図13】従来の半導体発光装置の構成説明図FIG. 13 is a configuration explanatory view of a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2a 酸化シリコン膜 2b 酸化シリコン膜 3 エピタキシャル層 3a バッファ層 5 LED 14、15、16 歪超格子層 Reference Signs List 1 silicon substrate 2a silicon oxide film 2b silicon oxide film 3 epitaxial layer 3a buffer layer 5 LED 14, 15, 16 strained super lattice layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 33/00 H01S 3/18 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 33/00 H01S 3/18

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板の一方の主面に形成された
酸化シリコン膜の一部を除去し、これにより酸化シリコ
ン膜を絶縁マスクとし、この絶縁マスクにより選択され
たシリコン基板部分にバッファ層を主構成する半導体結
晶をエピタキシャル成長させると共に、そのバッファ層
内に歪超格子層を形成し、その歪超格子層の歪の大きさ
を成長方向に沿って異なるものとし、その歪が最も大き
くなる部分を結晶成長方向上端よりも下方に配置し、そ
のバッファ層の上に、LEDを構成する半導体結晶をエ
ピタキシャル成長させることを特徴とする半導体発光装
置の製造方法。
A silicon oxide film formed on one main surface of a silicon substrate is partially removed, thereby using the silicon oxide film as an insulating mask, and forming a buffer layer on the silicon substrate portion selected by the insulating mask. The main constituent semiconductor crystal is epitaxially grown, a strained superlattice layer is formed in the buffer layer, and the magnitude of the strain in the strained superlattice layer is varied along the growth direction. Is disposed below the upper end in the crystal growth direction, and a semiconductor crystal constituting an LED is epitaxially grown on the buffer layer thereof.
【請求項2】 シリコン基板の一方の主面に形成された
酸化シリコン膜の一部を除去し、これにより一方の主面
に形成された酸化シリコン膜を絶縁マスクとし、この絶
縁マスクにより選択されたシリコン基板部分にバッファ
層を主構成する半導体結晶をエピタキシャル成長させる
と共に、そのバッファ層内に歪の大きさが異なる複数の
歪超格子層を結晶成長方向に間隔をおいて形成し、歪が
最も大きな歪超格子層を結晶成長方向最上方の歪超格子
層よりも下方に配置し、そのバッファ層の上に、LED
を構成する半導体結晶をエピタキシャル成長させること
を特徴とする半導体発光装置の製造方法。
2. A method according to claim 1, wherein a part of the silicon oxide film formed on one main surface of the silicon substrate is removed, and the silicon oxide film formed on the one main surface is used as an insulating mask. The semiconductor crystal that mainly constitutes the buffer layer is epitaxially grown on the silicon substrate part, and a plurality of strained superlattice layers having different strain magnitudes are formed in the buffer layer at intervals in the crystal growth direction to minimize the strain. A large strained superlattice layer is arranged below the uppermost strained superlattice layer in the crystal growth direction, and an LED is placed on the buffer layer.
A method for manufacturing a semiconductor light emitting device, comprising epitaxially growing a semiconductor crystal constituting the semiconductor light emitting device.
JP15544791A 1991-05-30 1991-05-30 Method for manufacturing semiconductor light emitting device Expired - Fee Related JP2902160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15544791A JP2902160B2 (en) 1991-05-30 1991-05-30 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15544791A JP2902160B2 (en) 1991-05-30 1991-05-30 Method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JPH0582834A JPH0582834A (en) 1993-04-02
JP2902160B2 true JP2902160B2 (en) 1999-06-07

Family

ID=15606243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15544791A Expired - Fee Related JP2902160B2 (en) 1991-05-30 1991-05-30 Method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2902160B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2273572B1 (en) 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
WO2011145283A1 (en) * 2010-05-20 2011-11-24 パナソニック株式会社 Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element

Also Published As

Publication number Publication date
JPH0582834A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
JP2954743B2 (en) Method for manufacturing semiconductor light emitting device
US5888885A (en) Method for fabricating three-dimensional quantum dot arrays and resulting products
US5238869A (en) Method of forming an epitaxial layer on a heterointerface
JP4048191B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5627649B2 (en) Method for manufacturing nitride semiconductor crystal layer
JP3114809B2 (en) Semiconductor device
JPH02161718A (en) Method of forming epitaxial
JPH11274082A (en) Group iii nitride semiconductor and fabrication thereof, and group iii nitride semiconductor device
JP2902160B2 (en) Method for manufacturing semiconductor light emitting device
JPS62213117A (en) Manufacture of semiconductor device
JPH05259077A (en) Semiconductor device and manufacture thereof
JPH0582833A (en) Manufacture of semiconductor light emitting device
JPH05315643A (en) Light-emitting diode array and manufacture thereof
JPH05267175A (en) Compound semiconductor substrate
JP2565908B2 (en) Compound semiconductor device
JPH0434920A (en) Hetero epitaxial growth method for group iii-v compound semiconductor on different type board
JP2546531B2 (en) Semiconductor laminated structure, semiconductor device and manufacturing method thereof
JP2002190448A (en) Substrate, electronic device, and their manufacturing method
JP3740269B2 (en) Manufacturing method of semiconductor light emitting device
JPH04322477A (en) Manufacture of semiconductor light-emitting device
JPH04322476A (en) Manufacture of semiconductor light-emitting device
JPH05291156A (en) Insulating film/compound semiconductor laminated layer structure on element semiconductor substrate
JPH05218495A (en) Manufacture of semiconductor light emitting element
JPH0620968A (en) Metal film/compound semiconductor laminated structure on element semiconductor substrate and manufacture thereof
JPH04273493A (en) Semiconductor laser and manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees