JP3740269B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法 Download PDFInfo
- Publication number
- JP3740269B2 JP3740269B2 JP1709498A JP1709498A JP3740269B2 JP 3740269 B2 JP3740269 B2 JP 3740269B2 JP 1709498 A JP1709498 A JP 1709498A JP 1709498 A JP1709498 A JP 1709498A JP 3740269 B2 JP3740269 B2 JP 3740269B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- silicon
- silicon oxide
- silicon substrate
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体発光装置の製造方法に関し、特にシリコン基板上に化合物半導体膜を形成して半導体発光素子を形成する半導体発光装置の製造方法に関する。
【０００２】
【従来の技術】
例えばページプリンタ用感光ドラムの露光用光源として発光素子をアレイ状に並べた半導体発光装置が用いられている。
【０００３】
このような半導体発光素子を形成するための基板としては、強度、熱伝導率、価格などの点からシリコン（Ｓｉ）が適している。また、発光素子としては、発光効率のよいガリウム砒素（ＧａＡｓ）やアルミニウムガリウム砒素（ＡｌＧａＡｓ）等の化合物半導体が適している。
【０００４】
シリコン基板上に化合物半導体層で構成される発光素子を形成するには、シリコン基板の一主面に化合物半導体結晶をエピタキシャル成長させて、そのエピタキシャル層の不要部分をフォトリソグラフィーなどで除去して発光素子を形成するが、それら半導体結晶をリアクター内部で高温下にシリコン基板の表面全面にエピタキシャル成長させた後に室温まで低下させると、シリコン基板とガリウム砒素などの化合物半導体層とは熱膨張係数が異なるため、シリコン基板に反りが生じたり、半導体結晶層にクラック（微細な亀裂）が発生したり、発光素子を形成した場合には発光効率が低下するという問題がある。
【０００５】
すなわち、シリコン基板上にガリウム砒素層を形成すると、１×１０9 ｄｙｎｅ／ｃｍ2 程度の引っ張り応力が発生し、厚み２μｍ（２×１０-4ｃｍ）のガリウム砒素層を堆積したとすると、このシリコン基板とガリウム砒素層には、１×１０9 ｄｙｎｅ／ｃｍ2 ×（２×１０-4ｃｍ）＝２×１０5 ｄｙｎｅ／ｃｍの絶対応力（全応力）が存在し、膜厚の薄いガリウム砒素層にクラックが発生したり、ガリウム砒素中に残留する内部応力に起因して発光素子としての寿命が短くなるという問題を誘発する。
【０００６】
このような問題を解決するために、シリコン基板表面の大部分を例えば酸化シリコン膜などで被覆して、発光素子を形成する領域だけを露出させ、この発光素子を形成する領域だけに半導体結晶層をエピタキシャル成長させることも考えられるが、このように当初から発光素子を形成する個々の領域のみに半導体結晶層を成長させると、半導体結晶の形状依存性により結晶性が悪くなるという問題を誘発する。すなわち、半導体結晶層のエッジ部では中央部とは応力状態が異なることから、当初から個々の領域に多数の半導体結晶層を形成すると、応力状態の不均一な部分が多くなり、結晶性、特に選択領域の外周部の結晶性が悪くなり、発光素子の発光効率が低下する。
【０００７】
また、複数の発光素子を形成する比較的広い領域毎に、酸化シリコン膜の露出部を形成するなどして、酸化シリコン膜の露出部を広面積に形成すると、この露出部に形成した半導体結晶層には、発光素子を形成する領域にもクラックが発生し、発光特性を劣化させるという問題があった。
【０００８】
本発明に係る半導体発光素子の製造方法は、このような従来方法の問題点に鑑みてなされたものであり、基板上に形成した化合物半導体膜のうち、発光素子を形成する領域にクラックが発生することを極力防止した半導体発光装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体発光装置の製造方法は、シリコン基板上に、このシリコン基板の表面が矩形状に露出されるように窒化シリコンもしくは酸化シリコンを格子状に形成し、この格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近を除去した切除部を設け、前記矩形状に露出されたシリコン基板表面および、前記格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近の除去によって露出された前記切除部のシリコン基板表面に、残存する窒化シリコンもしくは酸化シリコンをマスクとした選択成長により半導体結晶層を形成し、前記矩形状部内の半導体結晶層を、前記切除部を結ぶとともに前記格子状の線に沿った領域を境界として複数の島状部に分割して、この島状部に発光素子を形成するようにした。
【００１０】
【作用】
上記のように構成すると、半導体結晶層のうち、窒化シリコン膜もしくは酸化シリコン膜から成る格子状部の切除部と切除部を結ぶライン状に応力が集中してクラックが発生し、このクラック部分で半導体結晶層中の内部応力を緩和することができ、もって発光素子を形成するための領域には、クラックが発生せず、しかも発光領域部分の内部応力も極力低減でき、ひいては発光効率の高い発光素子を有する半導体発光装置を形成できる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は本発明の方法により製造される発光素子部分の断面図あり、１はシリコン基板、２〜７は半導体結晶層である。
【００１２】
シリコン基板１の表面側１ａに島状の半導体結晶層２〜７が形成されている。この島状の半導体結晶層２〜７は、例えばガリウム砒素（ＧａＡｓ）、ガリウム砒素リン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）などのバッファー層２、ガリウム砒素（ＧａＡｓ）、ガリウム砒素リン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）などのｎ型のオーミックコンタクト層３、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、ガリウム砒素リン等のｎ型の電子注入層４、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素、ガリウム砒素リン等のｐ型の発光層５、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素、ガリウム砒素リン等のｐ型のクラッド層６、およびドーパントの多いｐ型のオーミックコンタクト層７とで構成される。このｎ型の電子注入層４とｐ型の発光層５とで半導体接合部が形成される。また、半導体結晶層２〜７はパシベーション膜８により覆われている。そして、ドーパントの多いｎ型のオーミックコンタクト層３とｐ型のオーミックコンタクト層７とにアノード電極９とカソード電極１０が接続して形成される。このアノード電極９とカソード電極１０は、例えばクロムや金（Ｃｒ／Ａｕ）などで形成される。上述の島状の半導体結晶層２〜７とアノード電極９とカソード電極１０とで一つの発光素子が形成され、このような多数の発光素子を列状に並べて形成して発光装置を得る。
【００１３】
このように構成された半導体発光素子の動作を説明すると、アノード電極９からカソード電極１０に向けて順バイアス方向に電流を流すと、ｐ型を呈する電子注入層４から、発光層５へ少数キャリアが注入され、電子注入層４と発光層５との界面である半導体接合部の発光層５側の界面にて、キャリアが再結合して発光する。発光した光は、クラッド層６、Ｐ型のオーミックコンタクト層７、およびパシベーション膜８を通って、外部へ取り出される。
【００１４】
このような半導体発光素子の製造方法を図２〜図５に基づいて説明する。まず、図２（ａ）に示すように、シリコン基板１の表面側１ａと裏面側１ｂの全面に、酸化シリコン膜１１、１２を熱酸化法により形成する（図２（ｂ））。具体的には、シリコン基板１を１１００℃〜１１５０℃の酸素（Ｏ2 ）雰囲気中において約６０分間酸化処理することで、厚さ１５００Å〜１００００Åの酸化シリコン膜１１、１２を形成する。なお、シリコン基板１としては、例えば（１００）面を< ０１１> 方向に２〜７°オフして切り出した単結晶シリコン基板などが好適に用いられる。
【００１５】
次に、シリコン基板１の表面側１ａに形成された酸化シリコン膜１１の一部をエッチングにより除去し、図３に示すような格子状で交点部およびその付近１４が切除されたパターンに形成する。これによりシリコン基板１の表面側１ａに、酸化シリコン膜１１の格子状部１３で囲まれたシリコン基板１の露出した矩形状部１５が形成される（図２（ｃ））。この露出した矩形状部１５に、図２（ｄ）に示すように、エピタキシャル法などによって半導体結晶層２〜７を成長させる。半導体結晶層２〜７の成長法としては、例えば有機金属気相エピタキシー法や分子線エピタキシー法などを用いる。
【００１６】
図３は、シリコン基板１の表面側に形成された酸化シリコン膜１１の一部を除去することで形成されたマスクを平面視した形状を示す。酸化シリコン膜１１は格子状１３に形成され、この格子状１３の交点部およびその付近１４は切除されている。この酸化シリコン膜１１は、発光素子が形成される領域の周辺部に形成される。このようなシリコン基板１の表面に、ガリウム砒素層などをエピタキシャル成長させると、シリコンの面方位に連続してガリウム砒素などの単結晶層２〜７を成長させることができるが、この単結晶層２〜７は格子状部１３の切除部１４では連続していることから、この切除部１４を結ぶ部分がライン状に応力が大きくなって、図４に示すように、切除部１４を結ぶ線状にクラックＫが多数発生する。この領域にクラックＫが発生すると、半導体結晶層２〜７の他の部分の内部応力は解放され、他の部分にクラックＫが入ることが防止される。したがって、発光素子が形成される領域Ｌのガリウム砒素の結晶性は非常に良好なものとなる。
【００１７】
矩形状部１５は、その対向する二辺がシリコン基板１における＜００１＞方向に位置し、他の対向する二辺が＜０１０＞方向に位置するように形成されることが望ましい。このような方向に矩形状部１５を形成すると、この方向にクラックＫを発生させることができ、後に形成する島状半導体層のメサ部ともマッチングする。
【００１８】
この酸化シリコン膜１１は、図３に示す幅Ａを２０μｍ以上にすることが望ましい。すなわち、酸化シリコン膜１１を形成したシリコン基板１上に、ガリウム砒素などの化合物半導体膜２〜７をエピタキシャル成長させると、シリコン基板１の露出部分１５には化合物半導体膜２〜３が堆積するが、酸化シリコン膜１１上には化合物半導体膜２〜７は堆積しない。ところが、化合物半導体膜２〜７の厚みが酸化シリコン膜１１の厚み以上になると、化合物半導体膜２〜７は、酸化シリコン膜１１上を覆うように横方向に成長しはじめる。このとき、酸化シリコン膜１１の幅が２０μｍ以下であると、両方向から成長した化合物半導体膜２〜７が酸化シリコン膜１１上で合体し、酸化シリコン膜１１上を完全に覆って連続した膜になる。したがって、酸化シリコン膜１１で、化合物半導体膜２〜７を非連続とするために、酸化シリコン膜１１の幅は２０μｍ以上とする。
【００１９】
酸化シリコン膜１１の長さＢは５４００μｍ程度に形成される。この矩形状部内に１チップ分の発光素子が形成され、この長さＢ内に６４ドット（３００ｄｐｉ）もしくは１２８ドット（６００ｄｐｉ）で形成するときの必要寸法である。
【００２０】
また、切除部１４の間隔Ｃは３８μｍ程度に形成される。この部分はダイシングされる部分であるが、酸化シリコン膜の幅Ａを除いて最大限に取れる寸法である。
【００２１】
寸法Ｄはウェハーからのチップの取り数を決めるので小さい方が望ましいが、４７０μｍ程度に形成される。
【００２２】
寸法Ｅは素子の縦方向の有効寸法を考慮して決定されるが、できるだけ広くしてクラックＫの入る領域を広げるのが望ましい。１５０μｍであれば、４７０−２０−（２＊１５０）＝１５０となり、素子の縦方向の必要寸法も充分にとれる。素子の縦方向の必要寸法は、原理的には６００ｄｐｉで素子の縦の長さが３７μｍでメサエッチングを考慮して８６μｍあればよいが、１５０μｍあれば充分である。
【００２３】
なお、シリコン基板１の表面側における発光素子を形成する領域Ｌの近傍には電極が形成されるため、半導体結晶層２〜７を成長させる必要はなく、酸化シリコン膜１１により覆うことも可能である。しかし、発光素子を形成する領域Ｌに半導体結晶層２〜７を成長させる際に、その近傍にも半導体結晶層２〜７を成長させないと、シリコン基板１上において半導体結晶層２〜７が成長する部分の面積が小さくなりすぎて、酸化シリコン膜１１上に半導体結晶が成長する。そのような酸化シリコン膜１１上に成長した半導体結晶は結晶性が悪く、発光素子を形成する領域Ｌのエピタキシャル層の結晶性を悪化させる。したがって、隣接する領域にも同様な格子状部を連続して設け、この格子状部１３の切除部１４を結ぶ線状にクラックＫを生じさせることが望ましい。
【００２４】
次に、図５に示すように、酸化シリコン膜１１を切除すると共に、格子状部１３内に成長した半導体結晶層２〜７を長手方向間に間隔をおいて複数部分に分離することで半導体結晶層２〜７を分離する。この分離は、例えばフォトエッチングにより行う。しかる後、図１に示すようなパシベーション層８、カソード電極９、およびアノード電極１０を順次形成して発光素子が完成する。
【００２５】
なお、上記実施形態では、格子状部１３を酸化シリコン膜１１で形成することについて述べたが、窒化シリコン膜で形成してもよい。この場合は、プラズマＣＶＤ法などで形成して、フォトエッチングにより矩形状にパターニングすればよい。
【００２６】
【発明の効果】
以上のように、本発明に係る半導体発光素子の製造方法によれば、シリコン基板上に、このシリコン基板の表面が矩形状に露出されるように窒化シリコンもしくは酸化シリコンを格子状に形成し、この格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近を除去した切除部を設け、前記矩形状に露出されたシリコン基板表面および、前記格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近の除去によって露出された前記切除部のシリコン基板表面に、残存する窒化シリコンもしくは酸化シリコンをマスクとした選択成長により半導体結晶層を形成し、前記矩形状部内の半導体結晶層を、前記切除部を結ぶとともに前記格子状の線に沿った領域を境界として複数の島状部に分割して、この島状部に発光素子を形成するようにしたことから、半導体結晶層中の酸化シリコン膜もしくは窒化シリコン膜から成る切除部分を結ぶライン状のクラックが発生し、このクラック部で半導体結晶層中の内部応力を緩和することができ、もって発光素子を形成する領域には、クラックが発生せず、良質な半導体結晶層を形成することができ、ひいては発光効率が向上した特性の良好な発光素子を有する半導体発光装置を形成できる。
【図面の簡単な説明】
【図１】 本発明に係る半導体発光素子の製造方法により製造される発光素子の断面図である。
【図２】 本発明に係る半導体発光素子の製造方法を示す工程図である。
【図３】 酸化シリコンもしくは窒化シリコンから成る格子状部を示す図である。
【図４】 本発明に係る半導体発光素子の製造方法におけるクラックの発光状態を示す図である。
【図５】 本発明に係る半導体発光素子の製造方法における他の工程を示す図である。
【符号の説明】
１・・・シリコン基板、２〜７・・・半導体結晶層、１１・・・窒化シリコン膜もしくは酸化シリコン膜、１３・・・格子状部、１４・・・交点部およびその付近
【発明の属する技術分野】
本発明は半導体発光装置の製造方法に関し、特にシリコン基板上に化合物半導体膜を形成して半導体発光素子を形成する半導体発光装置の製造方法に関する。
【０００２】
【従来の技術】
例えばページプリンタ用感光ドラムの露光用光源として発光素子をアレイ状に並べた半導体発光装置が用いられている。
【０００３】
このような半導体発光素子を形成するための基板としては、強度、熱伝導率、価格などの点からシリコン（Ｓｉ）が適している。また、発光素子としては、発光効率のよいガリウム砒素（ＧａＡｓ）やアルミニウムガリウム砒素（ＡｌＧａＡｓ）等の化合物半導体が適している。
【０００４】
シリコン基板上に化合物半導体層で構成される発光素子を形成するには、シリコン基板の一主面に化合物半導体結晶をエピタキシャル成長させて、そのエピタキシャル層の不要部分をフォトリソグラフィーなどで除去して発光素子を形成するが、それら半導体結晶をリアクター内部で高温下にシリコン基板の表面全面にエピタキシャル成長させた後に室温まで低下させると、シリコン基板とガリウム砒素などの化合物半導体層とは熱膨張係数が異なるため、シリコン基板に反りが生じたり、半導体結晶層にクラック（微細な亀裂）が発生したり、発光素子を形成した場合には発光効率が低下するという問題がある。
【０００５】
すなわち、シリコン基板上にガリウム砒素層を形成すると、１×１０9 ｄｙｎｅ／ｃｍ2 程度の引っ張り応力が発生し、厚み２μｍ（２×１０-4ｃｍ）のガリウム砒素層を堆積したとすると、このシリコン基板とガリウム砒素層には、１×１０9 ｄｙｎｅ／ｃｍ2 ×（２×１０-4ｃｍ）＝２×１０5 ｄｙｎｅ／ｃｍの絶対応力（全応力）が存在し、膜厚の薄いガリウム砒素層にクラックが発生したり、ガリウム砒素中に残留する内部応力に起因して発光素子としての寿命が短くなるという問題を誘発する。
【０００６】
このような問題を解決するために、シリコン基板表面の大部分を例えば酸化シリコン膜などで被覆して、発光素子を形成する領域だけを露出させ、この発光素子を形成する領域だけに半導体結晶層をエピタキシャル成長させることも考えられるが、このように当初から発光素子を形成する個々の領域のみに半導体結晶層を成長させると、半導体結晶の形状依存性により結晶性が悪くなるという問題を誘発する。すなわち、半導体結晶層のエッジ部では中央部とは応力状態が異なることから、当初から個々の領域に多数の半導体結晶層を形成すると、応力状態の不均一な部分が多くなり、結晶性、特に選択領域の外周部の結晶性が悪くなり、発光素子の発光効率が低下する。
【０００７】
また、複数の発光素子を形成する比較的広い領域毎に、酸化シリコン膜の露出部を形成するなどして、酸化シリコン膜の露出部を広面積に形成すると、この露出部に形成した半導体結晶層には、発光素子を形成する領域にもクラックが発生し、発光特性を劣化させるという問題があった。
【０００８】
本発明に係る半導体発光素子の製造方法は、このような従来方法の問題点に鑑みてなされたものであり、基板上に形成した化合物半導体膜のうち、発光素子を形成する領域にクラックが発生することを極力防止した半導体発光装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体発光装置の製造方法は、シリコン基板上に、このシリコン基板の表面が矩形状に露出されるように窒化シリコンもしくは酸化シリコンを格子状に形成し、この格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近を除去した切除部を設け、前記矩形状に露出されたシリコン基板表面および、前記格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近の除去によって露出された前記切除部のシリコン基板表面に、残存する窒化シリコンもしくは酸化シリコンをマスクとした選択成長により半導体結晶層を形成し、前記矩形状部内の半導体結晶層を、前記切除部を結ぶとともに前記格子状の線に沿った領域を境界として複数の島状部に分割して、この島状部に発光素子を形成するようにした。
【００１０】
【作用】
上記のように構成すると、半導体結晶層のうち、窒化シリコン膜もしくは酸化シリコン膜から成る格子状部の切除部と切除部を結ぶライン状に応力が集中してクラックが発生し、このクラック部分で半導体結晶層中の内部応力を緩和することができ、もって発光素子を形成するための領域には、クラックが発生せず、しかも発光領域部分の内部応力も極力低減でき、ひいては発光効率の高い発光素子を有する半導体発光装置を形成できる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図１は本発明の方法により製造される発光素子部分の断面図あり、１はシリコン基板、２〜７は半導体結晶層である。
【００１２】
シリコン基板１の表面側１ａに島状の半導体結晶層２〜７が形成されている。この島状の半導体結晶層２〜７は、例えばガリウム砒素（ＧａＡｓ）、ガリウム砒素リン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）などのバッファー層２、ガリウム砒素（ＧａＡｓ）、ガリウム砒素リン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）などのｎ型のオーミックコンタクト層３、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、ガリウム砒素リン等のｎ型の電子注入層４、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素、ガリウム砒素リン等のｐ型の発光層５、ガリウム砒素、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素、ガリウム砒素リン等のｐ型のクラッド層６、およびドーパントの多いｐ型のオーミックコンタクト層７とで構成される。このｎ型の電子注入層４とｐ型の発光層５とで半導体接合部が形成される。また、半導体結晶層２〜７はパシベーション膜８により覆われている。そして、ドーパントの多いｎ型のオーミックコンタクト層３とｐ型のオーミックコンタクト層７とにアノード電極９とカソード電極１０が接続して形成される。このアノード電極９とカソード電極１０は、例えばクロムや金（Ｃｒ／Ａｕ）などで形成される。上述の島状の半導体結晶層２〜７とアノード電極９とカソード電極１０とで一つの発光素子が形成され、このような多数の発光素子を列状に並べて形成して発光装置を得る。
【００１３】
このように構成された半導体発光素子の動作を説明すると、アノード電極９からカソード電極１０に向けて順バイアス方向に電流を流すと、ｐ型を呈する電子注入層４から、発光層５へ少数キャリアが注入され、電子注入層４と発光層５との界面である半導体接合部の発光層５側の界面にて、キャリアが再結合して発光する。発光した光は、クラッド層６、Ｐ型のオーミックコンタクト層７、およびパシベーション膜８を通って、外部へ取り出される。
【００１４】
このような半導体発光素子の製造方法を図２〜図５に基づいて説明する。まず、図２（ａ）に示すように、シリコン基板１の表面側１ａと裏面側１ｂの全面に、酸化シリコン膜１１、１２を熱酸化法により形成する（図２（ｂ））。具体的には、シリコン基板１を１１００℃〜１１５０℃の酸素（Ｏ2 ）雰囲気中において約６０分間酸化処理することで、厚さ１５００Å〜１００００Åの酸化シリコン膜１１、１２を形成する。なお、シリコン基板１としては、例えば（１００）面を< ０１１> 方向に２〜７°オフして切り出した単結晶シリコン基板などが好適に用いられる。
【００１５】
次に、シリコン基板１の表面側１ａに形成された酸化シリコン膜１１の一部をエッチングにより除去し、図３に示すような格子状で交点部およびその付近１４が切除されたパターンに形成する。これによりシリコン基板１の表面側１ａに、酸化シリコン膜１１の格子状部１３で囲まれたシリコン基板１の露出した矩形状部１５が形成される（図２（ｃ））。この露出した矩形状部１５に、図２（ｄ）に示すように、エピタキシャル法などによって半導体結晶層２〜７を成長させる。半導体結晶層２〜７の成長法としては、例えば有機金属気相エピタキシー法や分子線エピタキシー法などを用いる。
【００１６】
図３は、シリコン基板１の表面側に形成された酸化シリコン膜１１の一部を除去することで形成されたマスクを平面視した形状を示す。酸化シリコン膜１１は格子状１３に形成され、この格子状１３の交点部およびその付近１４は切除されている。この酸化シリコン膜１１は、発光素子が形成される領域の周辺部に形成される。このようなシリコン基板１の表面に、ガリウム砒素層などをエピタキシャル成長させると、シリコンの面方位に連続してガリウム砒素などの単結晶層２〜７を成長させることができるが、この単結晶層２〜７は格子状部１３の切除部１４では連続していることから、この切除部１４を結ぶ部分がライン状に応力が大きくなって、図４に示すように、切除部１４を結ぶ線状にクラックＫが多数発生する。この領域にクラックＫが発生すると、半導体結晶層２〜７の他の部分の内部応力は解放され、他の部分にクラックＫが入ることが防止される。したがって、発光素子が形成される領域Ｌのガリウム砒素の結晶性は非常に良好なものとなる。
【００１７】
矩形状部１５は、その対向する二辺がシリコン基板１における＜００１＞方向に位置し、他の対向する二辺が＜０１０＞方向に位置するように形成されることが望ましい。このような方向に矩形状部１５を形成すると、この方向にクラックＫを発生させることができ、後に形成する島状半導体層のメサ部ともマッチングする。
【００１８】
この酸化シリコン膜１１は、図３に示す幅Ａを２０μｍ以上にすることが望ましい。すなわち、酸化シリコン膜１１を形成したシリコン基板１上に、ガリウム砒素などの化合物半導体膜２〜７をエピタキシャル成長させると、シリコン基板１の露出部分１５には化合物半導体膜２〜３が堆積するが、酸化シリコン膜１１上には化合物半導体膜２〜７は堆積しない。ところが、化合物半導体膜２〜７の厚みが酸化シリコン膜１１の厚み以上になると、化合物半導体膜２〜７は、酸化シリコン膜１１上を覆うように横方向に成長しはじめる。このとき、酸化シリコン膜１１の幅が２０μｍ以下であると、両方向から成長した化合物半導体膜２〜７が酸化シリコン膜１１上で合体し、酸化シリコン膜１１上を完全に覆って連続した膜になる。したがって、酸化シリコン膜１１で、化合物半導体膜２〜７を非連続とするために、酸化シリコン膜１１の幅は２０μｍ以上とする。
【００１９】
酸化シリコン膜１１の長さＢは５４００μｍ程度に形成される。この矩形状部内に１チップ分の発光素子が形成され、この長さＢ内に６４ドット（３００ｄｐｉ）もしくは１２８ドット（６００ｄｐｉ）で形成するときの必要寸法である。
【００２０】
また、切除部１４の間隔Ｃは３８μｍ程度に形成される。この部分はダイシングされる部分であるが、酸化シリコン膜の幅Ａを除いて最大限に取れる寸法である。
【００２１】
寸法Ｄはウェハーからのチップの取り数を決めるので小さい方が望ましいが、４７０μｍ程度に形成される。
【００２２】
寸法Ｅは素子の縦方向の有効寸法を考慮して決定されるが、できるだけ広くしてクラックＫの入る領域を広げるのが望ましい。１５０μｍであれば、４７０−２０−（２＊１５０）＝１５０となり、素子の縦方向の必要寸法も充分にとれる。素子の縦方向の必要寸法は、原理的には６００ｄｐｉで素子の縦の長さが３７μｍでメサエッチングを考慮して８６μｍあればよいが、１５０μｍあれば充分である。
【００２３】
なお、シリコン基板１の表面側における発光素子を形成する領域Ｌの近傍には電極が形成されるため、半導体結晶層２〜７を成長させる必要はなく、酸化シリコン膜１１により覆うことも可能である。しかし、発光素子を形成する領域Ｌに半導体結晶層２〜７を成長させる際に、その近傍にも半導体結晶層２〜７を成長させないと、シリコン基板１上において半導体結晶層２〜７が成長する部分の面積が小さくなりすぎて、酸化シリコン膜１１上に半導体結晶が成長する。そのような酸化シリコン膜１１上に成長した半導体結晶は結晶性が悪く、発光素子を形成する領域Ｌのエピタキシャル層の結晶性を悪化させる。したがって、隣接する領域にも同様な格子状部を連続して設け、この格子状部１３の切除部１４を結ぶ線状にクラックＫを生じさせることが望ましい。
【００２４】
次に、図５に示すように、酸化シリコン膜１１を切除すると共に、格子状部１３内に成長した半導体結晶層２〜７を長手方向間に間隔をおいて複数部分に分離することで半導体結晶層２〜７を分離する。この分離は、例えばフォトエッチングにより行う。しかる後、図１に示すようなパシベーション層８、カソード電極９、およびアノード電極１０を順次形成して発光素子が完成する。
【００２５】
なお、上記実施形態では、格子状部１３を酸化シリコン膜１１で形成することについて述べたが、窒化シリコン膜で形成してもよい。この場合は、プラズマＣＶＤ法などで形成して、フォトエッチングにより矩形状にパターニングすればよい。
【００２６】
【発明の効果】
以上のように、本発明に係る半導体発光素子の製造方法によれば、シリコン基板上に、このシリコン基板の表面が矩形状に露出されるように窒化シリコンもしくは酸化シリコンを格子状に形成し、この格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近を除去した切除部を設け、前記矩形状に露出されたシリコン基板表面および、前記格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近の除去によって露出された前記切除部のシリコン基板表面に、残存する窒化シリコンもしくは酸化シリコンをマスクとした選択成長により半導体結晶層を形成し、前記矩形状部内の半導体結晶層を、前記切除部を結ぶとともに前記格子状の線に沿った領域を境界として複数の島状部に分割して、この島状部に発光素子を形成するようにしたことから、半導体結晶層中の酸化シリコン膜もしくは窒化シリコン膜から成る切除部分を結ぶライン状のクラックが発生し、このクラック部で半導体結晶層中の内部応力を緩和することができ、もって発光素子を形成する領域には、クラックが発生せず、良質な半導体結晶層を形成することができ、ひいては発光効率が向上した特性の良好な発光素子を有する半導体発光装置を形成できる。
【図面の簡単な説明】
【図１】 本発明に係る半導体発光素子の製造方法により製造される発光素子の断面図である。
【図２】 本発明に係る半導体発光素子の製造方法を示す工程図である。
【図３】 酸化シリコンもしくは窒化シリコンから成る格子状部を示す図である。
【図４】 本発明に係る半導体発光素子の製造方法におけるクラックの発光状態を示す図である。
【図５】 本発明に係る半導体発光素子の製造方法における他の工程を示す図である。
【符号の説明】
１・・・シリコン基板、２〜７・・・半導体結晶層、１１・・・窒化シリコン膜もしくは酸化シリコン膜、１３・・・格子状部、１４・・・交点部およびその付近
Claims (3)
- シリコン基板上に、このシリコン基板の表面が矩形状に露出されるように窒化シリコンもしくは酸化シリコンを格子状に形成し、この格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近を除去した切除部を設け、前記矩形状に露出されたシリコン基板表面および、前記格子状の窒化シリコンもしくは酸化シリコンの交点部およびその付近の除去によって露出された前記切除部のシリコン基板表面に、残存する窒化シリコンもしくは酸化シリコンをマスクとした選択成長により半導体結晶層を形成し、前記矩形状部内の半導体結晶層を、前記切除部を結ぶとともに前記格子状の線に沿った領域を境界として複数の島状部に分割して、この島状部に発光素子を形成する半導体発光装置の製造方法。
- 前記窒化シリコンもしくは酸化シリコンの幅が２０μｍ以上であることを特徴とする請求項１に記載の半導体発光装置の製造方法。
- 前記矩形状部の対向する二辺が前記シリコン基板における＜００１＞方向に位置し、他の対向する二辺が＜０１０＞方向に位置することを特徴とする請求項１または請求項２に記載の半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1709498A JP3740269B2 (ja) | 1998-01-29 | 1998-01-29 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1709498A JP3740269B2 (ja) | 1998-01-29 | 1998-01-29 | 半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214751A JPH11214751A (ja) | 1999-08-06 |
| JP3740269B2 true JP3740269B2 (ja) | 2006-02-01 |
Family
ID=11934420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1709498A Expired - Fee Related JP3740269B2 (ja) | 1998-01-29 | 1998-01-29 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740269B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4913415B2 (ja) * | 2006-01-23 | 2012-04-11 | 昭和電工株式会社 | 発光ダイオード及びその製造方法 |
-
1998
- 1998-01-29 JP JP1709498A patent/JP3740269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214751A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954743B2 (ja) | 半導体発光装置の製造方法 | |
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| JP5186515B2 (ja) | 半導体装置および半導体基板ならびに半導体基板の製造方法 | |
| JP4104305B2 (ja) | 窒化物系半導体チップおよび窒化物系半導体基板 | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| JP5025199B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| WO2014041719A1 (ja) | 半導体紫外発光素子 | |
| JP3740269B2 (ja) | 半導体発光装置の製造方法 | |
| US7456040B2 (en) | Method for producing semiconductor optical device | |
| JPH08213649A (ja) | 半導体発光素子 | |
| JP4565320B2 (ja) | 発光素子の製造方法 | |
| JPH05315643A (ja) | 発光ダイオードアレー及びその製造方法 | |
| JP3439955B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP4295380B2 (ja) | 半導体発光装置の製造方法および半導体発光装置 | |
| JP4126448B2 (ja) | 半導体発光装置の製造方法 | |
| JP3162463B2 (ja) | 半導体素子およびその製造方法 | |
| JPH05218495A (ja) | 半導体発光素子の製造方法 | |
| JP2003163367A (ja) | 半導体発光素子及びその製造方法 | |
| JPH06196752A (ja) | 半導体発光装置 | |
| JPH11135837A (ja) | 半導体発光装置 | |
| JP4754057B2 (ja) | 半導体装置および半導体基板ならびにそれらの製造方法 | |
| JP3426834B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP3667208B2 (ja) | 光プリンタ用ｌｅｄアレイ | |
| JPH04322477A (ja) | 半導体発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |