JPH05291156A - 元素半導体基板上の絶縁膜／化合物半導体積層構造 - Google Patents
元素半導体基板上の絶縁膜／化合物半導体積層構造Info
- Publication number
- JPH05291156A JPH05291156A JP11819192A JP11819192A JPH05291156A JP H05291156 A JPH05291156 A JP H05291156A JP 11819192 A JP11819192 A JP 11819192A JP 11819192 A JP11819192 A JP 11819192A JP H05291156 A JPH05291156 A JP H05291156A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- compound semiconductor
- single crystal
- substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＩＶ族半導体単結晶基板上で高品質かつ大面
積なＩＩＩ−Ｖ族化合物半導体単結晶表面を有する絶縁
膜／ＩＩＩ−Ｖ族化合物半導体積層構造を得る。 【構成】 Ｓｉ基板１の上に設けられたＳｉＯ2 膜２に
はＳｉ基板１まで貫通する複数の開口部が近接して設け
られており、ＳｉＯ2 膜２はこれら開口部をシードとし
て順次成長したＧａＡｓバッファ層３、ＩｎＧａＡｓ／
ＧａＡｓ歪超格子層４およびＧａＡｓ層５によって埋め
込まれている。このときＧａＡｓ／Ｓｉ界面で発生した
転位６はＩｎＧａＡｓ／ＧａＡｓ歪超格子層４によって
面内方向に曲げられ、ＳｉＯ2 膜２の開口部側壁に到達
して消滅する。従ってこの様な構造では、開口部の面内
方向の大きさを十分に小さく設定しておくことで複数の
転位間の相互作用による転位の増殖と再上昇を阻止する
ことができるため、ＧａＡｓ成長層５の表面まで転位が
貫通することがない。
積なＩＩＩ−Ｖ族化合物半導体単結晶表面を有する絶縁
膜／ＩＩＩ−Ｖ族化合物半導体積層構造を得る。 【構成】 Ｓｉ基板１の上に設けられたＳｉＯ2 膜２に
はＳｉ基板１まで貫通する複数の開口部が近接して設け
られており、ＳｉＯ2 膜２はこれら開口部をシードとし
て順次成長したＧａＡｓバッファ層３、ＩｎＧａＡｓ／
ＧａＡｓ歪超格子層４およびＧａＡｓ層５によって埋め
込まれている。このときＧａＡｓ／Ｓｉ界面で発生した
転位６はＩｎＧａＡｓ／ＧａＡｓ歪超格子層４によって
面内方向に曲げられ、ＳｉＯ2 膜２の開口部側壁に到達
して消滅する。従ってこの様な構造では、開口部の面内
方向の大きさを十分に小さく設定しておくことで複数の
転位間の相互作用による転位の増殖と再上昇を阻止する
ことができるため、ＧａＡｓ成長層５の表面まで転位が
貫通することがない。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＶ族半導体単結晶基
板上に形成された高品質かつ大面積なＩＩＩ−Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合
物半導体積層構造に関する。
板上に形成された高品質かつ大面積なＩＩＩ−Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合
物半導体積層構造に関する。
【０００２】
【従来の技術】現在、Ｓｉに代表されるＩＶ族半導体単
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。これは、このような薄膜構造が形成できると、ＩＩ
Ｉ−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に
作製でき、またＳｉの高い熱伝導率によって光素子等の
性能向上が期待できるためである。さらにＳｉ基板上に
選択的にＩＩＩ−Ｖ族化合物半導体単結晶薄膜を形成で
きれば、Ｓｉ超高集積回路とＩＩＩ−Ｖ族化合物半導体
超高速素子や光素子を同一基板上に形成できるため、新
しい高機能素子の開発が予測されるからである。
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。これは、このような薄膜構造が形成できると、ＩＩ
Ｉ−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に
作製でき、またＳｉの高い熱伝導率によって光素子等の
性能向上が期待できるためである。さらにＳｉ基板上に
選択的にＩＩＩ−Ｖ族化合物半導体単結晶薄膜を形成で
きれば、Ｓｉ超高集積回路とＩＩＩ−Ｖ族化合物半導体
超高速素子や光素子を同一基板上に形成できるため、新
しい高機能素子の開発が予測されるからである。
【０００３】しかしながら、ＩＩＩ−Ｖ族化合物半導体
結晶はＩＩＩ族とＶ族の２種類の元素から成る有極性結
晶であるのに対し、ＩＶ族半導体単結晶基板は単一元素
から成る無極性結晶である。従って、通常用いられる
（１００）面方位を有するＩＶ族半導体単結晶基板上に
ＩＩＩ−Ｖ族化合物半導体単結晶薄膜をエピタキシャル
成長させようとする場合、ＩＩＩ族とＶ族の配列の位相
がずれ、極性が反転した領域、いわゆるアンチ・フェイ
ズ・ドメインができやすく、全基板面内でＩＩＩ族とＶ
族の配列の位相がそろったいわゆるシングル・ドメイン
単結晶薄膜を確実に得ることはごく最近までは困難であ
った。
結晶はＩＩＩ族とＶ族の２種類の元素から成る有極性結
晶であるのに対し、ＩＶ族半導体単結晶基板は単一元素
から成る無極性結晶である。従って、通常用いられる
（１００）面方位を有するＩＶ族半導体単結晶基板上に
ＩＩＩ−Ｖ族化合物半導体単結晶薄膜をエピタキシャル
成長させようとする場合、ＩＩＩ族とＶ族の配列の位相
がずれ、極性が反転した領域、いわゆるアンチ・フェイ
ズ・ドメインができやすく、全基板面内でＩＩＩ族とＶ
族の配列の位相がそろったいわゆるシングル・ドメイン
単結晶薄膜を確実に得ることはごく最近までは困難であ
った。
【０００４】この問題を解決するために考えられたのが
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４第６号（１９８５年）の第Ｌ３９１−３９３頁に説
明されている「二段階成長法」と呼ばれる方法である。
すなわちＳｉ単結晶基板の温度を４５０℃以下の低温と
してまず２０ｎｍ程度の微細な多結晶もしくは非晶質状
のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶基板の
温度を通常の成長温度、上記文献の場合は６００℃とし
てＧａＡｓ単結晶薄膜を成長させる方法である。この方
法によってシングル・ドメイン単結晶薄膜を確実に得る
ことができるようになった。微細な多結晶もしくは非晶
質状のＧａＡｓ薄膜は温度を６００℃に昇温する間にア
ニールされて単結晶化する。上記文献の結果はＭＯＣＶ
Ｄ法によるものであったが、以後ＭＢＥ法でも同様に二
段階成長法が有効であることが確認された。
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４第６号（１９８５年）の第Ｌ３９１−３９３頁に説
明されている「二段階成長法」と呼ばれる方法である。
すなわちＳｉ単結晶基板の温度を４５０℃以下の低温と
してまず２０ｎｍ程度の微細な多結晶もしくは非晶質状
のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶基板の
温度を通常の成長温度、上記文献の場合は６００℃とし
てＧａＡｓ単結晶薄膜を成長させる方法である。この方
法によってシングル・ドメイン単結晶薄膜を確実に得る
ことができるようになった。微細な多結晶もしくは非晶
質状のＧａＡｓ薄膜は温度を６００℃に昇温する間にア
ニールされて単結晶化する。上記文献の結果はＭＯＣＶ
Ｄ法によるものであったが、以後ＭＢＥ法でも同様に二
段階成長法が有効であることが確認された。
【０００５】ところで半導体薄膜の素子応用の観点から
はシングル・ドメイン化とともに結晶品質の向上が重要
である。しかし通常Ｓｉ基板上にＧａＡｓなどのＩＩＩ
−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡｓの界
面には基板と成長層との格子不整合から予想されるより
はるかに多くの転位や積層欠陥が発生し、さらにその一
部は容易に上層まで伸びて貫通転位となる。二段階成長
法で成長したＧａＡｓ層の転位密度は数um厚の成長表面
で約１０8cm-2にも達する。そこで導入されたのが歪超
格子中間層や熱やサイクルアニール法で、これらによっ
て約１０6cm-2まで転位密度は急速に改善された（雑誌
「アプライド・フィジクス・レター(Appl.Phys.Let
t.)」第５４巻第１号（1989年）の第24-26頁）。
はシングル・ドメイン化とともに結晶品質の向上が重要
である。しかし通常Ｓｉ基板上にＧａＡｓなどのＩＩＩ
−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡｓの界
面には基板と成長層との格子不整合から予想されるより
はるかに多くの転位や積層欠陥が発生し、さらにその一
部は容易に上層まで伸びて貫通転位となる。二段階成長
法で成長したＧａＡｓ層の転位密度は数um厚の成長表面
で約１０8cm-2にも達する。そこで導入されたのが歪超
格子中間層や熱やサイクルアニール法で、これらによっ
て約１０6cm-2まで転位密度は急速に改善された（雑誌
「アプライド・フィジクス・レター(Appl.Phys.Let
t.)」第５４巻第１号（1989年）の第24-26頁）。
【０００６】Ｓｉ基板上に良質のＩＩＩ−Ｖ族化合物半
導体薄膜を得るために採用された上記従来構造に関し解
決すべき課題を考えてみる。
導体薄膜を得るために採用された上記従来構造に関し解
決すべき課題を考えてみる。
【０００７】歪超格子中間層の挿入や熱サイクルアニー
ルによる方法では、約１０6cm-2の転位密度を大きな壁
としてその後は進展が見られない状態にある。この原因
としてＳｉ基板とＩＩＩ−Ｖ族化合物半導体との熱膨張
係数差の問題が最近指摘された（雑誌「アプライド・フ
ィジクス・レター(Appl.Phys.Lett.)」第５６巻第２２
号（1990年）の第2225-2227頁）。即ち熱サイクルアニ
ールの導入などによって成長温度（６５０゜Ｃ）におい
ては１０5cm-2以下まで転位密度は減少しているが、成
長後の冷却中（４５０゜Ｃ程度以下）に熱膨張係数差に
よるストレスによって１０6cm-2台の転位が導入される
というものである。これはＳｉ基板との界面付近に多数
残留する転位が熱歪によって上昇してくるためと考えら
れている。成長中に上昇してくる転位に対しては、これ
を横方向に曲げて上層部への到達を防ぐ目的で一般に歪
超格子中間層が挿入され大きな効果を上げている。しか
し熱歪によって上昇してくる転位に対しては、歪超格子
中間層の挿入効果が十分に得られないという欠点があっ
た。
ルによる方法では、約１０6cm-2の転位密度を大きな壁
としてその後は進展が見られない状態にある。この原因
としてＳｉ基板とＩＩＩ−Ｖ族化合物半導体との熱膨張
係数差の問題が最近指摘された（雑誌「アプライド・フ
ィジクス・レター(Appl.Phys.Lett.)」第５６巻第２２
号（1990年）の第2225-2227頁）。即ち熱サイクルアニ
ールの導入などによって成長温度（６５０゜Ｃ）におい
ては１０5cm-2以下まで転位密度は減少しているが、成
長後の冷却中（４５０゜Ｃ程度以下）に熱膨張係数差に
よるストレスによって１０6cm-2台の転位が導入される
というものである。これはＳｉ基板との界面付近に多数
残留する転位が熱歪によって上昇してくるためと考えら
れている。成長中に上昇してくる転位に対しては、これ
を横方向に曲げて上層部への到達を防ぐ目的で一般に歪
超格子中間層が挿入され大きな効果を上げている。しか
し熱歪によって上昇してくる転位に対しては、歪超格子
中間層の挿入効果が十分に得られないという欠点があっ
た。
【０００８】本発明の目的はこのような従来技術の欠点
を克服し、ＩＶ族単結晶基板上に高品質なＩＩＩ−Ｖ族
半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合物
半導体積層構造を提供することにある。
を克服し、ＩＶ族単結晶基板上に高品質なＩＩＩ−Ｖ族
半導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合物
半導体積層構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明よればＩＶ族単結
晶基板上に非晶質絶縁膜およびＩＩＩ−Ｖ族化合物半導
体結晶薄膜が交互に積層されてなる積層体を含み、表面
はＩＩＩ−Ｖ族化合物半導体単結晶であることを基本と
する構造において、前記積層体は上下に貫通する穴を近
接して複数有する非晶質絶縁膜層をＩＶ族基板／ＩＩＩ
−Ｖ族化合物半導体界面より上方に少なくとも１層以上
含み、これらの穴を通して上下のＩＩＩ−Ｖ族化合物半
導体単結晶層またはＩＶ族単結晶基板は互いに接続され
ており、さらに前記穴の内部を埋め込むＩＩＩ−Ｖ族化
合物半導体単結晶層が少なくともその一部に歪超格子層
を含むことを特徴とする元素半導体基板上の絶縁膜／化
合物半導体積層構造が得られる。
晶基板上に非晶質絶縁膜およびＩＩＩ−Ｖ族化合物半導
体結晶薄膜が交互に積層されてなる積層体を含み、表面
はＩＩＩ−Ｖ族化合物半導体単結晶であることを基本と
する構造において、前記積層体は上下に貫通する穴を近
接して複数有する非晶質絶縁膜層をＩＶ族基板／ＩＩＩ
−Ｖ族化合物半導体界面より上方に少なくとも１層以上
含み、これらの穴を通して上下のＩＩＩ−Ｖ族化合物半
導体単結晶層またはＩＶ族単結晶基板は互いに接続され
ており、さらに前記穴の内部を埋め込むＩＩＩ−Ｖ族化
合物半導体単結晶層が少なくともその一部に歪超格子層
を含むことを特徴とする元素半導体基板上の絶縁膜／化
合物半導体積層構造が得られる。
【００１０】
【作用】歪超格子中間層で面内方向に曲げられた転位
は、基本的にはそのまま面内を伸び続けて結晶の端部に
到達しそこで消滅すると考えられる。従って従来の構造
では（図１（ｂ））、面内のある領域について考えた場
合、まわりの広い領域で面内の方向に曲げられた転位の
多くもその領域を通過する事になるため、その領域に元
々存在する転位の数をはるかに上回る多数の転位が単位
面積当り導入され、その結果転位ネットワーク７が形成
される。転位の存在密度が高いどうしの相互作用による
増殖が起こり、新たに上昇して結晶表面まで貫通する転
位も発生しやすくなると考えられる。従ってこの様な転
位の相互作用を減らし、歪超格子による転位の面内への
閉じ込め効果を高めるためには成長面積を可能な限り小
さくすれば良いことになる。またこの面積効果に加え、
非晶質、即ち原子配列に周期性のない絶縁膜中へは転位
の貫通が起らないという性質も考慮することで本発明の
積層構造が得られた。
は、基本的にはそのまま面内を伸び続けて結晶の端部に
到達しそこで消滅すると考えられる。従って従来の構造
では（図１（ｂ））、面内のある領域について考えた場
合、まわりの広い領域で面内の方向に曲げられた転位の
多くもその領域を通過する事になるため、その領域に元
々存在する転位の数をはるかに上回る多数の転位が単位
面積当り導入され、その結果転位ネットワーク７が形成
される。転位の存在密度が高いどうしの相互作用による
増殖が起こり、新たに上昇して結晶表面まで貫通する転
位も発生しやすくなると考えられる。従ってこの様な転
位の相互作用を減らし、歪超格子による転位の面内への
閉じ込め効果を高めるためには成長面積を可能な限り小
さくすれば良いことになる。またこの面積効果に加え、
非晶質、即ち原子配列に周期性のない絶縁膜中へは転位
の貫通が起らないという性質も考慮することで本発明の
積層構造が得られた。
【００１１】すなわち図１（ａ）に示すようにＳｉ基板
１の上に設けられたＳｉＯ2膜２にはＳｉ基板１まで貫
通する複数の開口部が近接して設けられており、ＳｉＯ
2膜２はこれら開口部をシードとして順次成長したＧａ
Ａｓバッファ層３、ＩｎＧａＡｓ／ＧａＡｓ歪超格子層
４およびＧａＡｓ成長層５によって埋め込まれている。
このときＧａＡｓ／Ｓｉ界面で発生した転位６はＩｎＧ
ａＡｓ／ＧａＡｓ歪超格子層４によって面内方向に曲げ
られ、ＳｉＯ2膜２の開口部側壁に到達して消滅する。
従ってこの様な構造では、開口部の面内方向の大きさを
十分に小さく設定しておくことで複数の転位間の相互作
用による転位の増殖と再上昇を阻止することができるた
め、ＧａＡｓ成長層５の表面まで転位が貫通することが
ない。
１の上に設けられたＳｉＯ2膜２にはＳｉ基板１まで貫
通する複数の開口部が近接して設けられており、ＳｉＯ
2膜２はこれら開口部をシードとして順次成長したＧａ
Ａｓバッファ層３、ＩｎＧａＡｓ／ＧａＡｓ歪超格子層
４およびＧａＡｓ成長層５によって埋め込まれている。
このときＧａＡｓ／Ｓｉ界面で発生した転位６はＩｎＧ
ａＡｓ／ＧａＡｓ歪超格子層４によって面内方向に曲げ
られ、ＳｉＯ2膜２の開口部側壁に到達して消滅する。
従ってこの様な構造では、開口部の面内方向の大きさを
十分に小さく設定しておくことで複数の転位間の相互作
用による転位の増殖と再上昇を阻止することができるた
め、ＧａＡｓ成長層５の表面まで転位が貫通することが
ない。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図２（ａ）〜（ｅ）には本発明の構
造を得るための一例としての製造工程を各段階における
断面図で示した。
て詳細に説明する。図２（ａ）〜（ｅ）には本発明の構
造を得るための一例としての製造工程を各段階における
断面図で示した。
【００１３】図２（ａ）に示すようにまずＳｉ基板１全
表面に厚さ１ｕｍのＧａＡｓ初期成長層２１を形成す
る。ＧａＡｓの成長には例えばＩＩＩ族有機金属原料と
してジエチルガリウムクロライド（ＤＥＧａＣｌ）、Ｖ
族原料としてはアルシン（ＡｓＨ3）用いたＭＯＣＶＤ
法を用いることができる。この方法は以下でＧａＡｓを
選択成長する場合にも適用することができる。
表面に厚さ１ｕｍのＧａＡｓ初期成長層２１を形成す
る。ＧａＡｓの成長には例えばＩＩＩ族有機金属原料と
してジエチルガリウムクロライド（ＤＥＧａＣｌ）、Ｖ
族原料としてはアルシン（ＡｓＨ3）用いたＭＯＣＶＤ
法を用いることができる。この方法は以下でＧａＡｓを
選択成長する場合にも適用することができる。
【００１４】次に、図２（ｂ）に示すようにＧａＡｓ初
期成長層２１の全表面に例えば０．６ｕｍ厚のＳｉＯ2
膜２を形成する。
期成長層２１の全表面に例えば０．６ｕｍ厚のＳｉＯ2
膜２を形成する。
【００１５】次に、図２（ｃ）に示すようにＧａＡｓ初
期成長層２１まで貫通する、例えば最大径１ｕｍの開口
部を例えば１．５ｕｍピッチで等間隔で複数設ける。
期成長層２１まで貫通する、例えば最大径１ｕｍの開口
部を例えば１．５ｕｍピッチで等間隔で複数設ける。
【００１６】次に、図２（ｄ）に示すように開口部に露
出したＧａＡｓ初期成長層２１の表面からまず０．２ｕ
ｍ厚のＧａＡｓバッファ層３を選択成長後、ＩｎＧａＡ
ｓ／ＧａＡｓ歪超格子層４（Ｉｎ0.2Ｇａ0.8Ａｓ：１０
ｕｍ、ＧａＡｓ：２０ｎｍ、x１０周期）を順次選択成
長する。
出したＧａＡｓ初期成長層２１の表面からまず０．２ｕ
ｍ厚のＧａＡｓバッファ層３を選択成長後、ＩｎＧａＡ
ｓ／ＧａＡｓ歪超格子層４（Ｉｎ0.2Ｇａ0.8Ａｓ：１０
ｕｍ、ＧａＡｓ：２０ｎｍ、x１０周期）を順次選択成
長する。
【００１７】最後に、図２（ｅ）に示すようにＧａＡｓ
を選択成長してＳｉＯ2膜２を埋め込み、最終的にＧａ
Ａｓ成長層５を形成する。
を選択成長してＳｉＯ2膜２を埋め込み、最終的にＧａ
Ａｓ成長層５を形成する。
【００１８】得られたＧａＡｓ層の結晶品質を調べるた
め、図２の工程終了後さらにＧａＡｓ層を全面に約３ｕ
ｍ成長した。成長表面でのエッチピツトはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０3〜１０4ｃｍ-2と極めて良好な結晶品質が得
られた。
め、図２の工程終了後さらにＧａＡｓ層を全面に約３ｕ
ｍ成長した。成長表面でのエッチピツトはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０3〜１０4ｃｍ-2と極めて良好な結晶品質が得
られた。
【００１９】以上の実施例では絶縁膜としてＳｉＯ2膜
を用いたが、これ以外の例えばＡＩＮやＳｉ3Ｎ4などの
非晶質膜を用いてもよい。
を用いたが、これ以外の例えばＡＩＮやＳｉ3Ｎ4などの
非晶質膜を用いてもよい。
【００２０】また実施例ではＧａＡｓ選択成長法として
塩素系原料であるＤＥＧａＣｌを用いたＭＯＣＶＤを用
いた。これは塩素系原料を用いた方が通常のトリメチル
ガリウム（ＴＭＧ）を用いた場合より選択性が良いため
である。同様の理由から選択成長にはハロゲン輸送法も
適している。また真空中で成長を行なう有機金属分子線
エピタキシャル成長法（ＭＯＭＢＥ法）などを適用する
こともできる。
塩素系原料であるＤＥＧａＣｌを用いたＭＯＣＶＤを用
いた。これは塩素系原料を用いた方が通常のトリメチル
ガリウム（ＴＭＧ）を用いた場合より選択性が良いため
である。同様の理由から選択成長にはハロゲン輸送法も
適している。また真空中で成長を行なう有機金属分子線
エピタキシャル成長法（ＭＯＭＢＥ法）などを適用する
こともできる。
【００２１】また実施例ではＳｉ基板上の絶縁膜／Ｇａ
Ａｓ積層構造を例に説明したが、ＩＶ族基板がＧｅの場
合、またＩＩＩ−Ｖ族化合物半導体が他のＧａＰやＩｎ
Ｐ、ＩｎＧａＡｓなどの混晶の場合、さらに積層構造中
に複数種類のＩＩＩ−Ｖ族化合物半導体層（超格子構造
を含む）が混在する場合にも広く本発明を適用すること
ができる。
Ａｓ積層構造を例に説明したが、ＩＶ族基板がＧｅの場
合、またＩＩＩ−Ｖ族化合物半導体が他のＧａＰやＩｎ
Ｐ、ＩｎＧａＡｓなどの混晶の場合、さらに積層構造中
に複数種類のＩＩＩ−Ｖ族化合物半導体層（超格子構造
を含む）が混在する場合にも広く本発明を適用すること
ができる。
【００２２】
【発明の効果】以上のように本発明によればＩＶ族単結
晶基板とＩＩＩ−Ｖ族エピタキシャル界面で発生した転
位が成長表面まで上昇してこないため、ＩＶ族半導体単
結晶基板上に高品質かつ大面積なＩＩＩ−Ｖ族化合物半
導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合物半
導体積層構造が実現でき、発明の効果が示された。
晶基板とＩＩＩ−Ｖ族エピタキシャル界面で発生した転
位が成長表面まで上昇してこないため、ＩＶ族半導体単
結晶基板上に高品質かつ大面積なＩＩＩ−Ｖ族化合物半
導体単結晶表面を有する絶縁膜／ＩＩＩ−Ｖ族化合物半
導体積層構造が実現でき、発明の効果が示された。
【図１】本発明の原理的な構造を示す摸式断面図であ
る。
る。
【図２】本発明の実施例に係る一例としての工程を示す
断面図である。
断面図である。
【符号の説明】 １ Ｓｉ基板 ２ ＳｉＯ2膜 ３ ＧａＡｓバッファ層 ４ ＩｎＧａＡｓ／ＧａＡｓ歪超格子層 ５ ＧａＡｓ成長層 ６ 転位 ７ 転位ネットワーク ２１ ＧａＡｓ初期成長層
Claims (1)
- 【請求項１】 ＩＶ族単結晶基板上に非晶質絶縁膜およ
びＩＩＩ−Ｖ化合物半導体単結晶薄膜が交互に積層され
てなる積層体を含み、表面はＩＩＩ−Ｖ族化合物半導体
単結晶である積層構造において、前記積層体は上下に貫
通する穴を近接して複数有する非晶質絶縁膜層をＩＶ族
基板／ＩＩＩ−Ｖ族化合物半導体界面より上方に少なく
とも１層以上含み、これらの穴を通して上下のＩＩＩ−
Ｖ族化合物半導体単結晶層またはＩＶ族単結晶基板は互
いに接続されており、さらに前記穴の内部に埋め込まれ
たＩＩＩ−Ｖ族化合物半導体単結晶層が少なくともその
一部に歪超格子層を含むことを特徴とする元素半導体基
板上の絶縁膜／化合物半導体積層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819192A JPH05291156A (ja) | 1992-04-10 | 1992-04-10 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11819192A JPH05291156A (ja) | 1992-04-10 | 1992-04-10 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291156A true JPH05291156A (ja) | 1993-11-05 |
Family
ID=14730415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11819192A Withdrawn JPH05291156A (ja) | 1992-04-10 | 1992-04-10 | 元素半導体基板上の絶縁膜／化合物半導体積層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291156A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080242A1 (en) * | 2001-03-29 | 2002-10-10 | Toyoda Gosei Co., Ltd. | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
| JP4698053B2 (ja) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
| US10269962B2 (en) | 2016-01-06 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1992
- 1992-04-10 JP JP11819192A patent/JPH05291156A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080242A1 (en) * | 2001-03-29 | 2002-10-10 | Toyoda Gosei Co., Ltd. | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
| US7163876B2 (en) | 2001-03-29 | 2007-01-16 | Toyoda Gosei Co., Ltd | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device |
| JP4698053B2 (ja) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
| US10269962B2 (en) | 2016-01-06 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPH10289997A (ja) | 半導体量子構造およびその製造方法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JPH0461286A (ja) | 半導体装置 | |
| JP3084989B2 (ja) | 化合物半導体基板及びその製造方法 | |
| JPH0620953A (ja) | ヘテロ構造ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |