JP3169057B2 - 化合物半導体層の成長方法 - Google Patents
化合物半導体層の成長方法Info
- Publication number
- JP3169057B2 JP3169057B2 JP18471696A JP18471696A JP3169057B2 JP 3169057 B2 JP3169057 B2 JP 3169057B2 JP 18471696 A JP18471696 A JP 18471696A JP 18471696 A JP18471696 A JP 18471696A JP 3169057 B2 JP3169057 B2 JP 3169057B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- compound semiconductor
- substrate
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＳｉ基板上に化合物
半導体層を、特に高品質に形成させる方法に関する。
半導体層を、特に高品質に形成させる方法に関する。
【０００２】
【従来の技術】近年、化合物半導体デバイスの低価格化
または高性能化の観点から、Ｓｉ単結晶基板上にＧａＡ
ｓ及びＩｎＰをヘテロエピタキシャル成長させる試みが
行われている。
または高性能化の観点から、Ｓｉ単結晶基板上にＧａＡ
ｓ及びＩｎＰをヘテロエピタキシャル成長させる試みが
行われている。
【０００３】例えば、Ｓｉなどの無極性のIV族化合物半
導体単結晶基板上にＧａＡｓやＩｎＰなどのIII−Ｖ族
化合物半導体を成長できれば、III−Ｖ族高性能素子を
安価なＳｉ基板上に作製することができ、また、Ｓｉの
高い熱伝導率によって光素子等の性能向上を図ることが
できる。またＳｉ超高集積回路とIII−Ｖ族化合物半導
体超高速素子や光素子を同一基板上に形成できれば新し
い高機能素子の開発への道が開かれることが予想させ
る。
導体単結晶基板上にＧａＡｓやＩｎＰなどのIII−Ｖ族
化合物半導体を成長できれば、III−Ｖ族高性能素子を
安価なＳｉ基板上に作製することができ、また、Ｓｉの
高い熱伝導率によって光素子等の性能向上を図ることが
できる。またＳｉ超高集積回路とIII−Ｖ族化合物半導
体超高速素子や光素子を同一基板上に形成できれば新し
い高機能素子の開発への道が開かれることが予想させ
る。
【０００４】しかしながら、格子不整合系のヘテロエピ
タキシャル成長では格子不整合界面において、多数のミ
スフィット転位が発生し、その多くが上部デバイス層ま
で貫通するため結晶性は著しく低下する。これを低減化
するため、従来はＳｉ基板上に低温で第一バッファ層を
成長させ、次に第二バッファ層及び活性層を成長させる
二段階成長方法が採られていた（雑誌、ジャパニーズ・
ジャーナル・オブ・アプライド・フィジックス(Jpn. J.
Appl. Phys.)、第２４巻第６号（１９８５年）の第Ｌ3
91-393頁）。
タキシャル成長では格子不整合界面において、多数のミ
スフィット転位が発生し、その多くが上部デバイス層ま
で貫通するため結晶性は著しく低下する。これを低減化
するため、従来はＳｉ基板上に低温で第一バッファ層を
成長させ、次に第二バッファ層及び活性層を成長させる
二段階成長方法が採られていた（雑誌、ジャパニーズ・
ジャーナル・オブ・アプライド・フィジックス(Jpn. J.
Appl. Phys.)、第２４巻第６号（１９８５年）の第Ｌ3
91-393頁）。
【０００５】二段階成長法は、一般の格子不整合のヘテ
ロエピタキシャル成長でも従来の直接成長に比べれば平
坦な表面が得られ、且つ良好な結晶が得られる方法とし
て有効である。しかし、転位密度は数μｍの膜厚の成長
表面で１０8ｃｍ-2にも達する。
ロエピタキシャル成長でも従来の直接成長に比べれば平
坦な表面が得られ、且つ良好な結晶が得られる方法とし
て有効である。しかし、転位密度は数μｍの膜厚の成長
表面で１０8ｃｍ-2にも達する。
【０００６】このような半導体結晶でデバイスを作製し
ても良好な特性は得られない。そこで、その後にＳｉ基
板上にＧａＡｓを成長させる場合には、歪超格子中間層
や熱サイクルアニール法が導入させるようになり（両者
を併用する場合もある）、これらによって１０6ｃｍ-2
まで転位密度を低減するよう急速に改善された（雑誌、
アプライド・フィジックス・レターズ(Appl. Phys. Let
ts.)、第５４巻１号（１９８９年）の第２４〜２６
頁）。
ても良好な特性は得られない。そこで、その後にＳｉ基
板上にＧａＡｓを成長させる場合には、歪超格子中間層
や熱サイクルアニール法が導入させるようになり（両者
を併用する場合もある）、これらによって１０6ｃｍ-2
まで転位密度を低減するよう急速に改善された（雑誌、
アプライド・フィジックス・レターズ(Appl. Phys. Let
ts.)、第５４巻１号（１９８９年）の第２４〜２６
頁）。
【０００７】しかしながら、その値を下回る結果は容易
に得られていない。その原因としては、Ｓｉ基板とIII
−Ｖ族化合物半導体基板との熱膨張係数の差による問題
が指摘されている。即ち、成長温度においては転位密度
は減少しているが、成長後の冷却過程中に熱膨張係数の
差によるストレスによって転位が導入されるというもの
である（雑誌、アプライド・フィジックス・レターズ(A
ppl. Phys. Letts.)、第５６巻２２号（１９９０年）の
第２２２５〜２２２７頁）。
に得られていない。その原因としては、Ｓｉ基板とIII
−Ｖ族化合物半導体基板との熱膨張係数の差による問題
が指摘されている。即ち、成長温度においては転位密度
は減少しているが、成長後の冷却過程中に熱膨張係数の
差によるストレスによって転位が導入されるというもの
である（雑誌、アプライド・フィジックス・レターズ(A
ppl. Phys. Letts.)、第５６巻２２号（１９９０年）の
第２２２５〜２２２７頁）。
【０００８】熱膨張係数の差による問題を解決するため
には、低温成長という手段が考えられる。例えば、雑
誌、ジャパニーズ・ジャーナル・オブ・アプライド・フ
ィジックス(Jpn. J. Appl. Phys.)、第３０巻第４Ｂ号
（１９９１年）の第Ｌ668-671頁に説明されている方法
では、高真空中でＧａ原子とＡｓ原子を交互に供給する
マイグレーション・エンハンスト・エピタキシー(ＭＥ
Ｅ)法によって、低温でＧａＡｓの成長を行っている。
低温では転位の運動速度が低下しているため、歪超格子
中間層の導入で貫通転位を効果的に界面方向に曲げるこ
とができ、その結果、転位密度は７×１０4ｃｍ-2まで
低減している。
には、低温成長という手段が考えられる。例えば、雑
誌、ジャパニーズ・ジャーナル・オブ・アプライド・フ
ィジックス(Jpn. J. Appl. Phys.)、第３０巻第４Ｂ号
（１９９１年）の第Ｌ668-671頁に説明されている方法
では、高真空中でＧａ原子とＡｓ原子を交互に供給する
マイグレーション・エンハンスト・エピタキシー(ＭＥ
Ｅ)法によって、低温でＧａＡｓの成長を行っている。
低温では転位の運動速度が低下しているため、歪超格子
中間層の導入で貫通転位を効果的に界面方向に曲げるこ
とができ、その結果、転位密度は７×１０4ｃｍ-2まで
低減している。
【０００９】
【発明が解決しようとする課題】Ｓｉ基板上に高品質の
化合物半導体を成長させるために採用された上記従来技
術には、以下のような問題点が未だに解決されていな
い。
化合物半導体を成長させるために採用された上記従来技
術には、以下のような問題点が未だに解決されていな
い。
【００１０】上記のＭＥＥ技術により歪超格子中間層を
導入して低転位密度の結晶を得る方法では、十分に二次
元的な成長を得るために、高真空中でＧａ原子とＡｓ原
子を交互に供給する必要があり、通常の同時供給法と比
較して著しく操作速度が遅くなる。また、シャッター機
構を酷使するため、成膜装置が故障し易いなどの問題が
あった。更に、低温での成長時には、転位の運動速度が
低下しており、その為、転位の運動が活発な６００℃程
度の通常の成長温度まで昇温すると熱歪みによって転位
密度が再び１０6ｃｍ-2程度にまで増殖する。
導入して低転位密度の結晶を得る方法では、十分に二次
元的な成長を得るために、高真空中でＧａ原子とＡｓ原
子を交互に供給する必要があり、通常の同時供給法と比
較して著しく操作速度が遅くなる。また、シャッター機
構を酷使するため、成膜装置が故障し易いなどの問題が
あった。更に、低温での成長時には、転位の運動速度が
低下しており、その為、転位の運動が活発な６００℃程
度の通常の成長温度まで昇温すると熱歪みによって転位
密度が再び１０6ｃｍ-2程度にまで増殖する。
【００１１】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、Ｓｉ基板上に格子定数の異
なる高品質な化合物半導体結晶層を成長させる方法を提
供することである。
ものであって、その目的は、Ｓｉ基板上に格子定数の異
なる高品質な化合物半導体結晶層を成長させる方法を提
供することである。
【００１２】
【課題を解決するための手段】上記目的を解決するべく
鋭意検討した結果、Ｓｉ基板上にＳｉ基板側バッファ
層、格子不整合バッファ層、化合物半導体デバイス層を
成長させる工程を含む化合物半導体層の成長方法におい
て、前記Ｓｉ基板側バッファ層はＧａＰから成り、前記
格子不整合バッファ層がIII族のＡｌ又はＧａのいずれ
か少なくとも一種とＶ族のＰ及びＳｂを構成元素として
含むことにより高品質な化合物半導体層をＳｉ基板上に
成長させることができる。
鋭意検討した結果、Ｓｉ基板上にＳｉ基板側バッファ
層、格子不整合バッファ層、化合物半導体デバイス層を
成長させる工程を含む化合物半導体層の成長方法におい
て、前記Ｓｉ基板側バッファ層はＧａＰから成り、前記
格子不整合バッファ層がIII族のＡｌ又はＧａのいずれ
か少なくとも一種とＶ族のＰ及びＳｂを構成元素として
含むことにより高品質な化合物半導体層をＳｉ基板上に
成長させることができる。
【００１３】また本発明では、前記格子不整合バッファ
層が、格子定数が連続的に変化する連続傾斜組成部、ま
たは／及び格子定数が階段状に変化する不連続傾斜組成
部を含んで構成され、該格子不整合バッファ層の格子定
数がＳｉ基板側バッファ層との界面側で該Ｓｉ基板側バ
ッファ層の格子定数と一致し、化合物半導体デバイス層
との界面側で該化合物半導体デバイス層の格子定数と一
致することを特徴とする。
層が、格子定数が連続的に変化する連続傾斜組成部、ま
たは／及び格子定数が階段状に変化する不連続傾斜組成
部を含んで構成され、該格子不整合バッファ層の格子定
数がＳｉ基板側バッファ層との界面側で該Ｓｉ基板側バ
ッファ層の格子定数と一致し、化合物半導体デバイス層
との界面側で該化合物半導体デバイス層の格子定数と一
致することを特徴とする。
【００１４】
【発明の実施の形態】本発明は、Ｓｉ基板上に複数の化
合物半導体薄膜を形成させた半導体結晶において、その
バッファ層に前記の格子不整合バッファ層を形成するこ
とを特徴としている。ここで、ＧａＰＳｂから構成され
る格子不整合バッファ層を例にその作用を説明する。
合物半導体薄膜を形成させた半導体結晶において、その
バッファ層に前記の格子不整合バッファ層を形成するこ
とを特徴としている。ここで、ＧａＰＳｂから構成され
る格子不整合バッファ層を例にその作用を説明する。
【００１５】ＧａＰＳｂは、Ｓｂの組成比を小さくする
ことでＳｉ基板にほぼ格子整合することが可能である。
Ｓｂの組成比を０としたＧａＰ又はＳｂ組成比が小さい
ＧａＰＳｂは剛性率が高く、格子不整合及び熱膨張係数
の差により発生する伝播転位の上昇を停止させる働きが
ある。更に降温時に熱歪みによって発生する転位の増殖
を防ぐ働きがある。ＧａＰＳｂはＧａＰにＳｂを加える
ことにより階段状あるいは連続に格子定数をＩｎＰなど
の化合物半導体デバイス層の格子定数と一致させること
が可能である。
ことでＳｉ基板にほぼ格子整合することが可能である。
Ｓｂの組成比を０としたＧａＰ又はＳｂ組成比が小さい
ＧａＰＳｂは剛性率が高く、格子不整合及び熱膨張係数
の差により発生する伝播転位の上昇を停止させる働きが
ある。更に降温時に熱歪みによって発生する転位の増殖
を防ぐ働きがある。ＧａＰＳｂはＧａＰにＳｂを加える
ことにより階段状あるいは連続に格子定数をＩｎＰなど
の化合物半導体デバイス層の格子定数と一致させること
が可能である。
【００１６】このように、本発明の格子不整合バッファ
層を用いることによって転位の少ない良質の結晶を得る
ことができる。
層を用いることによって転位の少ない良質の結晶を得る
ことができる。
【００１７】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００１８】実施例１ 図１は本発明の第１の実施例により形成された半導体結
晶の模式的断面図である。本実施例では、結晶成長にガ
スソース分子線エピタキシー（ＭＢＥ）装置を用いた。
Ｉｎ，Ｇａ，Ｓｂはクヌーセンセルから、ＰはＰＨ3ガ
スを９５０℃に加熱分解して照射している。
晶の模式的断面図である。本実施例では、結晶成長にガ
スソース分子線エピタキシー（ＭＢＥ）装置を用いた。
Ｉｎ，Ｇａ，Ｓｂはクヌーセンセルから、ＰはＰＨ3ガ
スを９５０℃に加熱分解して照射している。
【００１９】図１に示すように、Ｓｉ（１００）２°オ
フ単結晶基板１上にＧａＰバッファ層２を２段階成長
（３００℃／４００℃、０．５μｍ）させる。次に、７
段階（それぞれ０．１μｍ、成長温度４９０℃）にＰ，
Ｓｂ組成比を変化させたＧａＰ xＳｂ1-x不連続傾斜組成
バッファ層３と更にＩｎＰデバイス層４を１μｍ（成長
温度４９０℃）成長させる。
フ単結晶基板１上にＧａＰバッファ層２を２段階成長
（３００℃／４００℃、０．５μｍ）させる。次に、７
段階（それぞれ０．１μｍ、成長温度４９０℃）にＰ，
Ｓｂ組成比を変化させたＧａＰ xＳｂ1-x不連続傾斜組成
バッファ層３と更にＩｎＰデバイス層４を１μｍ（成長
温度４９０℃）成長させる。
【００２０】ＧａＰxＳｂ1-x不連続傾斜組成バッファ層
３においては、ＧａＰＳｂの格子定数をＧａＰからＩｎ
Ｐに格子整合するまで階段状に変化させている。ＧａＰ
xＳｂ1-x傾斜組成バッファ層３の具体的な構成として
は、ＧａＰ0.9Ｓｂ0.1層５、ＧａＰ0.8Ｓｂ0.2層６、Ｇ
ａＰ0.7Ｓｂ0.3層７、ＧａＰ0.6Ｓｂ0.4層８、ＧａＰ
0.5Ｓｂ0.5層９、ＧａＰ0.4Ｓｂ0.6層１０、ＧａＰ0.35
Ｓｂ0.65層１１である。
３においては、ＧａＰＳｂの格子定数をＧａＰからＩｎ
Ｐに格子整合するまで階段状に変化させている。ＧａＰ
xＳｂ1-x傾斜組成バッファ層３の具体的な構成として
は、ＧａＰ0.9Ｓｂ0.1層５、ＧａＰ0.8Ｓｂ0.2層６、Ｇ
ａＰ0.7Ｓｂ0.3層７、ＧａＰ0.6Ｓｂ0.4層８、ＧａＰ
0.5Ｓｂ0.5層９、ＧａＰ0.4Ｓｂ0.6層１０、ＧａＰ0.35
Ｓｂ0.65層１１である。
【００２１】ＧａＰおよびＧａＰxＳｂ1-x不連続傾斜組
成バッファ層３の導入により低転位のＩｎＰ結晶が得ら
れる。つまり、フォトルミネセンス（ＰＬ）測定により
ＩｎＰデバイス層４の結晶品質を調べたところ、ＩｎＰ
基板上に成長させたＩｎＰ結晶と比べても遜色のない発
光強度が得られた。また、エッチピット密度（ＥＰＤ）
の測定及び透過電子顕微鏡（ＴＥＭ）観察の結果から
も、ＩｎＰデバイス層４の転位密度は１０5ｃｍ-2以下
であり、良好な結晶品質が得られていることが確認され
た。
成バッファ層３の導入により低転位のＩｎＰ結晶が得ら
れる。つまり、フォトルミネセンス（ＰＬ）測定により
ＩｎＰデバイス層４の結晶品質を調べたところ、ＩｎＰ
基板上に成長させたＩｎＰ結晶と比べても遜色のない発
光強度が得られた。また、エッチピット密度（ＥＰＤ）
の測定及び透過電子顕微鏡（ＴＥＭ）観察の結果から
も、ＩｎＰデバイス層４の転位密度は１０5ｃｍ-2以下
であり、良好な結晶品質が得られていることが確認され
た。
【００２２】実施例２ 図２は本発明の第２の実施例により形成されるエピタキ
シャル成長基板の模式的断面図である。本実施例では、
ガスソースＭＢＥ法を用いてＳｉ基板上にＧａＰバッフ
ァ層２２及びＧａＰxＳｂ1-x連続傾斜組成バッファ層２
３を挟んでＩｎＰデバイス層２４を成長させている。
シャル成長基板の模式的断面図である。本実施例では、
ガスソースＭＢＥ法を用いてＳｉ基板上にＧａＰバッフ
ァ層２２及びＧａＰxＳｂ1-x連続傾斜組成バッファ層２
３を挟んでＩｎＰデバイス層２４を成長させている。
【００２３】図２に示すように、Ｓｉ（１００）２°オ
フ単結晶基板２１上にＧａＰバッファ層２２を２段階成
長（３００℃／４００℃、０．５μｍ）させる。次に、
基板温度を４９０℃に昇温し、厚さ１μｍのＧａＰxＳ
ｂ1-x連続傾斜組成バッファ層２３を成長させ、最後に
同じ成長温度でＩｎＰデバイス層２４を１μｍ成長させ
る。ＧａＰxＳｂ1-x連続傾斜組成バッファ層２３のＰ組
成をＳｉの格子定数に近い１．０からＩｎＰに格子整合
する値まで連続的に変化させている。
フ単結晶基板２１上にＧａＰバッファ層２２を２段階成
長（３００℃／４００℃、０．５μｍ）させる。次に、
基板温度を４９０℃に昇温し、厚さ１μｍのＧａＰxＳ
ｂ1-x連続傾斜組成バッファ層２３を成長させ、最後に
同じ成長温度でＩｎＰデバイス層２４を１μｍ成長させ
る。ＧａＰxＳｂ1-x連続傾斜組成バッファ層２３のＰ組
成をＳｉの格子定数に近い１．０からＩｎＰに格子整合
する値まで連続的に変化させている。
【００２４】ＧａＰxＳｂ1-x傾斜組成バッファ層の導入
により低転位のＩｎＰ結晶が得られる。つまり、フォト
ルミネセンス（ＰＬ）測定によりＩｎＰデバイス層２４
の結晶品質を調べたところ、ＩｎＰ基板上に成長させた
ＩｎＰ結晶と比べても遜色のない発光強度が得られた。
また、エッチピット密度（ＥＰＤ）の測定及び透過電子
顕微鏡（ＴＥＭ）観察の結果からも、ＩｎＰデバイス層
２４の転位密度は１０ 5ｃｍ-2以下であり、良好な結晶
品質が得られていることが確認された。
により低転位のＩｎＰ結晶が得られる。つまり、フォト
ルミネセンス（ＰＬ）測定によりＩｎＰデバイス層２４
の結晶品質を調べたところ、ＩｎＰ基板上に成長させた
ＩｎＰ結晶と比べても遜色のない発光強度が得られた。
また、エッチピット密度（ＥＰＤ）の測定及び透過電子
顕微鏡（ＴＥＭ）観察の結果からも、ＩｎＰデバイス層
２４の転位密度は１０ 5ｃｍ-2以下であり、良好な結晶
品質が得られていることが確認された。
【００２５】以上好ましい実施例について説明したが、
本発明はこれらの実施例のみに限定されるものではな
く、本発明の範囲内において適宜変更可能なものであ
る。
本発明はこれらの実施例のみに限定されるものではな
く、本発明の範囲内において適宜変更可能なものであ
る。
【００２６】例えば、実施例では格子不整合バッファ層
に連続傾斜組成バッファ層あるいは階段状傾斜組成バッ
ファ層を用いているが、バッファ層の一部を歪超格子層
の形にして用いてもよく、更にこれらのバッファ層を組
み合わせて使用しても良い。また、前記歪超格子層の代
わりに短周期歪超格子層を用いることも可能である。
に連続傾斜組成バッファ層あるいは階段状傾斜組成バッ
ファ層を用いているが、バッファ層の一部を歪超格子層
の形にして用いてもよく、更にこれらのバッファ層を組
み合わせて使用しても良い。また、前記歪超格子層の代
わりに短周期歪超格子層を用いることも可能である。
【００２７】上記実施例では、Ｓｉ基板上に形成する化
合物半導体デバイス層としてＩｎＰの場合について説明
したが、本発明の方法は、この化合物半導体デバイス層
としてＧａＡｓ，ＩｎＧａＡｓＰなどの他のIII−Ｖ族
化合物半導体やＺｎＳｅ，ＺｎＳなどのII−VI族化合物
半導体を用いた半導体装置の製造にも適用できる。
合物半導体デバイス層としてＩｎＰの場合について説明
したが、本発明の方法は、この化合物半導体デバイス層
としてＧａＡｓ，ＩｎＧａＡｓＰなどの他のIII−Ｖ族
化合物半導体やＺｎＳｅ，ＺｎＳなどのII−VI族化合物
半導体を用いた半導体装置の製造にも適用できる。
【００２８】また、実施例では連続傾斜組成バッファ層
あるいは階段状傾斜組成バッファ層並びに歪超格子層に
ＧａＰＳｂを用いていたが、本発明ではIII族のＡｌ及
びＧａのいずれか少なくとも一種とＶ族のＰ及びＳｂを
構成元素として含んでいればよく、例えば、ＡｌＰＳ
ｂ，ＧａＰＡｓＳｂ，ＡｌＰＡｓＳｂ，ＡｌＧａＰＡｓ
Ｓｂ及び前記ＧａＰＳｂを含むこれらの複数の組合せな
どから構成される材料を用いても良い。
あるいは階段状傾斜組成バッファ層並びに歪超格子層に
ＧａＰＳｂを用いていたが、本発明ではIII族のＡｌ及
びＧａのいずれか少なくとも一種とＶ族のＰ及びＳｂを
構成元素として含んでいればよく、例えば、ＡｌＰＳ
ｂ，ＧａＰＡｓＳｂ，ＡｌＰＡｓＳｂ，ＡｌＧａＰＡｓ
Ｓｂ及び前記ＧａＰＳｂを含むこれらの複数の組合せな
どから構成される材料を用いても良い。
【００２９】更に、結晶の面方位として実施例では通常
用いられる（１００）面を用いた例について説明してい
るが、他の例えば（１１１）や（２１１）面、（３１
１）面などの高次の面、更にこれらから適当な角度だけ
オフした面を用いても程度の差はあってもほぼ同様の効
果が得られる。
用いられる（１００）面を用いた例について説明してい
るが、他の例えば（１１１）や（２１１）面、（３１
１）面などの高次の面、更にこれらから適当な角度だけ
オフした面を用いても程度の差はあってもほぼ同様の効
果が得られる。
【００３０】上記の実施例では、成長装置としてガスソ
ースＭＢＥ装置を用いた例について説明したが、所望の
連続傾斜組成バッファ層あるいは階段状傾斜組成バッフ
ァ層の成長が可能であればどの様な成長装置でも使用可
能である。例えば、通常の全メタルソースのＭＢＥ装置
を使用することもできる。但しこの場合には、蒸気圧の
高いＰのソースには特別の工夫が必要となる。また、Ｍ
ＯＭＢＥ法、ＣＢＥ法あるいはＭＯＣＶＤ法も用いるこ
とができる。
ースＭＢＥ装置を用いた例について説明したが、所望の
連続傾斜組成バッファ層あるいは階段状傾斜組成バッフ
ァ層の成長が可能であればどの様な成長装置でも使用可
能である。例えば、通常の全メタルソースのＭＢＥ装置
を使用することもできる。但しこの場合には、蒸気圧の
高いＰのソースには特別の工夫が必要となる。また、Ｍ
ＯＭＢＥ法、ＣＢＥ法あるいはＭＯＣＶＤ法も用いるこ
とができる。
【００３１】
【発明の効果】以上説明したように、本発明のＳｉ基板
上への化合物半導体層の成長方法は、格子不整合バッフ
ァ層及びデバイス側バッファ層にデバイス層よりも剛性
率の高い材料を用いることによって、基板との界面に数
多く発生した転位が上部へ伝播することを抑制し、かつ
熱歪みの緩和により発生する転位の上部への伝播をも抑
制することができる。従って、本発明によれば、Ｓｉ基
板上に低転位の高品質な化合物半導体層を、成長装置へ
負担をかけることなく、歩留まり良く成長させることが
できる。
上への化合物半導体層の成長方法は、格子不整合バッフ
ァ層及びデバイス側バッファ層にデバイス層よりも剛性
率の高い材料を用いることによって、基板との界面に数
多く発生した転位が上部へ伝播することを抑制し、かつ
熱歪みの緩和により発生する転位の上部への伝播をも抑
制することができる。従って、本発明によれば、Ｓｉ基
板上に低転位の高品質な化合物半導体層を、成長装置へ
負担をかけることなく、歩留まり良く成長させることが
できる。
【図１】本発明の第１の実施例により形成されたエピタ
キシャル成長基板の模式的断面図である。
キシャル成長基板の模式的断面図である。
【図２】本発明の第２の実施例により形成されたエピタ
キシャル成長基板の模式的断面図である。
キシャル成長基板の模式的断面図である。
１、２１ Ｓｉ（１００）２°オフ単結晶基板 ２、２２ ＧａＰバッファ層 ３ ＧａＰxＳｂ1-x不連続傾斜組成バッファ層 ４、２４ ＩｎＰデバイス層 ５ ＧａＰ0.9Ｓｂ0.1層 ６ ＧａＰ0.8Ｓｂ0.2層 ７ ＧａＰ0.7Ｓｂ0.3層 ８ ＧａＰ0.6Ｓｂ0.4層 ９ ＧａＰ0.5Ｓｂ0.5層 １０ ＧａＰ0.4Ｓｂ0.6層 １１ ＧａＰ0.35Ｓｂ0.65層 ２３ ＧａＰxＳｂ1-x連続傾斜組成バッファ層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−184321（ＪＰ，Ａ) 特開 平４−62833（ＪＰ，Ａ) 特開 平１−99212（ＪＰ，Ａ) 特開 平１−124269（ＪＰ，Ａ) 永井治男 他２名「▲ＩＩＩ▼−▲Ｖ ▼族半導体混晶」（1993−７−30初版第 ２刷発行）コロナ社 ｐ．30−31 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/203
Claims (2)
- 【請求項１】 Ｓｉ基板上にＳｉ基板側バッファ層、格
子不整合バッファ層、化合物半導体デバイス層を成長さ
せる工程を含む化合物半導体層の成長方法において、前
記Ｓｉ基板側バッファ層はＧａＰから成り、前記格子不
整合バッファ層がIII族のＡｌ又はＧａのいずれか少な
くとも一種とＶ族のＰ及びＳｂを構成元素として含むこ
とを特徴とする化合物半導体層の成長方法。 - 【請求項２】 前記格子不整合バッファ層が、格子定数
が連続的に変化する連続傾斜組成部、または／及び格子
定数が階段状に変化する不連続傾斜組成部を含んで構成
され、該格子不整合バッファ層の格子定数がＳｉ基板側
バッファ層との界面側で該Ｓｉ基板側バッファ層の格子
定数と一致し、化合物半導体デバイス層との界面側で該
化合物半導体デバイス層の格子定数と一致することを特
徴とする請求項１に記載の化合物半導体層の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18471696A JP3169057B2 (ja) | 1996-07-15 | 1996-07-15 | 化合物半導体層の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18471696A JP3169057B2 (ja) | 1996-07-15 | 1996-07-15 | 化合物半導体層の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032165A JPH1032165A (ja) | 1998-02-03 |
| JP3169057B2 true JP3169057B2 (ja) | 2001-05-21 |
Family
ID=16158122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18471696A Expired - Fee Related JP3169057B2 (ja) | 1996-07-15 | 1996-07-15 | 化合物半導体層の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169057B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011107657A1 (de) * | 2011-07-12 | 2013-01-17 | Nasp Iii/V Gmbh | Monolithische integrierte Halbleiterstruktur |
| CN103137477B (zh) * | 2013-02-27 | 2016-01-13 | 中国科学院半导体研究所 | 在Si基上制备InP基HEMT的方法 |
| KR20140121192A (ko) * | 2013-04-05 | 2014-10-15 | 삼성전자주식회사 | 기판 구조체 및 이를 포함하는 반도체 소자 |
| CN104617166B (zh) * | 2015-01-22 | 2017-03-01 | 苏州苏纳光电有限公司 | 基于Si衬底的InGaAs红外探测器及其制备方法 |
| CN113097054B (zh) * | 2021-04-01 | 2024-04-09 | 上海科技大学 | 半导体材料及其制备方法和应用 |
-
1996
- 1996-07-15 JP JP18471696A patent/JP3169057B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 永井治男 他２名「▲ＩＩＩ▼−▲Ｖ▼族半導体混晶」（１９９３−７−３０初版第２刷発行）コロナ社 ｐ．３０−３１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032165A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529455A (en) | Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| Olsen | Interfacial lattice mismatch effects in III–V compounds | |
| JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
| JP3114809B2 (ja) | 半導体装置 | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| JPH03236218A (ja) | 化合物半導体装置およびその製造方法 | |
| US4861393A (en) | Semiconductor heterostructures having Gex Si1-x layers on Si utilizing molecular beam epitaxy | |
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| EP0332329B1 (en) | Method for making a semiconductor substrate including a strained layer superlattice structure | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JP2925004B2 (ja) | 窒化ガリウムの結晶成長方法 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| JP2946280B2 (ja) | 半導体結晶成長方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| Itoh et al. | The effect of V/III ratio on the initial layer of GaAs on Si | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH10190059A (ja) | 窒化化合物半導体素子及びその製造方法 | |
| JPH0620953A (ja) | ヘテロ構造ウエハの製造方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |