JPH05275332A - ヘテロエピタキシャル膜の製膜方法 - Google Patents
ヘテロエピタキシャル膜の製膜方法Info
- Publication number
- JPH05275332A JPH05275332A JP6822992A JP6822992A JPH05275332A JP H05275332 A JPH05275332 A JP H05275332A JP 6822992 A JP6822992 A JP 6822992A JP 6822992 A JP6822992 A JP 6822992A JP H05275332 A JPH05275332 A JP H05275332A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- gaas layer
- film
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ヘテロエピタキシャル層を成膜するにあた
り、ウェハの反りを少なくして、転位密度が小さいヘテ
ロエピタキシャル成長膜を製膜する方法を提供する。 【構成】 目的とする膜を成長させる前に、その基板裏
面に、熱膨張係数が、この基板と異なり、かつ、目的と
する膜と同じか、もしくはその近傍の値の物質を、所定
温度でヘテロエピタキシャル成長させた後、基板表面に
所定物質からなるヘテロエピタキシャル成長膜を製膜す
る。
り、ウェハの反りを少なくして、転位密度が小さいヘテ
ロエピタキシャル成長膜を製膜する方法を提供する。 【構成】 目的とする膜を成長させる前に、その基板裏
面に、熱膨張係数が、この基板と異なり、かつ、目的と
する膜と同じか、もしくはその近傍の値の物質を、所定
温度でヘテロエピタキシャル成長させた後、基板表面に
所定物質からなるヘテロエピタキシャル成長膜を製膜す
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えばSi基板上にGaAs
等をヘテロエピタキシャル成長させる製膜方法に関す
る。このGaAs/Si 等のヘテロエピタキシャル基板は、電
子デバイスや発光受光デバイス等の材料として用いられ
る。
等をヘテロエピタキシャル成長させる製膜方法に関す
る。このGaAs/Si 等のヘテロエピタキシャル基板は、電
子デバイスや発光受光デバイス等の材料として用いられ
る。
【０００２】
【従来の技術】基板としての利点を多く兼ね備えたSi基
板上に、電気的特性および光学的特性の優れたGaAs層を
形成するという、いわゆる熱膨張係数の異なる物質のヘ
テロエピタキシャル成長の系は実用化に向けて注目を浴
びている。
板上に、電気的特性および光学的特性の優れたGaAs層を
形成するという、いわゆる熱膨張係数の異なる物質のヘ
テロエピタキシャル成長の系は実用化に向けて注目を浴
びている。
【０００３】図３は従来例を説明する模式的な図であ
る。 （ａ）図に示すように、基板温度を６００〜７００℃に
した状態で、基板１０上にGaAs層２０の成膜を行う。こ
こで得られたGaAs/Si のヘテロエピタキシャル基板は、
（ｂ）図に示すように、成膜後、基板温度を室温に戻し
た、GaAs面を凹として反りを生じる。
る。 （ａ）図に示すように、基板温度を６００〜７００℃に
した状態で、基板１０上にGaAs層２０の成膜を行う。こ
こで得られたGaAs/Si のヘテロエピタキシャル基板は、
（ｂ）図に示すように、成膜後、基板温度を室温に戻し
た、GaAs面を凹として反りを生じる。
【０００４】これは、GaAsの熱膨張係数αGaAs
αGaAs:(6 〜6.9)×10-6Ｋ-1 は、Siの熱膨張係数αSi
αSi: (2.3〜3.8)×10-6Ｋ-1 より大きいので、結晶
成長温度で無歪み結晶が得られていても、室温まで下げ
る過程でGaAs層の方がより多く収縮し、その結果、引張
応力がGaAs層に印加されることによる。すなわち、この
熱膨張係数差によりGaAs面を凹としてウェハが曲がった
状態となり、さらに、この反りを緩和させようとして、
GaAs中に転位が発生する。
αGaAs:(6 〜6.9)×10-6Ｋ-1 は、Siの熱膨張係数αSi
αSi: (2.3〜3.8)×10-6Ｋ-1 より大きいので、結晶
成長温度で無歪み結晶が得られていても、室温まで下げ
る過程でGaAs層の方がより多く収縮し、その結果、引張
応力がGaAs層に印加されることによる。すなわち、この
熱膨張係数差によりGaAs面を凹としてウェハが曲がった
状態となり、さらに、この反りを緩和させようとして、
GaAs中に転位が発生する。
【０００５】この対策として、例えばGaAsの成膜途中に
歪超格子と呼ばれるInGaAs層を作製し、GaAsとInGaAsと
の界面で転位を曲げる方法や、また、高濃度のSi等の不
純物を混入させた層を作り、その層とGaAsとの界面で転
位を曲げる方法が用いられている。
歪超格子と呼ばれるInGaAs層を作製し、GaAsとInGaAsと
の界面で転位を曲げる方法や、また、高濃度のSi等の不
純物を混入させた層を作り、その層とGaAsとの界面で転
位を曲げる方法が用いられている。
【０００６】
【発明が解決しようとする課題】ところで、上述した方
法はいずれも、成膜時の高温状態から室温へ戻るときの
ウェハの反りを防止することはできず、GaAs/Si 界面か
らGaAs表面に向けて発生する転位を少なくしようという
対症療法的な方法となっている。つまり、転位発生の根
本的原因である反りの発生をなくすことはできないとい
う問題があった。
法はいずれも、成膜時の高温状態から室温へ戻るときの
ウェハの反りを防止することはできず、GaAs/Si 界面か
らGaAs表面に向けて発生する転位を少なくしようという
対症療法的な方法となっている。つまり、転位発生の根
本的原因である反りの発生をなくすことはできないとい
う問題があった。
【０００７】更に、従来の方法では、Ga,As 以外の物質
を必要とするため、成膜装置が複雑となり、また、その
工程も煩雑であるという問題があった。本発明はこれら
の問題点を解決すべくなされたもので、ウェハの反りを
少なくして、転位密度が小さいヘテロエピタキシャル成
長膜を製膜する方法を提供することを目的とする。
を必要とするため、成膜装置が複雑となり、また、その
工程も煩雑であるという問題があった。本発明はこれら
の問題点を解決すべくなされたもので、ウェハの反りを
少なくして、転位密度が小さいヘテロエピタキシャル成
長膜を製膜する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のヘテロエピタキシャル膜の製膜方法は、
基板表面に所定物質からなるヘテロエピタキシャル成長
膜を製膜する方法において、目的とする膜を成長させる
前に、上記基板裏面に、熱膨張係数が、この基板と異な
り、かつ、上記目的とする膜と同じか、もしくはその近
傍の値の物質を、所定温度でヘテロエピタキシャル成長
させることによって特徴付けられる。
めに、本発明のヘテロエピタキシャル膜の製膜方法は、
基板表面に所定物質からなるヘテロエピタキシャル成長
膜を製膜する方法において、目的とする膜を成長させる
前に、上記基板裏面に、熱膨張係数が、この基板と異な
り、かつ、上記目的とする膜と同じか、もしくはその近
傍の値の物質を、所定温度でヘテロエピタキシャル成長
させることによって特徴付けられる。
【０００９】
【作用】目的とする膜を成長する前に、予め基板の裏面
に形成されたダミーの膜の引張応力は、基板の表面に形
成された目的とする膜にかかる引張応力を打ち消す向き
に働き、目的とする成長膜の反りは減少する。
に形成されたダミーの膜の引張応力は、基板の表面に形
成された目的とする膜にかかる引張応力を打ち消す向き
に働き、目的とする成長膜の反りは減少する。
【００１０】
【実施例】本発明実施例を、以下、図面に基づいて説明
する。図１は本発明実施例を経時的に示す図である。
する。図１は本発明実施例を経時的に示す図である。
【００１１】まず、表面を研磨したSi基板Ｓの裏面を外
方に向けた状態で、Si基板Ｓを基板ホルダ３にセットす
る。基板ホルダ３にはSi基板Ｓを所定の温度にするため
のヒータ２が備えられている。また、成膜装置（図示せ
ず）は一般的に用いられるＭＢＥ，ＭＯＣＶＤ，ＩＣＢ
等が適用される。
方に向けた状態で、Si基板Ｓを基板ホルダ３にセットす
る。基板ホルダ３にはSi基板Ｓを所定の温度にするため
のヒータ２が備えられている。また、成膜装置（図示せ
ず）は一般的に用いられるＭＢＥ，ＭＯＣＶＤ，ＩＣＢ
等が適用される。
【００１２】この装置構成により、Si基板Ｓの基板温度
を６００〜７００℃に保持した状態で、Si基板Ｓの裏側
にGaAs層１ａを所定の厚さに形成する〔図１（ａ）〕。
次に、裏側にGaAs層１ａが形成されたSi基板Ｓを、基板
温度を６００〜７００℃に保持したまま、裏返す〔図１
（ｂ）〕。
を６００〜７００℃に保持した状態で、Si基板Ｓの裏側
にGaAs層１ａを所定の厚さに形成する〔図１（ａ）〕。
次に、裏側にGaAs層１ａが形成されたSi基板Ｓを、基板
温度を６００〜７００℃に保持したまま、裏返す〔図１
（ｂ）〕。
【００１３】さらに、裏面に形成したGaAs層１ａにGaAs
基板４を重ね、密着させる。これは、GaAs層１ｂがAs抜
けを起こすと、結晶性が著しく劣化するため、その抜け
を防止し、さらに、Asを補充する目的で行う。そして、
この状態のSi基板Ｓの表面すなわち、目的面を外方に向
けて基板ホルダ３にセットする。その後、この目的面に
GaAs層１ｂを先に形成したGaAs層１ａの厚さｔ1 とほぼ
等しい厚さｔ2 に形成する〔図１（ｃ）〕。
基板４を重ね、密着させる。これは、GaAs層１ｂがAs抜
けを起こすと、結晶性が著しく劣化するため、その抜け
を防止し、さらに、Asを補充する目的で行う。そして、
この状態のSi基板Ｓの表面すなわち、目的面を外方に向
けて基板ホルダ３にセットする。その後、この目的面に
GaAs層１ｂを先に形成したGaAs層１ａの厚さｔ1 とほぼ
等しい厚さｔ2 に形成する〔図１（ｃ）〕。
【００１４】このようにSi基板Ｓ両面に形成されたGaAs
層１ａおよびGaAs層１ｂの引張応力はつり合い、その結
果、Si基板Ｓは表裏のどちらにも反らない。ところで、
このGaAs層１ａおよびGaAs層１ｂの層中に働く応力は上
述した熱膨張係数差によるものばかりではなく、格子定
数差による歪みも重畳される。一般に、格子定数の異な
る物質をエピタキシャル成長する場合、膜厚があるしき
い値厚さより薄いときは結晶格子はコヒーレントにつな
がり格子は歪んだままでも安定である。膜厚がしきい値
を超えると、エピタキシャル層に転位を生じ、歪みは緩
和される。このGaAs膜厚がしきい値（約１ｎｍ）以下の
時、GaAsはSiと同じ格子定数をもち、格子不整合率４％
の歪みがかかっていっる。また、GaAs膜厚が１ｎｍ以上
になると転位が生じ、歪みは急激に緩和する。しかし、
この場合にはSiはGaAsより小さい格子定数を持つので成
長温度でGaAs面内圧縮応力を受け、ゼロとはならない。
層１ａおよびGaAs層１ｂの引張応力はつり合い、その結
果、Si基板Ｓは表裏のどちらにも反らない。ところで、
このGaAs層１ａおよびGaAs層１ｂの層中に働く応力は上
述した熱膨張係数差によるものばかりではなく、格子定
数差による歪みも重畳される。一般に、格子定数の異な
る物質をエピタキシャル成長する場合、膜厚があるしき
い値厚さより薄いときは結晶格子はコヒーレントにつな
がり格子は歪んだままでも安定である。膜厚がしきい値
を超えると、エピタキシャル層に転位を生じ、歪みは緩
和される。このGaAs膜厚がしきい値（約１ｎｍ）以下の
時、GaAsはSiと同じ格子定数をもち、格子不整合率４％
の歪みがかかっていっる。また、GaAs膜厚が１ｎｍ以上
になると転位が生じ、歪みは急激に緩和する。しかし、
この場合にはSiはGaAsより小さい格子定数を持つので成
長温度でGaAs面内圧縮応力を受け、ゼロとはならない。
【００１５】以上のことから、本発明実施例では、転位
はこの格子定数差に起因するものに限られ、上述した熱
膨張係数差による転位は解消され、従って、転位密度は
全体として大幅に減少する。
はこの格子定数差に起因するものに限られ、上述した熱
膨張係数差による転位は解消され、従って、転位密度は
全体として大幅に減少する。
【００１６】次に、本発明の他の実施例を説明する。図
２は本発明の他の実施例を経時的に示す図である。ま
ず、表面を研磨したSi基板Ｓの裏面を外方に向けた状態
で、Si基板Ｓを基板ホルダ３にセットする。基板ホルダ
３にはSi基板Ｓを所定の温度にするためのヒータ２が備
えられている。また、成膜装置（図示せず）は先の実施
例と同様にＭＢＥ，ＭＯＣＶＤ，ＩＣＢ等が適用され
る。
２は本発明の他の実施例を経時的に示す図である。ま
ず、表面を研磨したSi基板Ｓの裏面を外方に向けた状態
で、Si基板Ｓを基板ホルダ３にセットする。基板ホルダ
３にはSi基板Ｓを所定の温度にするためのヒータ２が備
えられている。また、成膜装置（図示せず）は先の実施
例と同様にＭＢＥ，ＭＯＣＶＤ，ＩＣＢ等が適用され
る。
【００１７】この装置構成により、Si基板Ｓの基板温度
を６００〜７００℃に保持した状態で、Si基板Ｓの裏側
にGaAs層１ａを所定の厚さに形成する〔図２（ａ）〕。
次に、裏側にGaAs層１ａが形成されたSi基板Ｓを、室温
の状態に戻す。基板温度の変化に伴い、Si基板ＳとGaAs
層１ａとの熱膨張係数差により、GaAs層１ａ表面を凹と
して基板全体が反りが生じる。このため、最初に成膜し
たこのGaAs１ａに転位が発生し、反りは緩和される〔図
２（ｂ）〕。
を６００〜７００℃に保持した状態で、Si基板Ｓの裏側
にGaAs層１ａを所定の厚さに形成する〔図２（ａ）〕。
次に、裏側にGaAs層１ａが形成されたSi基板Ｓを、室温
の状態に戻す。基板温度の変化に伴い、Si基板ＳとGaAs
層１ａとの熱膨張係数差により、GaAs層１ａ表面を凹と
して基板全体が反りが生じる。このため、最初に成膜し
たこのGaAs１ａに転位が発生し、反りは緩和される〔図
２（ｂ）〕。
【００１８】その後、このSi基板Ｓ裏側に形成されたGa
As層１ａにGaAs基板４を重ね、密着させる。そして、こ
のGaAs基板４側を基板ホルダ３にセットし、再びこの状
態のSi基板Ｓの温度を６００〜７００℃に上昇させる。
この基板温度の上昇に伴って、先の基板の反りは回復
し、ほぼもとの状態に戻る〔図２（ｃ）〕。
As層１ａにGaAs基板４を重ね、密着させる。そして、こ
のGaAs基板４側を基板ホルダ３にセットし、再びこの状
態のSi基板Ｓの温度を６００〜７００℃に上昇させる。
この基板温度の上昇に伴って、先の基板の反りは回復
し、ほぼもとの状態に戻る〔図２（ｃ）〕。
【００１９】さらに、このSi基板Ｓの目的面にGaAs層１
ｂを先に形成したGaAs層１ａの厚さとほぼ等しい厚さに
形成する〔図２（ｄ）〕。この実施例の場合、Si基板の
裏側にGaAs層を形成した後、基板温度を一度室温に戻す
ので、ウェハには反りが生じる。このため、最初に成膜
したGaAsに転位が発生し、反りは緩和される。その後、
目的とする面にGaAsを成膜した後、基板温度を室温に戻
すと、裏面のGaAsの引張応力が小さくなって、充分に目
的面のGaAsを引っ張ることができない。このため、この
面は目的とするGaAs面側に反り、転位を発生する可能性
がある。しかし、先の実施例が基板温度を保持するた
め、基板ホルダ、マニュピレータの構造を複雑にしなけ
ればならない点を考慮すると、この実施例の場合はその
必要はなく、装置の構成を簡単化でき、また、従来に比
べ転位密度の大幅な減少が実現でき、本発明の目的は達
成できる。
ｂを先に形成したGaAs層１ａの厚さとほぼ等しい厚さに
形成する〔図２（ｄ）〕。この実施例の場合、Si基板の
裏側にGaAs層を形成した後、基板温度を一度室温に戻す
ので、ウェハには反りが生じる。このため、最初に成膜
したGaAsに転位が発生し、反りは緩和される。その後、
目的とする面にGaAsを成膜した後、基板温度を室温に戻
すと、裏面のGaAsの引張応力が小さくなって、充分に目
的面のGaAsを引っ張ることができない。このため、この
面は目的とするGaAs面側に反り、転位を発生する可能性
がある。しかし、先の実施例が基板温度を保持するた
め、基板ホルダ、マニュピレータの構造を複雑にしなけ
ればならない点を考慮すると、この実施例の場合はその
必要はなく、装置の構成を簡単化でき、また、従来に比
べ転位密度の大幅な減少が実現でき、本発明の目的は達
成できる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
基板裏面に、熱膨張係数が、その基板と異なり、かつ、
表面に形成すべきヘテロエピタキシャル膜と同じかもし
くはその近傍の値の物質をヘテロエピタキシャル成長さ
せた後、その基板表面にヘテロエピタキシャル膜を成長
させるようにしたから、基板およびヘテロエピタキシャ
ル膜の反りが減少し、その結果、従来にくらべ、反りが
少なく転位を著しく減少することができる。
基板裏面に、熱膨張係数が、その基板と異なり、かつ、
表面に形成すべきヘテロエピタキシャル膜と同じかもし
くはその近傍の値の物質をヘテロエピタキシャル成長さ
せた後、その基板表面にヘテロエピタキシャル膜を成長
させるようにしたから、基板およびヘテロエピタキシャ
ル膜の反りが減少し、その結果、従来にくらべ、反りが
少なく転位を著しく減少することができる。
【００２１】また、このヘテロエピタキシャル基板を材
料とするデバイスの特性は優れたものとなり、信頼性お
よび寿命は益々向上する。
料とするデバイスの特性は優れたものとなり、信頼性お
よび寿命は益々向上する。
【図１】本発明実施例を経時的に示す図
【図２】本発明の他の実施例を経時的に示す図
【図３】従来例を経時的に示す図
１ａ，１ｂ・・・・GaAs層 ２・・・・ヒータ ３・・・・基板ホルダ ４・・・・GaAs基板 Ｓ・・・・Si基板
Claims (1)
- 【請求項１】 基板表面に所定物質からなるヘテロエピ
タキシャル成長膜を製膜する方法において、目的とする
膜を成長させる前に、上記基板裏面に、熱膨張係数が、
この基板と異なり、かつ、上記目的とする膜と同じか、
もしくはその近傍の値の物質を、所定温度でヘテロエピ
タキシャル成長させることを特徴とするヘテロエピタキ
シャル膜の製膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6822992A JPH05275332A (ja) | 1992-03-26 | 1992-03-26 | ヘテロエピタキシャル膜の製膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6822992A JPH05275332A (ja) | 1992-03-26 | 1992-03-26 | ヘテロエピタキシャル膜の製膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275332A true JPH05275332A (ja) | 1993-10-22 |
Family
ID=13367765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6822992A Pending JPH05275332A (ja) | 1992-03-26 | 1992-03-26 | ヘテロエピタキシャル膜の製膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275332A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0908933A1 (en) * | 1997-10-08 | 1999-04-14 | Lucent Technologies Inc. | Process for bonding crystalline substrates with different crystal lattices |
| JP2007242853A (ja) * | 2006-03-08 | 2007-09-20 | Sanken Electric Co Ltd | 半導体基体及びこれを使用した半導体装置 |
| US7531428B2 (en) | 2004-11-09 | 2009-05-12 | S.O.I.Tec Silicon On Insulator Technologies | Recycling the reconditioned substrates for fabricating compound material wafers |
| US7546854B2 (en) | 2004-12-14 | 2009-06-16 | Nestec S.A. | Device and method for controlling the filling of a cup by a vending machine |
| JP2013012750A (ja) * | 2008-03-20 | 2013-01-17 | Siltronic Ag | ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法 |
| JP2017022233A (ja) * | 2015-07-09 | 2017-01-26 | 東京エレクトロン株式会社 | 縦型熱処理装置及び縦型熱処理装置の運転方法 |
-
1992
- 1992-03-26 JP JP6822992A patent/JPH05275332A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0908933A1 (en) * | 1997-10-08 | 1999-04-14 | Lucent Technologies Inc. | Process for bonding crystalline substrates with different crystal lattices |
| US5966622A (en) * | 1997-10-08 | 1999-10-12 | Lucent Technologies Inc. | Process for bonding crystalline substrates with different crystal lattices |
| US7531428B2 (en) | 2004-11-09 | 2009-05-12 | S.O.I.Tec Silicon On Insulator Technologies | Recycling the reconditioned substrates for fabricating compound material wafers |
| EP1962340A3 (en) * | 2004-11-09 | 2009-12-23 | S.O.I. TEC Silicon | Method for manufacturing compound material wafers |
| US7851330B2 (en) | 2004-11-09 | 2010-12-14 | S.O.I.Tec Silicon On Insulator Technologies | Methods for fabricating compound material wafers |
| US7968909B2 (en) | 2004-11-09 | 2011-06-28 | S.O.I.Tec Silicon On Insulator Technologies | Reconditioned substrates for fabricating compound material wafers |
| US7546854B2 (en) | 2004-12-14 | 2009-06-16 | Nestec S.A. | Device and method for controlling the filling of a cup by a vending machine |
| US7753091B2 (en) | 2004-12-14 | 2010-07-13 | Nestec S.A. | Device and method for controlling the filling of a cup by a vending machine |
| US7950424B2 (en) | 2004-12-14 | 2011-05-31 | Nestec S.A. | Device and method for controlling the filling of a cup by a vending machine |
| JP2007242853A (ja) * | 2006-03-08 | 2007-09-20 | Sanken Electric Co Ltd | 半導体基体及びこれを使用した半導体装置 |
| JP2013012750A (ja) * | 2008-03-20 | 2013-01-17 | Siltronic Ag | ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法 |
| JP2017022233A (ja) * | 2015-07-09 | 2017-01-26 | 東京エレクトロン株式会社 | 縦型熱処理装置及び縦型熱処理装置の運転方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JP3114809B2 (ja) | 半導体装置 | |
| US4994867A (en) | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| JPS63186416A (ja) | 化合物半導体基板 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 |