JPH01227424A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH01227424A JPH01227424A JP5389588A JP5389588A JPH01227424A JP H01227424 A JPH01227424 A JP H01227424A JP 5389588 A JP5389588 A JP 5389588A JP 5389588 A JP5389588 A JP 5389588A JP H01227424 A JPH01227424 A JP H01227424A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- gaas
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 150000001875 compounds Chemical class 0.000 title claims abstract description 57
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 239000000203 mixture Substances 0.000 claims abstract description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000011701 zinc Substances 0.000 claims abstract description 7
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 36
- 238000000034 method Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は化合物半導体層を備えた化合物半導体基板の構
造に関するものであり、特にシリコン基板金用いてこの
基板上に高品質の化合物半導体層を形成した化合物半導
体基板に関するものである。
造に関するものであり、特にシリコン基板金用いてこの
基板上に高品質の化合物半導体層を形成した化合物半導
体基板に関するものである。
〈従来の技術〉
^S
G a44. I n P等の化合物半導体はその優れ
た特徴を活して高性能、高機能デバイスに利用されつつ
ある。しかし化合物半導体結晶は一般に高価であり、大
面積の高品質基板結晶を得にくい等の問題点は解決され
ていない。このような問題点を克服するための試みとし
て、安価で良質、軽量なシリコンを基板としてこのシリ
コン基板上に化合物半導体層を積、、層し、さらに積層
された化合物半導体層に前述のデバイスを構成して半導
体装置を製造することが試みられている。
た特徴を活して高性能、高機能デバイスに利用されつつ
ある。しかし化合物半導体結晶は一般に高価であり、大
面積の高品質基板結晶を得にくい等の問題点は解決され
ていない。このような問題点を克服するための試みとし
て、安価で良質、軽量なシリコンを基板としてこのシリ
コン基板上に化合物半導体層を積、、層し、さらに積層
された化合物半導体層に前述のデバイスを構成して半導
体装置を製造することが試みられている。
このようなシリコン基板を用いて化合物半導体装置を製
造する方法は従来からいくつか提案されているが、未だ
結晶品位等の点でバルク結晶に劣るのが現状である。
造する方法は従来からいくつか提案されているが、未だ
結晶品位等の点でバルク結晶に劣るのが現状である。
例えばシリコン(Si)基板上に単結晶GaAs層を形
成する試みとして、現在次のような方法が試みられてい
る。
成する試みとして、現在次のような方法が試みられてい
る。
即ち、シリコン(Si)基板上にGaAs層を形成する
際に、あらかじめ予備堆積層を形成しておき、次に通常
の成長条件下でGaAsをエピタキシャル成長するいわ
ゆる二段階成長法である。予備堆積層としては、通常の
成長条件よりも低温で形成したGaAs層、Ge層、あ
るいはGaAsPとGaP及びGaAsを交互に積層し
た緩衝層などが用いられている。
際に、あらかじめ予備堆積層を形成しておき、次に通常
の成長条件下でGaAsをエピタキシャル成長するいわ
ゆる二段階成長法である。予備堆積層としては、通常の
成長条件よりも低温で形成したGaAs層、Ge層、あ
るいはGaAsPとGaP及びGaAsを交互に積層し
た緩衝層などが用いられている。
その−例としてGaAs層を予備堆積層とした二段階成
長法の成長プロセスを以下に述べる。
長法の成長プロセスを以下に述べる。
まずシリコン(Si)基板上にMOCVD法あるいはM
B E法を用いて450℃以下の温度で約100人の
GaAs層を形成しその後、通常のGaAsのエピタキ
ンヤル成長温度(600℃〜750℃)まで基板を昇温
した後、GaAs層を成長する。第2図は二段階成長法
で得られたシリコン(Si)基板13上のGaAs層4
の構造を示す模式図であり、5は予備堆積層である。
B E法を用いて450℃以下の温度で約100人の
GaAs層を形成しその後、通常のGaAsのエピタキ
ンヤル成長温度(600℃〜750℃)まで基板を昇温
した後、GaAs層を成長する。第2図は二段階成長法
で得られたシリコン(Si)基板13上のGaAs層4
の構造を示す模式図であり、5は予備堆積層である。
予備堆積層5として上記したいずれのものを用いた場合
も、SiとGaAsの界面頭載では、SiとGaAsの
格子定数の差(〜4%)により高密澄 度の不整A転位が発生し、その一部は成長中に成長方向
に伝播し、成長層を貫通する。特に成長終了後成長温度
から室温への降温中シリコン(Si)基板13とGaA
s層4間の膨張係数の大きな相違による応力は成長方向
への転位の伝播を大きく促進するため、転位は表面近傍
の活性層形成鎖酸まで到達しGaAs層4にデバイスを
作製する場合に最もデバイス性能を左右する。
も、SiとGaAsの界面頭載では、SiとGaAsの
格子定数の差(〜4%)により高密澄 度の不整A転位が発生し、その一部は成長中に成長方向
に伝播し、成長層を貫通する。特に成長終了後成長温度
から室温への降温中シリコン(Si)基板13とGaA
s層4間の膨張係数の大きな相違による応力は成長方向
への転位の伝播を大きく促進するため、転位は表面近傍
の活性層形成鎖酸まで到達しGaAs層4にデバイスを
作製する場合に最もデバイス性能を左右する。
Si基板上に形成し7たGaAs層の結晶性を高める試
みの一つとして次のような方法が試みられている。
みの一つとして次のような方法が試みられている。
即ち、表面近傍にまで到達する転位の密度を低減させる
ため、GaAs/Si界面と表面近傍層の間にInGa
As/GaAs歪超格子を介挿する方法である。歪超格
子とは格子定数が異なる2種類の半導体薄膜を交互に積
層した構造であり、−層毎の層厚が薄いので格子は歪み
ながら連続的に接続される性質を持つ。この不整合によ
り生じる歪み応力が転位線を横方向に曲げることにより
、転位表面への伝播を阻止すると考えられている。フィ
ノンヤー(Fischer)らは第3図のように、シリ
コン基板13上にGaAsからなる予備堆積層5及びバ
ッファ層2を形成し、該バッファ層2とGaAs層4と
の間にI no、1s G ao、ss As/GaA
s交互層3を介挿して転位密度の低減化を報告している
(APL、Vol、48.P、1221.1986)。
ため、GaAs/Si界面と表面近傍層の間にInGa
As/GaAs歪超格子を介挿する方法である。歪超格
子とは格子定数が異なる2種類の半導体薄膜を交互に積
層した構造であり、−層毎の層厚が薄いので格子は歪み
ながら連続的に接続される性質を持つ。この不整合によ
り生じる歪み応力が転位線を横方向に曲げることにより
、転位表面への伝播を阻止すると考えられている。フィ
ノンヤー(Fischer)らは第3図のように、シリ
コン基板13上にGaAsからなる予備堆積層5及びバ
ッファ層2を形成し、該バッファ層2とGaAs層4と
の間にI no、1s G ao、ss As/GaA
s交互層3を介挿して転位密度の低減化を報告している
(APL、Vol、48.P、1221.1986)。
〈発明か解決しようとする課題〉
上記した従来の方法によれば、格子不整合転位の発生を
抑制し、転位密度をある程度低減することができるもの
の、単結晶化合物半導体基板に比較すると数桁大きい転
位密度を示している。このため特注の良い化合物半導体
素子をかかる化合物半導体基板上に形成することは困難
である。
抑制し、転位密度をある程度低減することができるもの
の、単結晶化合物半導体基板に比較すると数桁大きい転
位密度を示している。このため特注の良い化合物半導体
素子をかかる化合物半導体基板上に形成することは困難
である。
〈課題を解決するための手段〉
本発明は上述する問題点を解決するためになされtもの
で、 ほぼ(111)面を表面とする81基板と、該Si基板
上に形成され、ジンクブレンド型結晶構造を有する第1
の化合物半導体層と、該第1の化合物半導体層と前記S
i基板との間に介挿され、互いに弾性定数の異なる第2
及び第3の化合物半導体層を交互に積層させた交互層と
、をVi&えてなる化合物半導体基板を提供するもので
ある。
で、 ほぼ(111)面を表面とする81基板と、該Si基板
上に形成され、ジンクブレンド型結晶構造を有する第1
の化合物半導体層と、該第1の化合物半導体層と前記S
i基板との間に介挿され、互いに弾性定数の異なる第2
及び第3の化合物半導体層を交互に積層させた交互層と
、をVi&えてなる化合物半導体基板を提供するもので
ある。
この時、交互層は組成の異なる2種類の化合物半導体、
或いは同一の組成ではあるが、添加不純物の元素又は量
が異なる2種類の化合物半導体にて形成される。
或いは同一の組成ではあるが、添加不純物の元素又は量
が異なる2種類の化合物半導体にて形成される。
〈作 用〉
Si基板上に成長した化合物半導体では、その界面で発
生した不整合転位の一部が化合物半導体表面まで貫通し
、結晶の品質を著しく低下させる。
生した不整合転位の一部が化合物半導体表面まで貫通し
、結晶の品質を著しく低下させる。
本発明では、この貫通転位を吸収する中間層として、交
互層を化合物半導体層中に介在させた構造にしている。
互層を化合物半導体層中に介在させた構造にしている。
交互層を形成する2種類の化合物半導体は互いに弾性定
数が異なるので、交互層を貫通しようとする転位は交互
層中の各層間の界面でし力を受け、はとんどの駈位は水
平方向に曲げられ成長側面に向かうことになる。その結
果、交互層より上部の化合物半導体層が極めて低転位密
度の高品質層となることが可能である。
数が異なるので、交互層を貫通しようとする転位は交互
層中の各層間の界面でし力を受け、はとんどの駈位は水
平方向に曲げられ成長側面に向かうことになる。その結
果、交互層より上部の化合物半導体層が極めて低転位密
度の高品質層となることが可能である。
次に、この交互層を挾むことと、Si (111)面上
に成長することとを組み合わせることで、より高品質な
化合物半導体層が得、られることを説明する。GaAs
、AJAs、InAs、InP等、多くの化合物半導体
はジンクブレンド型の結晶構造をしており、(111)
面が滑り面である。又、ジンクブレンド型の結晶構造を
持った2種類の化合物半導体から成る混晶半導体におい
ても(111)互層について、以下で考える。Si (
111)面上に成長した化合物半導体は[1113軸を
界面に垂界面は滑り面である(111)面と平行となり
、転位9が界面に平行に走り易くなる。これに対し、例
えば第6図、第7図に示すように実験例の多いSi (
100)面上に形成した交互層6a、?aの場合、交互
層6a、7aの界面は(100)面であり、転位が存在
できるのは(111)面群と(100)面とが交わる4
方向のみであって、転位11のように動きにくい。これ
は他のSi (111)面以外の面上に形成した交互層
についても同様である。
に成長することとを組み合わせることで、より高品質な
化合物半導体層が得、られることを説明する。GaAs
、AJAs、InAs、InP等、多くの化合物半導体
はジンクブレンド型の結晶構造をしており、(111)
面が滑り面である。又、ジンクブレンド型の結晶構造を
持った2種類の化合物半導体から成る混晶半導体におい
ても(111)互層について、以下で考える。Si (
111)面上に成長した化合物半導体は[1113軸を
界面に垂界面は滑り面である(111)面と平行となり
、転位9が界面に平行に走り易くなる。これに対し、例
えば第6図、第7図に示すように実験例の多いSi (
100)面上に形成した交互層6a、?aの場合、交互
層6a、7aの界面は(100)面であり、転位が存在
できるのは(111)面群と(100)面とが交わる4
方向のみであって、転位11のように動きにくい。これ
は他のSi (111)面以外の面上に形成した交互層
についても同様である。
さらに、成長終了後、成長温度から室温に降温する場合
、交互層6a、7aとSi基板との熱膨張係数が異なる
ため、交互層内に応力を生じ、この応力により転位が移
動する。Si (111)面上に形成した交互層6.7
の場合、転位9は界面に平行な(111)面上を移動す
る念め、交互層6.7を貫通することは少ない。しかし
く111)面以外のSi面上に形成した交互層6a、7
aの場合はすべての(111)面、が交互層6a、7a
を横切っているため、転位11は応力によシ交互層6a
。
、交互層6a、7aとSi基板との熱膨張係数が異なる
ため、交互層内に応力を生じ、この応力により転位が移
動する。Si (111)面上に形成した交互層6.7
の場合、転位9は界面に平行な(111)面上を移動す
る念め、交互層6.7を貫通することは少ない。しかし
く111)面以外のSi面上に形成した交互層6a、7
aの場合はすべての(111)面、が交互層6a、7a
を横切っているため、転位11は応力によシ交互層6a
。
7aを越えて移動し交互層6a、7aを貫通する。
以上述べたように、S i (111)面上に形成した
交互層6.7は、他の面のSi上に成長した交互層6a
、7aに比較してはるかに少ない転位しか貫通させず、
その上に形成される化合物半導体層は転位の少ない品質
の優れた結晶となる。
交互層6.7は、他の面のSi上に成長した交互層6a
、7aに比較してはるかに少ない転位しか貫通させず、
その上に形成される化合物半導体層は転位の少ない品質
の優れた結晶となる。
〈実施例〉
以下、本発明の2つの実施例を第1図を参照しながら説
明するが、本発明はこれに限定されるものではない。
明するが、本発明はこれに限定されるものではない。
は)面方位が(111)面より0.5°ずれたSi基板
18を硝酸ボイルとバッフアートフッ酸とに交互に数回
浸漬して表面歪層を取り除く。Si基板18をパップア
ートフッ酸に最後に浸漬し、水洗した後、MOCVD成
長装置内に入れる。この時、先ずSi基板13の温度を
900℃以上に上げ、これを10分間保持してSi基板
1Bに形成された酸化膜(図示せず)を飛ばす11次に
Si基板184−温度450℃で150λのGaAs予
備堆積層5をSi基板18上に成長した後、700℃に
昇温しで5分間保持する。このSi基板18を700℃
に保持したまま1.5μmのGaAsバッファ層2を前
記GaAs予備堆積層6上に形成した後、同じく700
℃でI no、O5ca(+、96 As 100λと
GaAs100λとを交互に6周期成長させて交互層8
とする。さらに700℃で該交互層8上に1.5μmの
単結晶GaAs層4を形成してGaAs基板を得る。
18を硝酸ボイルとバッフアートフッ酸とに交互に数回
浸漬して表面歪層を取り除く。Si基板18をパップア
ートフッ酸に最後に浸漬し、水洗した後、MOCVD成
長装置内に入れる。この時、先ずSi基板13の温度を
900℃以上に上げ、これを10分間保持してSi基板
1Bに形成された酸化膜(図示せず)を飛ばす11次に
Si基板184−温度450℃で150λのGaAs予
備堆積層5をSi基板18上に成長した後、700℃に
昇温しで5分間保持する。このSi基板18を700℃
に保持したまま1.5μmのGaAsバッファ層2を前
記GaAs予備堆積層6上に形成した後、同じく700
℃でI no、O5ca(+、96 As 100λと
GaAs100λとを交互に6周期成長させて交互層8
とする。さらに700℃で該交互層8上に1.5μmの
単結晶GaAs層4を形成してGaAs基板を得る。
上記実施例+Uにおいて、I no、05 Gao、;
+s AsとGaAsによる交互層について述べたが、
本発明はこれに限定されるものではなく、他のジンクブ
レンド構造の化合物半導体あるいはその混晶半導体によ
り形成される他の交互層についても同様に適用できるも
のであることは言うまでもない。又、単結晶層としてG
aAsについて述べたが、これについてもInP等他の
ジンクブレンド構造の化合物半導体を同様に適用できる
。
+s AsとGaAsによる交互層について述べたが、
本発明はこれに限定されるものではなく、他のジンクブ
レンド構造の化合物半導体あるいはその混晶半導体によ
り形成される他の交互層についても同様に適用できるも
のであることは言うまでもない。又、単結晶層としてG
aAsについて述べたが、これについてもInP等他の
ジンクブレンド構造の化合物半導体を同様に適用できる
。
(21面方位が(111)面より0.5°ずれたSi基
板11を硝酸ボイルとバッフアートフッ酸とに交互に数
回浸漬して表面歪層を取り除く。Si基板13をバッフ
アートフッ酸に最後に浸漬し水洗した後、MOCVD成
長装置内に入れる。
板11を硝酸ボイルとバッフアートフッ酸とに交互に数
回浸漬して表面歪層を取り除く。Si基板13をバッフ
アートフッ酸に最後に浸漬し水洗した後、MOCVD成
長装置内に入れる。
この時、先ずSi基板18の温度を9QO”C以上に上
げ、これを10分間保持してSi基板13に形成された
酸化膜(図示せず)を飛ばす。
げ、これを10分間保持してSi基板13に形成された
酸化膜(図示せず)を飛ばす。
次にSi基板18温度450℃で150人のGaAs予
備堆積層5をSi基板18上に成長した後、790℃に
昇温して5分間保持する。
備堆積層5をSi基板18上に成長した後、790℃に
昇温して5分間保持する。
このSi基板18を700℃に保持したまま1μmの無
添加GaAsパ・ノファ層2を前記GaAs予備堆積層
5上に形成した後、同じく700℃でSiをI X I
Q19ex−”の濃度で添加した単結晶GaAs層0
.1μmと無添加の単結晶GaAs層0.1μ購とを交
互に5対積層させて交互層3とする。さらに700℃で
該交互層a上に1μmの単結晶GaAs層4を形成して
、GaAs基板を得る。
添加GaAsパ・ノファ層2を前記GaAs予備堆積層
5上に形成した後、同じく700℃でSiをI X I
Q19ex−”の濃度で添加した単結晶GaAs層0
.1μmと無添加の単結晶GaAs層0.1μ購とを交
互に5対積層させて交互層3とする。さらに700℃で
該交互層a上に1μmの単結晶GaAs層4を形成して
、GaAs基板を得る。
上記実施例(2)において、無添加とSi添加による交
互層について述べたが、本発明はこれに限定されるもの
ではなく、他の元素を用いる場合、2種の元素を交互に
添加する場合さらに添加量を変える場合についても同様
に適用できることは言うまでもない。又、先述の実施例
同様、単結晶層としてGaAs以外の他のジンクブレン
ド構造の化合物半導体も適用できる。
互層について述べたが、本発明はこれに限定されるもの
ではなく、他の元素を用いる場合、2種の元素を交互に
添加する場合さらに添加量を変える場合についても同様
に適用できることは言うまでもない。又、先述の実施例
同様、単結晶層としてGaAs以外の他のジンクブレン
ド構造の化合物半導体も適用できる。
上記実施例fi+、 (2+において、面方位(111
)面より0.5°ずれたSi基板を用いたが、本発明は
これに限定されるものではなく、表面上に所望化合物半
導体が成長でき、上述の作用が得られるずhであhば何
度ずれてもよい。発明者はO乃至4゜の範囲において(
111)面より面方位のずれたSi基板であれば適用で
きることを確認した。
)面より0.5°ずれたSi基板を用いたが、本発明は
これに限定されるものではなく、表面上に所望化合物半
導体が成長でき、上述の作用が得られるずhであhば何
度ずれてもよい。発明者はO乃至4゜の範囲において(
111)面より面方位のずれたSi基板であれば適用で
きることを確認した。
このように、ほぼ(111)面を表面とする81基板を
用い、素子を形成したい化合物半導体層の表面近傍と前
記基板との間に交互層を介挿することにより、前記化合
物半導体層の表面近傍の転位密度が低減され、良質の化
合物半導体単結晶が成長された化合物半導体基板を製造
できる。
用い、素子を形成したい化合物半導体層の表面近傍と前
記基板との間に交互層を介挿することにより、前記化合
物半導体層の表面近傍の転位密度が低減され、良質の化
合物半導体単結晶が成長された化合物半導体基板を製造
できる。
〈発明の効果〉
本発明により、表面近傍の転位の少ない化合物半導体層
をSi基板上に形成した化合物半導体基板が得られる。
をSi基板上に形成した化合物半導体基板が得られる。
したがってこの基板を化合物半導体素子形成用基板とし
て用いることにより、高品質でかつ軽量な化合物半導体
装置の製造が可能となる。
て用いることにより、高品質でかつ軽量な化合物半導体
装置の製造が可能となる。
第1図は本発明の交互層を挾んだ5i(111)基板上
の化合物半導体基板の構造図、第2図及び第3図は従来
の化合物半導体基板の構造図、第4図は(111)面を
界面とする交互層中の転位の振舞を示す断面図、第5図
は第4図の平面図、第6図は(100)面を界面とする
交互層中の転位の振舞を示す断面図、第7図は第6図の
平面図である。 1・・・Si (111)基板、2・・・化合物半導体
バ・ノファ層、3・・・交互層、4・・・化合物半導体
層、5・・・予備堆積層、6,6a・・・交互層を構成
している1種類の化合物半導体層、7,7a・・・交互
層を構成している、化合物半導体層6或いは6aと異な
るもう1種類の化合物半導体層、8・・・転位、9・・
・界面に平行な転位の部分、10・・・(111)面上
にあるが、界面に平行でない方向に向いている転位の部
分、11・・・(111)面上でかつ界面に平行な方向
に向いている転位の部分、12・・・(111)面上に
あるが、界面に平行でない方向に向いている転位の部分
、13・・・Si基板
の化合物半導体基板の構造図、第2図及び第3図は従来
の化合物半導体基板の構造図、第4図は(111)面を
界面とする交互層中の転位の振舞を示す断面図、第5図
は第4図の平面図、第6図は(100)面を界面とする
交互層中の転位の振舞を示す断面図、第7図は第6図の
平面図である。 1・・・Si (111)基板、2・・・化合物半導体
バ・ノファ層、3・・・交互層、4・・・化合物半導体
層、5・・・予備堆積層、6,6a・・・交互層を構成
している1種類の化合物半導体層、7,7a・・・交互
層を構成している、化合物半導体層6或いは6aと異な
るもう1種類の化合物半導体層、8・・・転位、9・・
・界面に平行な転位の部分、10・・・(111)面上
にあるが、界面に平行でない方向に向いている転位の部
分、11・・・(111)面上でかつ界面に平行な方向
に向いている転位の部分、12・・・(111)面上に
あるが、界面に平行でない方向に向いている転位の部分
、13・・・Si基板
Claims (1)
- 【特許請求の範囲】 1、ほぼ(111)面を表面とするシリコン基板と該シ
リコン基板上に形成され、ジンクブレンド型結晶構造を
有する第1の化合物半導体層と、該第1の化合物半導体
層と、前記シリコン基板との間に介挿され、互いに弾性
定数の異なる第2、及び第3の化合物半導体層を交互に
積層させた交互層と、 を備えてなることを特徴とする化合物半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5389588A JPH01227424A (ja) | 1988-03-08 | 1988-03-08 | 化合物半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5389588A JPH01227424A (ja) | 1988-03-08 | 1988-03-08 | 化合物半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01227424A true JPH01227424A (ja) | 1989-09-11 |
Family
ID=12955458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5389588A Pending JPH01227424A (ja) | 1988-03-08 | 1988-03-08 | 化合物半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01227424A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038460A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038463A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038461A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038464A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
-
1988
- 1988-03-08 JP JP5389588A patent/JPH01227424A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038460A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038463A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038461A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
WO2010038464A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
JP2010226082A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
JP2010226081A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
JP2010226080A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
JP2010226079A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
US20110180849A1 (en) * | 2008-10-02 | 2011-07-28 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
US20110186911A1 (en) * | 2008-10-02 | 2011-08-04 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
CN102171793A (zh) * | 2008-10-02 | 2011-08-31 | 住友化学株式会社 | 半导体基板、电子器件、以及半导体基板的制造方法 |
CN102171791A (zh) * | 2008-10-02 | 2011-08-31 | 住友化学株式会社 | 半导体基板、电子器件、以及半导体基板的制造方法 |
US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4965224A (en) | Process for fabricating an INP semiconductor thin film on silicon | |
JPH0274600A (ja) | メモリ・セルの製造方法 | |
JP3114809B2 (ja) | 半導体装置 | |
JPH04315419A (ja) | 元素半導体基板上の絶縁膜/化合物半導体積層構造 | |
JPH01227424A (ja) | 化合物半導体基板 | |
JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
JP3350855B2 (ja) | Iii族窒化物半導体基板の製造方法 | |
JP2797425B2 (ja) | 半導体結晶成長方法 | |
Ishida | The two-step growth mechanism of MOCVD GaAs/Si | |
JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
JPH07107895B2 (ja) | 化合物半導体基板 | |
JPH05267175A (ja) | 化合物半導体基板 | |
JPH0263115A (ja) | 薄膜の選択成長方法 | |
JP2522428B2 (ja) | GaAs基板上にInP層を結晶成長させる方法 | |
JPH01120011A (ja) | InP半導体薄膜の製造方法 | |
JP2802439B2 (ja) | 半導体基板 | |
JPH04199812A (ja) | 半導体結晶成長方法 | |
JPH05175144A (ja) | 半導体装置およびその製造方法 | |
JPH05275328A (ja) | 半導体基板の形成方法 | |
JPH03265122A (ja) | 半導体装置 | |
JPH02263427A (ja) | 化合物半導体基板およびその製造方法 | |
JPH0496320A (ja) | 薄膜半導体結晶成長法 | |
JPH0779079B2 (ja) | 化合物半導体の成長方法 | |
JPH05283336A (ja) | 化合物半導体層の形成方法 |