JP2797425B2 - 半導体結晶成長方法 - Google Patents
半導体結晶成長方法Info
- Publication number
- JP2797425B2 JP2797425B2 JP12510489A JP12510489A JP2797425B2 JP 2797425 B2 JP2797425 B2 JP 2797425B2 JP 12510489 A JP12510489 A JP 12510489A JP 12510489 A JP12510489 A JP 12510489A JP 2797425 B2 JP2797425 B2 JP 2797425B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- layer
- gaas
- crystal
- thermal cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000002109 crystal growth method Methods 0.000 title claims 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔概 要〕 本発明は化合物半導体のヘテロ・エピタキシャル成長
に関し、 ヘテロ接合面に発生する格子欠陥の成長層への伝播を
抑止するために行う熱サイクルアニールの効果を高める
ことを目的とし、 ヘテロ・エピタキシャル成長結晶が低温になった時に
生じる歪みを助長する応力を内包する皮膜をエピタキシ
ャル成長層表面に被着させて、熱サイクルアニールを施
す構成とする。
に関し、 ヘテロ接合面に発生する格子欠陥の成長層への伝播を
抑止するために行う熱サイクルアニールの効果を高める
ことを目的とし、 ヘテロ・エピタキシャル成長結晶が低温になった時に
生じる歪みを助長する応力を内包する皮膜をエピタキシ
ャル成長層表面に被着させて、熱サイクルアニールを施
す構成とする。
典型的な材料構成は基板がSi、ヘテロ・エピテキシャ
ル成長層がGaAs、歪み助長皮膜がSiNである。また、熱
サイクルアニールによって転位をループ化させた後、必
要に応じて化合物半導体層を新たにエピタキシャル成長
させる。
ル成長層がGaAs、歪み助長皮膜がSiNである。また、熱
サイクルアニールによって転位をループ化させた後、必
要に応じて化合物半導体層を新たにエピタキシャル成長
させる。
本発明は化合物半導体のヘテロ・エピタキシャル成長
に関わり、特に格子定数の違いに因り発生する転位等の
欠陥を成長層中に伝播させないための処理に関わる。
に関わり、特に格子定数の違いに因り発生する転位等の
欠陥を成長層中に伝播させないための処理に関わる。
砒化ガリウム（以下、GaAs）のような化合物半導体に
形成した能動素子は動作特性が優れており、これを集積
化したICの開発・製造が盛んに行われている。そのよう
なICを形成する基板としてGaAs単結晶を用いることは勿
論可能であるが、機械的強度や結晶性、更に経済性の観
点からすれば、単結晶シリコン（以下、Si）を下地とし
てGaAsをエピタキシャル成長させたヘテロ・エピタキシ
ャル基板を用いることが望ましく、この種の基板を形成
する技術の開発も盛んである。
形成した能動素子は動作特性が優れており、これを集積
化したICの開発・製造が盛んに行われている。そのよう
なICを形成する基板としてGaAs単結晶を用いることは勿
論可能であるが、機械的強度や結晶性、更に経済性の観
点からすれば、単結晶シリコン（以下、Si）を下地とし
てGaAsをエピタキシャル成長させたヘテロ・エピタキシ
ャル基板を用いることが望ましく、この種の基板を形成
する技術の開発も盛んである。
Si基板上にGaAsをエピタキシャル成長させること自体
は今日の技術水準では容易と言ってもよいが、両者の格
子定数に約４％の差があり、この不整合のため界面付近
で転位が発生してエピタキシャル成長層に伝播するの
で、これを如何にして抑止するかという課題に対して
は、まだ十分満足出来る答えは得られていない。
は今日の技術水準では容易と言ってもよいが、両者の格
子定数に約４％の差があり、この不整合のため界面付近
で転位が発生してエピタキシャル成長層に伝播するの
で、これを如何にして抑止するかという課題に対して
は、まだ十分満足出来る答えは得られていない。
格子不整合に起因して発生した転位を成長層に伝播さ
せない方法の一つに熱サイクルアニールがある。これは
例えば、成長温度800℃でSi基板にGaAsをエピタキシャ
ル成長させた後、850℃と550℃の間の温度の昇降を繰り
返す処理であって、ヘテロ接合両層の熱膨張係数の違い
によって圧縮／引張応力を繰り返し与え、転位を移動さ
せてこれをループ化し或いは消滅させるものである。
せない方法の一つに熱サイクルアニールがある。これは
例えば、成長温度800℃でSi基板にGaAsをエピタキシャ
ル成長させた後、850℃と550℃の間の温度の昇降を繰り
返す処理であって、ヘテロ接合両層の熱膨張係数の違い
によって圧縮／引張応力を繰り返し与え、転位を移動さ
せてこれをループ化し或いは消滅させるものである。
第２図を参照しながらこれを説明すると、Si基板上に
GaAsをエピタキシャル成長させた状態では、図（ａ）の
如く、界面に発生した転位４はGaAsエピタキシャル成長
層２の中を表面にまで延びて存在しているが、これに熱
サイクルアニールを施すと、同図（ｂ）の如く転位の大
半は界面近傍でループ化し或いは消滅して、GaAs層の表
層付近の転位密度が低下する。
GaAsをエピタキシャル成長させた状態では、図（ａ）の
如く、界面に発生した転位４はGaAsエピタキシャル成長
層２の中を表面にまで延びて存在しているが、これに熱
サイクルアニールを施すと、同図（ｂ）の如く転位の大
半は界面近傍でループ化し或いは消滅して、GaAs層の表
層付近の転位密度が低下する。
この熱サイクルアニールによって欠陥が低減されたエ
ピタキシャル層は、それ自体を素子形成層とすることも
あるが、これをバッファ層として素子形成用のGaAs層を
更にエピタキシャル成長させることにより、素子得性を
より優れたものとすることが通常行われている。
ピタキシャル層は、それ自体を素子形成層とすることも
あるが、これをバッファ層として素子形成用のGaAs層を
更にエピタキシャル成長させることにより、素子得性を
より優れたものとすることが通常行われている。
〔発明が解決しようとする課題〕 第５図は後に説明するように本発明の欠陥密度低減の
効果を示す図であるが、同図に従来技術として示されて
いる如く、公知の熱サイクル処理によれば、欠陥密度は
５回の熱サイクルで１×108cm-2から６〜７×106cm-2に
低下する程度である。また、それ以上の熱サイクルを加
えても欠陥密度は殆ど変化しない。
効果を示す図であるが、同図に従来技術として示されて
いる如く、公知の熱サイクル処理によれば、欠陥密度は
５回の熱サイクルで１×108cm-2から６〜７×106cm-2に
低下する程度である。また、それ以上の熱サイクルを加
えても欠陥密度は殆ど変化しない。
本発明の目的はより有効な熱サイクルアニール法を提
供することであり、それによって欠陥密度のより低いヘ
テロ・エピタキシャル結晶を提供することである。
供することであり、それによって欠陥密度のより低いヘ
テロ・エピタキシャル結晶を提供することである。
上記課題を解決するために、本発明の成長法は単結晶
Si基板上に、熱膨張係数がSiと異なる化合物半導体の単
結晶層を第１の温度でエピタキシャル成長させる工程、 該エピタキシャル成長結晶を成長温度以下に冷却した
時に前記エピタキシャル成長層に生ずる歪みを増大させ
る応力を内包する皮膜を前記エピタキシャル成長層表面
に被着させる工程、 該皮膜を被着させたエピタキシャル結晶に、第１の温
度より高い第２の温度と第１の温度より低い第３の温度
の間で加熱／冷却を繰り返す熱サイクルアニールを施す
工程 とを包含している。
Si基板上に、熱膨張係数がSiと異なる化合物半導体の単
結晶層を第１の温度でエピタキシャル成長させる工程、 該エピタキシャル成長結晶を成長温度以下に冷却した
時に前記エピタキシャル成長層に生ずる歪みを増大させ
る応力を内包する皮膜を前記エピタキシャル成長層表面
に被着させる工程、 該皮膜を被着させたエピタキシャル結晶に、第１の温
度より高い第２の温度と第１の温度より低い第３の温度
の間で加熱／冷却を繰り返す熱サイクルアニールを施す
工程 とを包含している。
上記処理に合わせて典型的な材料を当てはめた構成例
が第１図に示されており、基板１がSi、ヘテロ・エピタ
キシャル成長層２がGaAs、歪み助長皮膜３が窒化珪素
（SiN）である。
が第１図に示されており、基板１がSi、ヘテロ・エピタ
キシャル成長層２がGaAs、歪み助長皮膜３が窒化珪素
（SiN）である。
従来の熱サイクルアニールの効果が十分に現れない理
由の一つは、熱サイクルの低温時に転位の移動が不活性
な点にあると考えられる。転位の動きが緩慢であると転
位どうしが衝突する確率が低下し、転位の消滅やループ
化が起こり難くなる。以下、これを詳細に説明する。
由の一つは、熱サイクルの低温時に転位の移動が不活性
な点にあると考えられる。転位の動きが緩慢であると転
位どうしが衝突する確率が低下し、転位の消滅やループ
化が起こり難くなる。以下、これを詳細に説明する。
転位の運動速度ｖは次式で表される。
ｖ＝Ｃσexp（−E0/kT） …（１） ここでＣは定数、σはGaAs中の応力、E0は転位の運動
の活性化エネルギである。
の活性化エネルギである。
応力σはSiとGaAsの熱膨張係数の差によって生じるの
で、σ＝０の温度（即ち成長温度）をTs、Ｃ′を定数と
すると、温度Ｔにおける応力は σ＝Ｃ′（Ts−Ｔ） …（２） となり、 （１）、（２）式から、転位の移動速度は ｖ＝Ｋ（Ts−Ｔ）exp（−E0/kT） …（３） となる（Ｋは定数）。
で、σ＝０の温度（即ち成長温度）をTs、Ｃ′を定数と
すると、温度Ｔにおける応力は σ＝Ｃ′（Ts−Ｔ） …（２） となり、 （１）、（２）式から、転位の移動速度は ｖ＝Ｋ（Ts−Ｔ）exp（−E0/kT） …（３） となる（Ｋは定数）。
この転位の速度と温度の関係を図示したものが第３図
であり、同図中に細い実線で示したものが上に述べた通
常の場合である。図の縦軸は転位の速度であるが、中央
がｖ＝０であり、上下に離れるほど夫々の方向に速く動
くことになる。
であり、同図中に細い実線で示したものが上に述べた通
常の場合である。図の縦軸は転位の速度であるが、中央
がｖ＝０であり、上下に離れるほど夫々の方向に速く動
くことになる。
（３）式から、exp（−E0/kT）の項の影響で高温ほど
転位の動きは速く、低温ほど鈍いことが判る。これは第
３図で言うと、成長速度Ts以下では正方向の運動速度を
示す曲線の勾配が緩やかであることに対応する。
転位の動きは速く、低温ほど鈍いことが判る。これは第
３図で言うと、成長速度Ts以下では正方向の運動速度を
示す曲線の勾配が緩やかであることに対応する。
本発明の如くGaAs層の上にSiN膜が被着していると、
この皮膜は引張応力を内包しているため、その応力σ０
が加わって（３）式は ｖ′＝〔Ｋ（Ts−Ｔ）＋σ０〕 exp（−E0/kT） …（４） と変わる。
この皮膜は引張応力を内包しているため、その応力σ０
が加わって（３）式は ｖ′＝〔Ｋ（Ts−Ｔ）＋σ０〕 exp（−E0/kT） …（４） と変わる。
（４）式の関係を図示すると第３図の太い実線のよう
になる。見掛け上ｖ＝０の温度が変移した形であり、低
温側の正の移動速度が増す。高温側の負方向の移動速度
は若干減少するが、本来絶対値の大きい部分であり、必
要な場合には処理温度を僅かに高めることで十分に補償
することが出来る。
になる。見掛け上ｖ＝０の温度が変移した形であり、低
温側の正の移動速度が増す。高温側の負方向の移動速度
は若干減少するが、本来絶対値の大きい部分であり、必
要な場合には処理温度を僅かに高めることで十分に補償
することが出来る。
このような皮膜を設ける総合的な効果は、低温時の転
位の移動速度の上昇が大きく影響することにより、転位
の消滅やループ化の促進となって現れる。
位の移動速度の上昇が大きく影響することにより、転位
の消滅やループ化の促進となって現れる。
本発明の基本となる技術思想は、熱サイクルアニール
に於いて転位の動きが緩慢となる低温での応力を増強す
ることによって転位の消滅を促進しようとするものであ
り、基板と成長層の熱膨張係数の関係が逆転している組
み合わせでは、応力増強のための皮膜として圧縮応力を
内包する材料が用いられる。
に於いて転位の動きが緩慢となる低温での応力を増強す
ることによって転位の消滅を促進しようとするものであ
り、基板と成長層の熱膨張係数の関係が逆転している組
み合わせでは、応力増強のための皮膜として圧縮応力を
内包する材料が用いられる。
Si（100）面上に、トリメチルガリウム（TMG）および
アルシン（AsH3）を原料とするMOCVD法により、GaAsを
３μｍの厚さにエピタキシャル成長させる。処理条件は
基板温度が700℃、圧力は70Torrである。
アルシン（AsH3）を原料とするMOCVD法により、GaAsを
３μｍの厚さにエピタキシャル成長させる。処理条件は
基板温度が700℃、圧力は70Torrである。
このGaAs層表面に、SiH4、NH3を原料とするCVD法によ
ってSiN膜を1000Å成長させる。SiNは正確にはSiNxと記
されるべきものであるが、通常のｘ値の範囲では一様に
引張応力を内包するので、本明細書ではSiNと表記して
いる。
ってSiN膜を1000Å成長させる。SiNは正確にはSiNxと記
されるべきものであるが、通常のｘ値の範囲では一様に
引張応力を内包するので、本明細書ではSiNと表記して
いる。
SiN膜を被着したエピタキシャル結晶を上限温度850
℃、下限温度550℃の間で熱サイクルを５回行う。雰囲
気はAsH3である。
℃、下限温度550℃の間で熱サイクルを５回行う。雰囲
気はAsH3である。
第５図に太い実線で示したように、上記実施例では欠
陥密度が１×108cm-2から略５×105cm-2に減少してい
る。欠陥密度低減の目的を達した後、SiN膜膜は通常の
処理法によって除去される。
陥密度が１×108cm-2から略５×105cm-2に減少してい
る。欠陥密度低減の目的を達した後、SiN膜膜は通常の
処理法によって除去される。
GaAsICでは最下層にノンドープのバッファ層を設ける
ことが多いから、上記熱サイクルアニール層をバッファ
層とし、その上に素子形成用の化合物半導体層をエピタ
キシャル成長させれば、欠陥密度が十分に低いGaAs結晶
が得られる。
ことが多いから、上記熱サイクルアニール層をバッファ
層とし、その上に素子形成用の化合物半導体層をエピタ
キシャル成長させれば、欠陥密度が十分に低いGaAs結晶
が得られる。
上記実施例に於ける材料の組み合わせの他、熱サイク
ルアニール層としてAlGaAs、InGaAs、GaAsPを用いるこ
とが出来る。またこれ等の材料は、熱サイクルアニール
層上に重ねてエピタキシャル成長させる材料でもある
が、熱サイクルアニール層にGaAsを用い、その上に異組
成の半導体層を成長させる場合には、第４図に示す如
く、歪超格子５を介してエピタキシャル成長させること
が、第２のエピタキシャル層６の欠陥密度の低減に有効
である。
ルアニール層としてAlGaAs、InGaAs、GaAsPを用いるこ
とが出来る。またこれ等の材料は、熱サイクルアニール
層上に重ねてエピタキシャル成長させる材料でもある
が、熱サイクルアニール層にGaAsを用い、その上に異組
成の半導体層を成長させる場合には、第４図に示す如
く、歪超格子５を介してエピタキシャル成長させること
が、第２のエピタキシャル層６の欠陥密度の低減に有効
である。
以上説明したように、本発明の方法により、欠陥密度
がより減少したヘテロ・エピタキシャル結晶を得ること
が出来、それによって特性のより優れた化合物半導体集
積回路が形成されることになる。
がより減少したヘテロ・エピタキシャル結晶を得ること
が出来、それによって特性のより優れた化合物半導体集
積回路が形成されることになる。
第１図は本発明実施例の構造を示す模式図、 第２図は熱サイクルアニールを説明する模式図、 第３図は温度と転位の移動速度の関係を示す図、 第４図は他の実施例における層構造を示す図、 第５図は熱サイクルアニールの効果を示す図 であって、 図に於いて １はSi基板、 ２はGaAsエピタキシャル層、 ３はSiN膜、 ４は転位、 ５は歪超格子 ６は第２のエピタキシャル層 である。
Claims (3)
- 【請求項１】単結晶シリコン（Si）基板上に、熱膨張係
数がSiと異なる化合物半導体の単結晶層を第１の温度で
エピタキシャル成長させる工程、 該エピキタシャル成長結晶を第１の温度以下に冷却した
時に前記エピタキシャル成長層に生ずる歪みを増大させ
る応力を内包する皮膜を前記エピタキシャル成長層表面
に被着させる工程、 該皮膜を被着させたエピタキシャル結晶に、第１の温度
より高い第２の温度と第１の温度より低い第３の温度の
間で加熱／冷却を繰り返す熱サイクルアニールを施す工
程 とを包含することを特徴とする半導体結晶成長方法。 - 【請求項２】請求項（１）の半導体単結晶成長法に於い
て、単結晶Si基板上にエピタキシャル成長させる化合物
半導体が砒化ガリウム（GaAs）であり、該GaAs層表面に
被着させる皮膜が窒化シリコンであることを特徴とする
半導体結晶成長方法。 - 【請求項３】請求項（１）又は（２）に於ける熱サイク
ルアニール工程を実施した後、歪超格子を介し若しくは
介することなく、前記化合物半導体と同組成若しくは異
組成の化合物半導体を前記エピタキシャル成長層上にエ
ピタキシャル成長させることを特徴とする半導体結晶成
長方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12510489A JP2797425B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体結晶成長方法 |
| DE1990625994 DE69025994T2 (de) | 1989-05-18 | 1990-05-17 | Verfahren zur Herstellung eines Halbleitersubstrats |
| EP19900401320 EP0407233B1 (en) | 1989-05-18 | 1990-05-17 | Method for fabricating a semiconductor substrate |
| US07/884,284 US5210052A (en) | 1989-05-18 | 1992-05-13 | Method for fabricating a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12510489A JP2797425B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303118A JPH02303118A (ja) | 1990-12-17 |
| JP2797425B2 true JP2797425B2 (ja) | 1998-09-17 |
Family
ID=14901949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12510489A Expired - Lifetime JP2797425B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体結晶成長方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0407233B1 (ja) |
| JP (1) | JP2797425B2 (ja) |
| DE (1) | DE69025994T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19952015A1 (de) * | 1999-10-28 | 2001-05-17 | Steag Rtp Systems Gmbh | Verfahren zum thermischen Behandeln von Objekten |
| WO2007091301A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| US8389999B2 (en) | 2009-09-28 | 2013-03-05 | Massachusetts Institute Of Technology | Method to reduce dislocation density in silicon using stress |
| EP2693462B1 (en) | 2012-07-31 | 2016-06-01 | Imec | Method for manufacturing semiconductor devices |
| US9553153B1 (en) | 2015-12-02 | 2017-01-24 | International Business Machines Corporation | Post growth defect reduction for heteroepitaxial materials |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4632712A (en) * | 1983-09-12 | 1986-12-30 | Massachusetts Institute Of Technology | Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth |
-
1989
- 1989-05-18 JP JP12510489A patent/JP2797425B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-17 EP EP19900401320 patent/EP0407233B1/en not_active Expired - Lifetime
- 1990-05-17 DE DE1990625994 patent/DE69025994T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303118A (ja) | 1990-12-17 |
| DE69025994D1 (de) | 1996-04-25 |
| DE69025994T2 (de) | 1996-08-08 |
| EP0407233B1 (en) | 1996-03-20 |
| EP0407233A1 (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| CN113994032A (zh) | 电子器件用基板及其制造方法 | |
| US5210052A (en) | Method for fabricating a semiconductor substrate | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JPH0236059B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JPH11298039A (ja) | ＧａＮ層および緩衝層の成長法およびその構造 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JPH07273025A (ja) | 半導体基板 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH05144727A (ja) | ヘテロエピタキシヤルウエーハの製造方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080703 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| EXPY | Cancellation because of completion of term |