JPH0236059B2 - Kagobutsuhandotainoseichohoho - Google Patents

Kagobutsuhandotainoseichohoho

Info

Publication number
JPH0236059B2
JPH0236059B2 JP14601284A JP14601284A JPH0236059B2 JP H0236059 B2 JPH0236059 B2 JP H0236059B2 JP 14601284 A JP14601284 A JP 14601284A JP 14601284 A JP14601284 A JP 14601284A JP H0236059 B2 JPH0236059 B2 JP H0236059B2
Authority
JP
Japan
Prior art keywords
temperature
compound semiconductor
buffer layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14601284A
Other languages
English (en)
Other versions
JPS6126216A (ja
Inventor
Masahiro Akyama
Yoshihiro Kawarada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP14601284A priority Critical patent/JPH0236059B2/ja
Publication of JPS6126216A publication Critical patent/JPS6126216A/ja
Publication of JPH0236059B2 publication Critical patent/JPH0236059B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はSi基板上にSaAs等の−族化合物
半導体をエピタキシヤル成長させる化合物半導体
の成長方法に関する。
（従来の技術） 一般にGaAs等の−族半導体はSiよりも格
子定数が大きく、直接Si基板上にエピタキシヤル
成長させると多結晶が成長し、良質の単結晶層を
得ることはできない。そのため、Si基板と−
放半導体の成長層の間に何等かのバツフア層が必
要であつた。従来、このような分野の技術として
Applied Physics Letters、38（10）、15May1981
（米）P.779に記載されるものがあり、そこでは
GaAsの成長層を目的とする場合にはGaAsと格
子定数の近いGe膜をバツフア層として用いるこ
とが記載されている。また他の従来技術として本
願出願人が特願昭58−118078号として提案した技
術があり、そこでは成長を目的とする−族化
合物半導体を基板上で充分にはマイグレーシヨン
できないような低温でまず数百Å成長させ、その
後で通常の成長温度まで昇温して目的とする半導
体とこれに格子定数の近い他の半導体の薄膜を交
互に成長させてバツフア層を形成したものであ
り、GaAsの成長層を目的とる場合にはGaAsと
GaAlAsとを交互に成長させてそのバツフア層と
していた。
（発明が解決しようとする問題点） これ等のバツフア層を介することによつてSi上
に表面が鏡面の比較的高品質の−族半導体の
結晶層を成長させることが可能であるが、Si基板
の（100）面上に成長させるとアンテイフエイズ
ドメイン構造の結晶層が成長しやすいという欠点
があつた。
本発明はこの欠点を除去しSi基板の（100）面
上に単一のドメインかなる−族化合物半導体
層を容易にエピタキシアル成長させる方法を提供
することにある。
（問題点を解決するための手段） 本発明はSi基板を水素中で800℃以上の高温で
熱処理を行う工程と、温度を下げSi基板の（100）
面上に−族化合物半導体をその構成原子が成
長時に充分にはマイグレーシヨンできない程度の
低温で2000Å以下の膜厚に成長させバツフア層を
形成する工程と、前記−族化合物半導体の通
常の成長温度か、それ以上の温度に昇温してバツ
フア層をアニールする工程と、前記バツフア層上
にバツフア層と同一物質の−族化合物半導体
を通常の成長温度で成長させる工程とを用いてSi
基板上に−族化合物半導体をエピタキシル成
長させるものである。
（作用） 本発明によれば、−族化合物半導体の成長
に先だつてSi基板を高温で熱処理し、しかる後に
温度を下げて化合物半導体の原子が充分にはマイ
グレーシヨンできない低温で2000Å以下の膜厚に
−族化合物半導体を成長させ、これを通常の
成長温度かそれ以上の温度でアニールすることに
より良好なバツフア層として機能する。さらに、
このバツフア層上にバツフア層と同一の−族
化合物半導体を通常の成長温度で成長させること
により、単一のドメインからなる−族化合物
半導体の成長層を得るものである。
実施例 以下、本発明の１実施例につき説明する。本実
施例では、Si基板の（100）面上にGaAs層を有
機金属化合物〔例えばトリメチルガリウム（以
下、TMGと称す）〕とアルシン（AsH3）を用い
る気相成長法（以下MOCVD法という）により
エピタキシアル成長させる場合について説明す
る。
まず、Si基板を洗浄後、弗酸（HF）に浸すこ
とにより表面酸化膜を除去する。そして水洗した
後このSi基板を成長炉の反応管中にセツトする。
次に成長炉中でバツフア層の成長および目的とす
る成長層（以下目的層と称す）の成長を行うので
あるが、成長炉中での工程を第１図に基づき説明
する。第１図は成長炉中での各工程１，２，３，
４における時間と温度との関係を示した図であ
り、工程１ではバツフア層および目的層の成長に
先だつてSi基板の水素中での熱処理を行い、工程
２ではバツフア層となる層を成長させ、工程３で
はバツフア層をアニールして良好なバツフア層と
し、工程４では目的層を成長させる。更に詳しく
述べると、工程１では水素を流しながら昇温して
ゆき、800℃以上の温度で所定の時間Si基板の熱
処理を行う。その温度および時間は例えば800℃
であれば30分程度、900℃であれば５〜10分程度、
これにより高い温度であればさらに短い時間で充
分である。この熱処理の次に工程２を行う。工程
２では、依然として水素は流しながら、温度を下
げてゆき、温度を400〜600℃として、輸送ガスで
ある水素に加えてアルシン、TMGの原料ガスを
流して、バツフア層となるGaAs層をSi基板の
（100）面上に成長させる。この時の温度400〜600
℃は構成原子が結晶表面で充分にはマイグレーシ
ヨンできない低い温度として設定される。また成
長される膜厚は数百Åで充分であり、約2000Å以
下であればバツフア層としての効果がある。この
ようにしてバツフア層を成長させた後、TMGの
み流すことをやめることにより、バツフア層の成
長を止め、次の工程３に移る。工程３ではアルシ
ンと水素ガスを流しながら５〜10分程度温度を上
昇させ700〜750℃の温度あるいはそれ以上とする
が、ここで工程２で成長した結晶性の悪い、また
は多結晶のGaAs薄膜が700〜750℃まで昇温して
いる間にアニールされて、単一のドメインの
GaAsをその上に成長させるための良好なバツフ
ア層としてはたらくようになる。すなわち、低温
（400〜600℃）で成長したバツフア層となる
GaAs層はアニールされている間にSi基板の影響
を受けて構成原子が再配置されて結晶性が改良さ
れるのである。この時、バツフア層の膜厚が約
2000Å以下であればアニールしている内に構成原
子が動いてその結晶性が改善されるが、これ以上
の膜厚となるとSi基板の影響による膜全体の結晶
性の改善が行われにくいためバツフア層としての
効果がなくなる。
さて、昇温させてゆく温度が700〜750℃、ある
いはそれ以上となりバツフア層のアニールが終了
すると、次の工程４に移る。工程４では、再び
TMGガスを流し、通常の成長温度（700〜750
℃）にてバツフア層上にGaAsの目的層を成長さ
せる。このようにして表面が鏡面状態で、単一ド
メインの目的層をSi基板の（100）面上に成長さ
せることができる。第２図にこのようにして成長
したSi基板上のGaAs層の断面図を示す。第２図
において、５はSi基板であり、６は成長させアニ
ールしたGaAsのバツフア層であり、７はこのバ
ツフア層６上に成長させた単１ドメインのGaAs
の目的層である。
以上、Si基板上にGaAsをMOCVD法によつて
成長させる場合について述べたが、他の−族
化合物半導体として格子定数の近いGaPはいうに
およばず、InP等についてもその成長させる温度
はそれぞれ異るが、Si基板に対する水素中での高
温熱処理を行い、その成長を目的とする半導体の
構成原子が成長中充分マイグレーシヨンできない
低温で成長させた薄膜を通常の成長温度またはそ
れ以上の温度まで昇温することによつてアニール
してバツフア層とすることにより、良好な特性を
有する目的層をSi基板上に成長させることができ
る。
（発明の効果） 本発明は以上説明したようにSi基板上に結晶性
のよい−族化合物導体を成長炉中でバツフア
層を含め連続的に成長せしめることができるとい
う利点があり、廉価で大面積のSi基板上に化合物
半導体を形成できるので、廉価高性能の太陽電
池、表示パネル等に利用することができる。また
Siは−族化合物半導体に比較して熱伝導率が
大きいので、化合物半導体を用いた電力素子には
有利である。さらに、Siの素子と−族化合物
半導体の素子を同一チツプ上に構成することも可
能となる。
【図面の簡単な説明】
第１図は本発明の１実施例の工程の説明図、第
２図は本発明の１実施例によるGaAsの成長を示
す断面図である。 １……工程１、２……工程２、３……工程３、
４……工４、５……Si基板、６……バツフア層、
７……目的層。

Claims (1)

  1. 【特許請求の範囲】 １ （100）面を表面に有するSi基板を、水素中
    で800℃以上の温度で熱処理する第１工程と、 前記Si基板の（100）面上に、あらかじめ選択
    された−族化合物半導体の構成原子が充分に
    はマイグレーシヨンできない温度で、前記−
    族化合物半導体を2000Å以下の膜厚にエピタキシ
    ヤル成長させて、バツフア層を形成する第２工程
    と、 前記第２工程の前記温度から、前記−族化
    合物半導体の通常のエピタキシヤル成長温度また
    はそれ以上の温度に昇温して、前記バツフア層を
    アニールする第３工程と、 前記バツフア層上に、前記−族化合物半導
    体の通常のエピタキシヤル成長温度で、前記−
    族化合物半導体をエピタキシヤル成長させる第
    ４工程と を有することを特徴とする化合物半導体の成長方
    法。 ２ 前記−族化合物半導体がGaAsであるこ
    とを特徴とする特許請求の範囲第１項記載の化合
    物半導体の成長方法。 ３ 前記第１工程から前記第４工程を、同一の成
    長装置内で連続して行うことを特徴とする特許請
    求の範囲第１項または第２項記載の化合物半導体
    の成長方法。
JP14601284A 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho Expired - Lifetime JPH0236059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14601284A JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14601284A JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Publications (2)

Publication Number Publication Date
JPS6126216A JPS6126216A (ja) 1986-02-05
JPH0236059B2 true JPH0236059B2 (ja) 1990-08-15

Family

ID=15398094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14601284A Expired - Lifetime JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Country Status (1)

Country Link
JP (1) JPH0236059B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563781B2 (ja) * 1986-10-07 1996-12-18 セイコーエプソン株式会社 化合物半導体薄膜の製造方法
JP2743351B2 (ja) * 1986-11-26 1998-04-22 株式会社デンソー 気相エピタキシヤル成長方法
JPH0760790B2 (ja) * 1987-05-13 1995-06-28 シャープ株式会社 化合物半導体基板
FR2637737A1 (fr) * 1988-10-07 1990-04-13 Thomson Hybrides Microondes Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication
JP2507888B2 (ja) * 1988-11-19 1996-06-19 工業技術院長 ヘテロ構造体の製造方法
JPH02178916A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
JPH02178915A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
EP0564915B1 (en) * 1992-03-26 2001-10-04 Canon Kabushiki Kaisha Methods for growing compound semiconductor layers
EP0603780B1 (en) * 1992-12-21 1998-04-29 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same

Also Published As

Publication number Publication date
JPS6126216A (ja) 1986-02-05

Similar Documents

Publication Publication Date Title
US4561916A (en) Method of growth of compound semiconductor
JP6737983B2 (ja) 応力を緩和するアモルファスＳｉＯ２中間層
JPH0236059B2 (ja) Kagobutsuhandotainoseichohoho
JPH0787187B2 (ja) ＧａＡｓ化合物半導体基板の製造方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
JP2003218031A (ja) 半導体ウェーハの製造方法
JP2797425B2 (ja) 半導体結晶成長方法
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JP2522428B2 (ja) ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法
JPH01227424A (ja) 化合物半導体基板
JPH033363A (ja) 半導体薄膜の製造方法
JPS63137412A (ja) 半導体用基板の製造方法
JPH0536605A (ja) 化合物半導体基板の製造方法
JPH0551295A (ja) 化合物半導体基板の製造方法
JPH01256113A (ja) 化合物半導体層の成長方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JPS5893228A (ja) 半導体単結晶薄膜の製造方法
JPH09106949A (ja) 化合物半導体基板及びその製造方法
JP2790492B2 (ja) 半導体薄膜の成長方法
JPH06283447A (ja) 化合物半導体薄膜の気相成長方法
JPH0573335B2 (ja)
JPH0412098A (ja) 化合物半導体及びその成長方法
JPS63239922A (ja) エピタキシヤル成長結晶体
JPH0573333B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term