JPH0412098A - 化合物半導体及びその成長方法 - Google Patents
化合物半導体及びその成長方法Info
- Publication number
- JPH0412098A JPH0412098A JP11059690A JP11059690A JPH0412098A JP H0412098 A JPH0412098 A JP H0412098A JP 11059690 A JP11059690 A JP 11059690A JP 11059690 A JP11059690 A JP 11059690A JP H0412098 A JPH0412098 A JP H0412098A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- silicon substrate
- grown
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 150000001875 compounds Chemical class 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 15
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000002048 anodisation reaction Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 230000004048 modification Effects 0.000 abstract 2
- 238000012986 modification Methods 0.000 abstract 2
- 238000007743 anodising Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 239000011148 porous material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多孔質シリコン基板」二に成長させた■−■
族、ＩＩ−Ｖｌ族、ＩＶ−ＩＶ族等の化合物半導体及び
その製造方法に関する。
族、ＩＩ−Ｖｌ族、ＩＶ−ＩＶ族等の化合物半導体及び
その製造方法に関する。
（従来の技術）
シリコン基板は、大面積化が容易であり、軽量で高い熱
伝導率を有し、安価であるところから、該基板の上に化
合物半導体を成長させる試みがなされてきた。
伝導率を有し、安価であるところから、該基板の上に化
合物半導体を成長させる試みがなされてきた。
しかし、例えば、シリコンとＧａＡｓとの間に約４％の
結晶格子定数の差があるため、シリコン基板」二に格子
定数の異なる化合物半導体のへテロエビタキンヤル成長
を行うときには、通常の成長方法では良好な結晶を得る
ことはできず、例えば、基板単結晶の面指数について角
度を僅かにずらせたオフアングルシリコン基板、Ｇｅバ
ッファ層ヲ有スるシリコン基板を用いる方法か試みられ
ている。
結晶格子定数の差があるため、シリコン基板」二に格子
定数の異なる化合物半導体のへテロエビタキンヤル成長
を行うときには、通常の成長方法では良好な結晶を得る
ことはできず、例えば、基板単結晶の面指数について角
度を僅かにずらせたオフアングルシリコン基板、Ｇｅバ
ッファ層ヲ有スるシリコン基板を用いる方法か試みられ
ている。
さらに、ｒ ５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌ
ｏｇｙ（１９８ｇ−１）日本給版ｐ、４１〜４９」の例
のように、８５０〜９００°Ｃ程度の高温でサーマルク
リーニング処理したシリコン基板の上に、４００〜４５
０℃程度の低温で２００Å以下の薄いＧａＡｓ層を成長
させ、その後通常の高温成長で目的とするＧａＡｓ単結
晶層を成長させる二段階温度成長法も試みられているが
、必ずしも良好な結晶を成長させることができなかった
。また、ＧａＡｓ歪み超格子を有するシリコン基板等を
使用する方法などが試みられているが、成長層の残留転
位は１０’／ｃｍ’程度に低減するに止まっている。
ｏｇｙ（１９８ｇ−１）日本給版ｐ、４１〜４９」の例
のように、８５０〜９００°Ｃ程度の高温でサーマルク
リーニング処理したシリコン基板の上に、４００〜４５
０℃程度の低温で２００Å以下の薄いＧａＡｓ層を成長
させ、その後通常の高温成長で目的とするＧａＡｓ単結
晶層を成長させる二段階温度成長法も試みられているが
、必ずしも良好な結晶を成長させることができなかった
。また、ＧａＡｓ歪み超格子を有するシリコン基板等を
使用する方法などが試みられているが、成長層の残留転
位は１０’／ｃｍ’程度に低減するに止まっている。
さらに、「応用物理第５７巻第１１号（１９８ｇ）第１
７１０〜１７２０頁Ｊでは、ヘテロエピタキシャル成長
に伴う界面近傍の歪み応力の緩和を目的として、陽極化
成法によりシリコン基板表面に微小孔を有する多孔質層
を形成し、接層の上にＧａＡｓを成長させることが試み
られたが、エピタキシャル層の結晶性は、バルク結晶と
比較して、良好なものを得ることはできなかった。
７１０〜１７２０頁Ｊでは、ヘテロエピタキシャル成長
に伴う界面近傍の歪み応力の緩和を目的として、陽極化
成法によりシリコン基板表面に微小孔を有する多孔質層
を形成し、接層の上にＧａＡｓを成長させることが試み
られたが、エピタキシャル層の結晶性は、バルク結晶と
比較して、良好なものを得ることはできなかった。
（発明が解決しようとする課題）
本発明は、上記の欠点を解消し、多孔質シリコン基板の
転位や歪みの吸収効果を利用することにより、二段階成
長法の特徴を生かした結晶性の優れた化合物半導体及び
その成長方法を提供しようとするものである。
転位や歪みの吸収効果を利用することにより、二段階成
長法の特徴を生かした結晶性の優れた化合物半導体及び
その成長方法を提供しようとするものである。
（課題を解決するための手段）
本発明は、多孔質シリコン基板上に成長させた化合物半
導体において、表面変成層を除去し、サーマルクリーニ
ングを施した多孔質シリコン基板の上に、低温成長によ
る厚さ１０〜５０００人の化合物半導体層と、さらにそ
の上に高温成長による化合物半導体層とを備えたことを
特徴とする化合物半導体、及び、多孔質シリコン基板上
に化合物半導体を成長させる製造方法において、陽極化
成法によりシリコン単結晶を多孔質化したシリコン基板
に対し、予め、工、チングまたは機械的研磨等を施して
該基板表面の変成層を除去し、サーマルクリーニングを
施した後、２００〜５００℃で厚さ１０〜５０００人の
化合物半導体層を低温成長させ、さらにその上に、化合
物半導体を通常の高温成長させることを特徴とする化合
物半導体の製造方法である。
導体において、表面変成層を除去し、サーマルクリーニ
ングを施した多孔質シリコン基板の上に、低温成長によ
る厚さ１０〜５０００人の化合物半導体層と、さらにそ
の上に高温成長による化合物半導体層とを備えたことを
特徴とする化合物半導体、及び、多孔質シリコン基板上
に化合物半導体を成長させる製造方法において、陽極化
成法によりシリコン単結晶を多孔質化したシリコン基板
に対し、予め、工、チングまたは機械的研磨等を施して
該基板表面の変成層を除去し、サーマルクリーニングを
施した後、２００〜５００℃で厚さ１０〜５０００人の
化合物半導体層を低温成長させ、さらにその上に、化合
物半導体を通常の高温成長させることを特徴とする化合
物半導体の製造方法である。
（作用）
従来、陽極化成法による多孔質シリコン層の形成機構の
研究の中で、多孔質層の表面に変成層（ｓｕｒｆａｃｅ
ｐｏｒｏｕｓ ｒｉｌｍ）が存在することは知られて
いたが、この変成層が異種材料間の成長に与える影響に
ついては、回答検討が加えられていなかった。
研究の中で、多孔質層の表面に変成層（ｓｕｒｆａｃｅ
ｐｏｒｏｕｓ ｒｉｌｍ）が存在することは知られて
いたが、この変成層が異種材料間の成長に与える影響に
ついては、回答検討が加えられていなかった。
本発明者等は、この変成層に着目して化合物半導体の成
長との関係を調べたところ、この変成層は多結晶又は非
晶質的な性質をもっており、熱に対して弱いため、この
−Ｌに薄膜結晶を通常の高温成長させることは適さず、
さらに、変成層表面には下部の多孔質層とは異なり１０
人程度の孔しか開いていないので、ミスフィツト転位を
低減する機構が作用しないことを見いだした。
長との関係を調べたところ、この変成層は多結晶又は非
晶質的な性質をもっており、熱に対して弱いため、この
−Ｌに薄膜結晶を通常の高温成長させることは適さず、
さらに、変成層表面には下部の多孔質層とは異なり１０
人程度の孔しか開いていないので、ミスフィツト転位を
低減する機構が作用しないことを見いだした。
そこで、本発明では、多孔質層表面の変成層を除去した
シリコン基板を、二段階成長法に適用することにより、
結晶性の優れた化合物半導体を得ることに成功した。
シリコン基板を、二段階成長法に適用することにより、
結晶性の優れた化合物半導体を得ることに成功した。
即ち、本発明を第１図に沿って説明すると、フ・ソ酸等
の溶液中で電流密度０１〜２００ｍＡ／Ｃｍ’の範囲で
陽極化成することにより、シリコン基板の表面近傍に２
０〜３００人の孔径を有する多孔質層を５〜３００ｇｍ
の厚さで生成させ（第１図（ａ））、次いで、エツチン
グ、機械的研磨等により表面変成層を除去して上記孔径
を表面に露出させ（第１図（ｂ））、さらに、８００〜
１０００℃でサーマルクリーニングした後、該シリコン
基板上に１０〜５０００人の薄い化合物半導体層を２０
０〜５００°Ｃで低温成長させ、その上に目的とする化
合物半導体層を通常の４００〜８００℃で高温成長させ
るものである（第１図（Ｃ））。第４図は、サーマルク
リーニング、低温成長及び高温成長についての時系列的
な温度制御を模式的に示した図である。なお、成長温度
及び低温成長層の厚さは、成長対象の化合物半導体と成
長法の種類により」−記の範囲で適宜選択することがで
きる。例えば、ＧａＡｓをＯＭＶＰＥ法で成長する場合
、この厚さは５０〜２０００人が好適であり、さらに好
ましくは１００〜１５００人である。また、成長温度は
２００〜５００℃の範囲で可能であるが、ＧａＡｓの場
合は３００〜４５０℃が好適である。
の溶液中で電流密度０１〜２００ｍＡ／Ｃｍ’の範囲で
陽極化成することにより、シリコン基板の表面近傍に２
０〜３００人の孔径を有する多孔質層を５〜３００ｇｍ
の厚さで生成させ（第１図（ａ））、次いで、エツチン
グ、機械的研磨等により表面変成層を除去して上記孔径
を表面に露出させ（第１図（ｂ））、さらに、８００〜
１０００℃でサーマルクリーニングした後、該シリコン
基板上に１０〜５０００人の薄い化合物半導体層を２０
０〜５００°Ｃで低温成長させ、その上に目的とする化
合物半導体層を通常の４００〜８００℃で高温成長させ
るものである（第１図（Ｃ））。第４図は、サーマルク
リーニング、低温成長及び高温成長についての時系列的
な温度制御を模式的に示した図である。なお、成長温度
及び低温成長層の厚さは、成長対象の化合物半導体と成
長法の種類により」−記の範囲で適宜選択することがで
きる。例えば、ＧａＡｓをＯＭＶＰＥ法で成長する場合
、この厚さは５０〜２０００人が好適であり、さらに好
ましくは１００〜１５００人である。また、成長温度は
２００〜５００℃の範囲で可能であるが、ＧａＡｓの場
合は３００〜４５０℃が好適である。
このように、変成層を除去して多孔質層の本来の孔径を
露出させ、かつ、サーマルクリーニング処理で基板表面
の清浄とシリコン原子の再配列を行ったシリコン基板の
上に、予め、低温成長による薄い化合物半導体層を形成
し、その上に目的とする化合物半導体層を通常の高温成
長させるため、アモルファス又は不安定な薄い結晶構造
の低温成長層が、接層の化合物半導体自身の格子定数を
保持しながら、一方でシリコン基板の多孔質層と接合し
、他方で該化合物半導体と同一の化合物半導体層の良好
な成長を可能にし、シリコン基板と最終的な化合物半導
体との格子不整合や熱膨張係数の違いによる歪みを吸収
し、残留応力と転位密度の大幅な低減を可能にした。
露出させ、かつ、サーマルクリーニング処理で基板表面
の清浄とシリコン原子の再配列を行ったシリコン基板の
上に、予め、低温成長による薄い化合物半導体層を形成
し、その上に目的とする化合物半導体層を通常の高温成
長させるため、アモルファス又は不安定な薄い結晶構造
の低温成長層が、接層の化合物半導体自身の格子定数を
保持しながら、一方でシリコン基板の多孔質層と接合し
、他方で該化合物半導体と同一の化合物半導体層の良好
な成長を可能にし、シリコン基板と最終的な化合物半導
体との格子不整合や熱膨張係数の違いによる歪みを吸収
し、残留応力と転位密度の大幅な低減を可能にした。
（実施例）
第１図の手順に従って、（ａ）のようにシリコン基板に
多孔質層を形成し、（ｂ）のように多孔質層表面の変成
層を除去し、（ｃ）のように多孔質シリコン基板の上に
二段階成長法により、ＧａＡｓ単結晶薄膜を成長させて
、その結晶性を調べた。 まず、シリコン基板への多孔
質層の形成は、シリコン基板表面をフッ酸溶液に接触さ
せて、電流密度を２０ｍＡ／ｃ＋ｎ’に調節して陽極化
成により、厚さ３０μｍの多孔質層を得た。次いて、エ
ツチングにより多孔質層の表面を厚さ０．５μｍ除去し
て変成層を取り除いた。このシリコン基板を９００°Ｃ
でサーマルクリーニング処理を施した後、ＯＭＶＰＥ法
により４２０°Ｃで厚さ１５０人のＧａＡｓ層を低温成
長させ、次いて成長温度を６５０°Ｃに上げて同じ方法
で厚さ２．５μｍのＧａＡｓ単結晶層を高温成長させた
。
多孔質層を形成し、（ｂ）のように多孔質層表面の変成
層を除去し、（ｃ）のように多孔質シリコン基板の上に
二段階成長法により、ＧａＡｓ単結晶薄膜を成長させて
、その結晶性を調べた。 まず、シリコン基板への多孔
質層の形成は、シリコン基板表面をフッ酸溶液に接触さ
せて、電流密度を２０ｍＡ／ｃ＋ｎ’に調節して陽極化
成により、厚さ３０μｍの多孔質層を得た。次いて、エ
ツチングにより多孔質層の表面を厚さ０．５μｍ除去し
て変成層を取り除いた。このシリコン基板を９００°Ｃ
でサーマルクリーニング処理を施した後、ＯＭＶＰＥ法
により４２０°Ｃで厚さ１５０人のＧａＡｓ層を低温成
長させ、次いて成長温度を６５０°Ｃに上げて同じ方法
で厚さ２．５μｍのＧａＡｓ単結晶層を高温成長させた
。
得られたＧａＡｓ単結晶層の転位密度はｌＸ１０５ｃｍ
−２と大幅に低減することができた。
−２と大幅に低減することができた。
（比較例１）
従来のシリコン基板に対し、実施例と同様にサーマルク
リーニング、低温成長及び高温成長を行って、表面に厚
さ２．５μｍのＧａＡｓ単結晶薄膜を成長させた（第２
図）。
リーニング、低温成長及び高温成長を行って、表面に厚
さ２．５μｍのＧａＡｓ単結晶薄膜を成長させた（第２
図）。
得られたＧａＡｓ単結晶層の転位密度を調べたところ、
４Ｘ１０’ｃｍ−’と大きな値を示した。
４Ｘ１０’ｃｍ−’と大きな値を示した。
（比較例２）
実施例と同様に多孔質シリコン基板を作成しく第３図（
ａ））、変成層を除去する工程を除いて、該基板に対し
て直接サーマルクリーニング処理を施し、次いで低温成
長によるＧａＡｓ層及び高温成長によるＧａＡｓ単結晶
層を形成しく第３図（ｂ））、該単結晶層の転位密度を
調べたところ、ｌＸ１０７ｃｍ−”と大きな値を示した
。
ａ））、変成層を除去する工程を除いて、該基板に対し
て直接サーマルクリーニング処理を施し、次いで低温成
長によるＧａＡｓ層及び高温成長によるＧａＡｓ単結晶
層を形成しく第３図（ｂ））、該単結晶層の転位密度を
調べたところ、ｌＸ１０７ｃｍ−”と大きな値を示した
。
（発明の効果）
本発明は、」−記の構成を採用することにより、シリコ
ン基板に対して格子定数及び熱膨張係数の異なる化合物
半導体を成長させ、成長温度から室温に冷却しても、化
合物半導体成長層の残留応力を低く抑えることができ、
低転位密度の結晶性の優れた化合物半導体を提供するこ
とができるようになった。
ン基板に対して格子定数及び熱膨張係数の異なる化合物
半導体を成長させ、成長温度から室温に冷却しても、化
合物半導体成長層の残留応力を低く抑えることができ、
低転位密度の結晶性の優れた化合物半導体を提供するこ
とができるようになった。
第１図（ａ）〜（ｃ）は本発明に係、るもので、変成層
を除去した多孔質シリコン基板上に二段階成長法でＧａ
Ａｓ単結晶層を成長させる手順を示した説明図、第２図
はシリコン基板に直接二段階成長法でＧａＡｓ単結晶層
を成長させた図、第３図（ａ）及び（ｂ）は変成層を有
する多孔質シリコン基板上に二段階成長法てＧａＡｓ単
結晶層を成長させる手順を示した説明図、第４図は二段
階成長法の温度制御について説明するための模式図であ
る。 第２図 第３図
を除去した多孔質シリコン基板上に二段階成長法でＧａ
Ａｓ単結晶層を成長させる手順を示した説明図、第２図
はシリコン基板に直接二段階成長法でＧａＡｓ単結晶層
を成長させた図、第３図（ａ）及び（ｂ）は変成層を有
する多孔質シリコン基板上に二段階成長法てＧａＡｓ単
結晶層を成長させる手順を示した説明図、第４図は二段
階成長法の温度制御について説明するための模式図であ
る。 第２図 第３図
Claims (2)
- （１）多孔質シリコン基板上に成長させた化合物半導体
において、表面変成層を除去し、サーマルクリーニング
を施した多孔質シリコン基板の上に、低温成長による厚
さ１０〜５０００Åの薄い化合物半導体層と、さらにそ
の上に高温成長による化合物半導体層とを備えたことを
特徴とする化合物半導体。 - （２）多孔質シリコン基板上に化合物半導体を成長させ
る製造方法において、陽極化成法によりシリコン単結晶
を多孔質化したシリコン基板に対し、予め、エッチング
または機械的研磨等を施して該基板表面の変成層を除去
し、サーマルクリーニングを施した後、２００〜５００
℃で厚さ１０〜５０００Åの化合物半導体層を低温成長
させ、さらにその上に、化合物半導体層を通常の高温成
長させることを特徴とする化合物半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059690A JPH0412098A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059690A JPH0412098A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0412098A true JPH0412098A (ja) | 1992-01-16 |
Family
ID=14539865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059690A Pending JPH0412098A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0412098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
-
1990
- 1990-04-27 JP JP11059690A patent/JPH0412098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| CA2294306A1 (en) | Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same | |
| EP0501119B1 (en) | Method of producing semiconductor substrate | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| US6254794B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| US5581117A (en) | Si base substrate covered by a CdTe or Cd-rich CdZnTe layer | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| Fukuda et al. | High quality heteroepitaxial Ge growth on (100) Si by MBE | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JPH03235371A (ja) | タンデム型太陽電池の製造方法 | |
| JPH0412098A (ja) | 化合物半導体及びその成長方法 | |
| JP2003178977A (ja) | 半導体結晶及びその製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0412097A (ja) | 化合物半導体及びその成長方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPS59111999A (ja) | 単結晶絶縁膜の熱処理方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH04258137A (ja) | 電子素子の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH06283447A (ja) | 化合物半導体薄膜の気相成長方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04258181A (ja) | 光素子の製造方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH0532486A (ja) | 化合物半導体基板の製造方法 |