JPS6126216A - 化合物半導体の成長方法 - Google Patents

化合物半導体の成長方法

Info

Publication number
JPS6126216A
JPS6126216A JP14601284A JP14601284A JPS6126216A JP S6126216 A JPS6126216 A JP S6126216A JP 14601284 A JP14601284 A JP 14601284A JP 14601284 A JP14601284 A JP 14601284A JP S6126216 A JPS6126216 A JP S6126216A
Authority
JP
Japan
Prior art keywords
compound semiconductor
buffer layer
substrate
temperature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14601284A
Other languages
English (en)
Other versions
JPH0236059B2 (ja
Inventor
Masahiro Akiyama
秋山　正博
Yoshihiro Kawarada
河原田　美裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP14601284A priority Critical patent/JPH0236059B2/ja
Publication of JPS6126216A publication Critical patent/JPS6126216A/ja
Publication of JPH0236059B2 publication Critical patent/JPH0236059B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は８１基板上にＧａＡｓ等の■−■族化合物半導
体ｅエピタキシャル成長させる化合物半導体の成長方法
に関する。
（従来の技術） 一般にＧａＡ　ｓ等の■−■族半導体はＳｉよシも格子
定数が大きく、直接Ｓｉ基板上にエピタキシャル成長さ
せると多結晶が成長し、良質の単結晶層を得ることはで
きない。そのため、Ｓｌ基板と■−■族半導体の成長層
の間に何等かのバッファ層が必要であった。従来、この
ような分野の技術としてＡｐｐｌｉｅｄ　Ｐｈｙｓｉｃ
ｓ　Ｌｅｔｔｅｒｓ　、　３８　（１０）　、　１５　
Ｍａｙ１９８１　（米）　Ｐ、７７９に記載されるもの
があり、そこではＧａＡｓの成長層を目的とする場合に
はＧａＡｓと格子定数の近いＧｅ膜をバッファ層として
用いることが記載されている。また他の従来技術として
本願出願人が特願昭５８−１１８０７８号として提案し
た技術があシ、そこでは成長を目的易する■−■族化合
物半導体を基板上で充分にはマイグレーシ。
ヨンできないような低温でまず数百Ｘ成長させ、その後
で通常の成長温度まで昇温して目的とする半導体とこれ
に格子定数の近い他の半導体の薄膜を交互に成長させて
バッファ層を形成したものであシ、ＧａＡｓの成長層を
目的とする場合にはＧａＡｓとＧａＡｔＡｓとを交互に
成長させてそのバッファ層としていた。
（発明が解決しようとする問題点） これ等のバッファ層を介することによってＳｌ上に表面
が鏡面の比較的高品質の■−■族半導体の結晶層を成長
させることが可能であるが、８１基板の（１００）面上
に成長させるとアンティフェイズドメイン構造の結晶層
が成長しやすいという欠点があった。
本発明はこの欠点を除去しＳｉ基板の（１００）面上に
単一のドメインからなるＩ−Ｖ族化合物半導本発明はＳ
ｉ基板を水素中で８００℃以上の高温で′を形成する工
程と、前記■−■族化合物半導体の通常の成長温度か、
それ以上の温度に昇温して・ぐッファ層をアニールする
工程と、前記・々ツファ層上にバッファ層と同一物質の
■−■族化合物半導体を通常の成長温度で成長させる工
程とを用いてＳｉ基紅に■−■族化合物半導体をエピタ
キシャル成長させるものである。
（作用） 本発明によれば、■−■族化合物半導体の成長に先だっ
てＳｉ基板を高温で熱処理し、しかる後に温度を下げて
化合物半導体の原子が充分にはマイグレーションできな
い低温で２０００　Ｘ以下の膜厚に■−■族化合物半導
体を成長させ、これを通常の成長温度かそれ以上の温度
でアニールすることにより良好なバッファ層として機能
す淋。さらに、このバッファ層上にバッファ層と同一の
ｍ　−Ｖ族化合物半導体を通常の成長温度で成長させる
ことにより、単一のドメインからなる■−■族化合物半
導体の成長層を得るものである。
（実施例） 以下、本発明の１実施例につき説明する。本実施例では
、Ｓｉ基板の（１００）面上にＧａＡｓ層を有機金属化
合物〔例えばトリメチルガリウム（以下、ＴＭＧと称す
）〕とアルシン（ｈｓＨｓ　）を用いる気相成長法（以
下ＭＯＣＶＤ法という）によシエビタキシアル成長させ
る場合について説明する。
まず、８１基板を洗浄後、弗酸（ＨＦ　）に浸すことに
よシ表面酸化膜を除去する。そして水洗した後このＳｉ
基板を成長炉の反応管中にセットする。次に成長炉中で
バッファ層の成長および目的とする成長層（以下目的層
と称す）の成長を行うのであるが、成長炉中での工程を
第１図に基づき説明する。第１図は成長炉中での各工程
１，２，３．４における時間と温度との関係を示した図
であシ、工程１ではバッファ層および目的層の成長に先
だってＳｉ基板の水素中での熱処理を行い、工程２では
バッファ層となる層を成長させ、工程３ではバッファ層
をアニールして良好なバッファ層とし、工程４゛では目
的層を成長させる。更に詳しく述べると、工程１では水
素を流しながら昇温してゆき、８００℃以上の温度で所
定の時間Ｓｉ基板の熱処理を行う。その温度および時間
は例えば８００℃であれば３０分程度、９００℃であれ
ば５〜１０分′を下げてゆき、温度を４００〜６００℃
として、輸送ガスである水素に加えてアルシン、ＴＭＧ
の原料ガスを流して、バッファ層となるＧａＡｓ層をＳ
ｉ基板の（１００）面上に成長させる。この時の温度４
００〜６００℃は構成原子が結晶表面で充分にはマイグ
レーションできない低い温度として設定される。
また成長される膜厚は数百Ｘで充分であり、約２０００
Ｘ以下であればバッファ層としての効果がある。このよ
うにしてバッファ層を成長させた後、ＴＭＧのみ流すこ
とをやめることにより、バッファ層の成長を止め、次の
工程３に移る。工程３ではアルシンと水素ガスを流しな
がら５〜１０分程度温度を上昇させ７００〜７５０℃の
温度あるいはそれ以上とするが、ここで工程２で成長し
た結晶性の悪い、または多結晶のＧａＡｓ薄膜が７００
〜７５０℃まで昇温しでいる間にアニールされて、単一
のドメインのＧａＡｓをその上に成長させるための良好
なバッファ層としてはたらくようになる。す碌わち、低
温（４００〜６００℃）で成長したバッファ層となるＧ
ａＡｓ層はアニールされている間にＳｉこれ以上の膜厚
となるとＳｉ基板の影響による膜全体の結晶性の改善が
行われにくいためバッファ層としての効果がなくなる。
さて、昇温させてゆき温度が７００〜７５０℃、あるい
はそれ以上となシパッファ層のアニールが終了すると、
次の工程４に移る。工程４では、再びＴＭＧガスを流し
、通常の成長温度（７００〜７５０℃）にてバッファ層
上にＧａＡａの目的層を成長させる。このようにして表
面が鏡面状態で、単一ドメインの目的層をＳｉ基板の（
−１００）面上に成長させることができる。第２図にこ
のようにして成長したＳｉ基板上のＧａＡｓ層の断面図
を示す。第２図において、５はＳｉ基板であシ、６は成
長させアニールしたＧａＡｓのバッファ層であり、７は
このバッファ層６上に成長させた単一ドメインのＧａＡ
ｓの目的層である。
以上、Ｓｉ基板上にＧａＡｓをＭＯＣＶＤ法によって成
長させる場合について述べたが、他のＩ−Ｖ族化合物半
導体として格子定数の近いＧａＰはいうにおよはず、Ｉ
ｎＰ等についてもその成長させる温度は温で成長させた
薄膜を通常の成長温度またはそれ以上の温度まで昇温す
ることによってアニール、して・ぐツファ層とすること
によシ、良好な特性を有する目的層ヲＳｌ基板上に成長
させることができる。
（発明の効果） 本発明は以上説明したようにＳｉ基板上に結晶性のよい
■−Ｖ族化合物半導体を成長炉中でバッファ層を含め連
続的に成長させることができるという利点があシ、廉価
で大面積のＳｉ基板上に化合物半導体を形成できるので
、廉価高性能の太陽電池、表示・ぐネル等に利用するこ
とができる。またＳｉは■−■族化合物半導体に比較し
て熱伝導率が大きいので、化合物半導体を用いた電力素
子には有利である。さらに、Ｓｉの素子とｍ−ｖ族化合
物半導体の素子を同一チラノ上に構成することも可能と
なる。
【図面の簡単な説明】
第１図は本発明の１実施例の工程の説明図、第２図は本
発明の１実施例にょるＧａＡｓの成長を示す断面図であ
る。 １・・・工程１．２・・・工程２．３・・・工程３．４
・・・工４．５・・・Ｓｉ基板、６・・・バッファ層、
２・・・目的層。 特許出願人　工業技術院長　用田裕部 第１図 時　間

Claims (1)

  1. 【特許請求の範囲】 Ｓｉ基板の（１００）面上にIII−Ｖ族化合物半導体を
    エピタキシャル成長させる化合物半導体の成長方法にお
    いて、 Ｓｉ基板を水素中で８００℃以上の高温で熱処理を行う
    工程と、温度を下げＳｉ基板の（１００）面上に２００
    ０Å以下の膜厚に成長させバッファ層を形成する工程と
    、前記III−Ｖ族化合物半導体の通常の成長温度か、そ
    れ以上の温度に昇温させバッファ層をアニールする工程
    と、前記バッファ層上にバッファ層と同一のIII−Ｖ族
    化合物半導体を通常の成長温度で成長させる工程とを有
    することを特徴とする化合物半導体の成長方法
JP14601284A 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho Expired - Lifetime JPH0236059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14601284A JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14601284A JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Publications (2)

Publication Number Publication Date
JPS6126216A true JPS6126216A (ja) 1986-02-05
JPH0236059B2 JPH0236059B2 (ja) 1990-08-15

Family

ID=15398094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14601284A Expired - Lifetime JPH0236059B2 (ja) 1984-07-16 1984-07-16 Kagobutsuhandotainoseichohoho

Country Status (1)

Country Link
JP (1) JPH0236059B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392015A (ja) * 1986-10-07 1988-04-22 Seiko Epson Corp 化合物半導体薄膜の製造方法
JPS63133616A (ja) * 1986-11-26 1988-06-06 Nippon Denso Co Ltd 気相エピタキシヤル成長方法
JPS6453407A (en) * 1987-05-13 1989-03-01 Sharp Kk Compound semiconductor substrate
FR2637737A1 (fr) * 1988-10-07 1990-04-13 Thomson Hybrides Microondes Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication
JPH02139918A (ja) * 1988-11-19 1990-05-29 Agency Of Ind Science & Technol ヘテロ構造体の製造方法
JPH02178915A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
JPH02178916A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
EP0564915A2 (en) * 1992-03-26 1993-10-13 Canon Kabushiki Kaisha Methods for growing compound semiconductor layers
US5438951A (en) * 1992-12-21 1995-08-08 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
EP0723039A2 (en) 1995-01-19 1996-07-24 Nippon Steel Corporation Compound semiconductor substrate and process of producing same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6392015A (ja) * 1986-10-07 1988-04-22 Seiko Epson Corp 化合物半導体薄膜の製造方法
JP2563781B2 (ja) * 1986-10-07 1996-12-18 セイコーエプソン株式会社 化合物半導体薄膜の製造方法
JPS63133616A (ja) * 1986-11-26 1988-06-06 Nippon Denso Co Ltd 気相エピタキシヤル成長方法
JPS6453407A (en) * 1987-05-13 1989-03-01 Sharp Kk Compound semiconductor substrate
FR2637737A1 (fr) * 1988-10-07 1990-04-13 Thomson Hybrides Microondes Transistor de puissance en materiaux iii-v sur substrat silicium, et son procede de fabrication
JPH02139918A (ja) * 1988-11-19 1990-05-29 Agency Of Ind Science & Technol ヘテロ構造体の製造方法
JPH02178916A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
JPH02178915A (ja) * 1988-12-28 1990-07-11 Kyocera Corp 半導体素子の製造方法
EP0564915A2 (en) * 1992-03-26 1993-10-13 Canon Kabushiki Kaisha Methods for growing compound semiconductor layers
US5571748A (en) * 1992-03-26 1996-11-05 Canon Kabushiki Kaisha Methods for producing compound semiconductor devices
EP0564915A3 (en) * 1992-03-26 1997-04-16 Canon Kk Methods for growing compound semiconductor layers
US5438951A (en) * 1992-12-21 1995-08-08 Nippon Steel Corporation Method of growing compound semiconductor on silicon wafer
EP0723039A2 (en) 1995-01-19 1996-07-24 Nippon Steel Corporation Compound semiconductor substrate and process of producing same
US5833749A (en) * 1995-01-19 1998-11-10 Nippon Steel Corporation Compound semiconductor substrate and process of producing same

Also Published As

Publication number Publication date
JPH0236059B2 (ja) 1990-08-15

Similar Documents

Publication Publication Date Title
US4561916A (en) Method of growth of compound semiconductor
JPH01225114A (ja) 半導体薄膜の製造方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPS6126216A (ja) 化合物半導体の成長方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH033363A (ja) 半導体薄膜の製造方法
JPS63137412A (ja) 半導体用基板の製造方法
JPS5982744A (ja) Ｓｏｓ基板の製造法
JPS5893228A (ja) 半導体単結晶薄膜の製造方法
JPS63276218A (ja) 半導体薄膜結晶の成長方法
JPS62219614A (ja) 化合物半導体の成長方法
JPH01179788A (ja) Ｓｉ基板上への３−５族化合物半導体結晶の成長方法
JPH05335234A (ja) 半導体基板の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JPS63192227A (ja) 化合物半導体のエピタキシヤル成長方法
JPH0383327A (ja) 化合物半導体基板の製造方法
JPS63190329A (ja) 薄膜結晶成長法
JPH0360173B2 (ja)
JPS61145875A (ja) 化合物半導体装置の製造方法
JPS61241911A (ja) 化合物半導体装置
JPS63239922A (ja) エピタキシヤル成長結晶体
JPH057359B2 (ja)
JPS63186421A (ja) 結晶成長法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term