JPH02139918A - ヘテロ構造体の製造方法 - Google Patents

ヘテロ構造体の製造方法

Info

Publication number
JPH02139918A
JPH02139918A JP63291101A JP29110188A JPH02139918A JP H02139918 A JPH02139918 A JP H02139918A JP 63291101 A JP63291101 A JP 63291101A JP 29110188 A JP29110188 A JP 29110188A JP H02139918 A JPH02139918 A JP H02139918A
Authority
JP
Japan
Prior art keywords
single crystal
gaas
layer
substrate
hetero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63291101A
Other languages
English (en)
Other versions
JP2507888B2 (ja
Inventor
Masanobu Miyao
正信 宮尾
Kiyokazu Nakagawa
清和 中川
Shizunori Oyu
大湯　静憲
Hidekazu Murakami
英一 村上
Taku Oshima
卓 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63291101A priority Critical patent/JP2507888B2/ja
Priority to US07/438,290 priority patent/US5066355A/en
Priority to DE68921868T priority patent/DE68921868T2/de
Priority to EP89312016A priority patent/EP0377954B1/en
Publication of JPH02139918A publication Critical patent/JPH02139918A/ja
Application granted granted Critical
Publication of JP2507888B2 publication Critical patent/JP2507888B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体もしくは金属シリサイドからなる単結晶
層の製造方法に係り、特にヘテロ構造の半導体素子の製
造に好適なヘテロ構造体の製造方法に関する。
［従来の技術］ 従来、ヘテロ構造を有する単結晶層の製造方法について
は、応用物理、第５５巻、第８号（１９８６年）、第７
９１頁から第７９４頁において論じられている。
上記従来技術においては、シリコン（Ｓｉ）単結晶基板
上にＳｉ以外の半導体を形成する方法としてヘテロ・エ
ピタキシャル法が提案されている。
［発明が解決しようとする課題］ しかしながら、Ｓｉと異種半導体とでは格子定数が異な
る為、ヘテロ・エピタキシャル成長後にＳｉと異種半導
体とのヘテロ界面に多くの欠陥が残留する問題があった
。
本発明の目的は、これらの欠陥を除去し、高品質のヘテ
ロ界面を有するヘテロ構造体を形成する方法を提供する
ことにある。
［課題を解決するための手段］ 上記目的を達成するために本発明は、半導体あるいは金
属シリサイドからなる第１の単結晶層の表面上に水素原
子もしくはハロゲン原子を付着する工程、および上記原
子を付着した上記第１の単結晶上に上記第１の単結晶層
の材料とは異なる半導体あるいは金属シリサイドからな
る第２の単結晶層をヘテロ・エピタキシャル成長させる
工程を有するヘテロ構造体の製造方法であって、上記２
つの工程は上記ヘテロ構造体を製造装置外に取出すこと
なく連続的に行なわれることを特徴とする。
上記第１および第２の単結晶層の材料としては、Ｓｉ、
ＧａＡｓあるいはＩｎＰ等の半導体単結晶材料、または
ＮｉＳｉ２あるいはＣｏ５ｔ、等の金属シリサイド単結
晶材料を用いる。上記第１および第２の単結晶層の材料
の組合せは任意に可能であるが、両者の格子定数に大幅
な違いがある場合にはヘテロ界面に欠陥が生じやすく好
ましくない。したがって両者の格子定数の差が２０％以
内、より好ましくは１０％以内の材料の組合せが有効で
ある。上記例示した各材料はこの観点において好ましい
ものである。
また、上記水素もしくはハロゲン原子の付着は、例えば
超高真空中に保持された試料（第１の単結晶層）上にノ
ズルより上記原子を吹きつけることによって行なうこと
ができる。この際の試料の温度は６５０℃以下程度とす
るのが好ましく、圧力は１０−７〜１０−”Ｔｏｒｒと
するのが好ましい。より具体的な付着の方法については
実施例において詳述する。
さらに上記第１の単結晶層は、所定基板上に形成した単
結晶層であっても良いし、あるいは基板として例えばＳ
ｉ単結晶基板を用いるような場合にはこの基板自体を第
１の単結晶層とすることも可能である。
［作用］ 上記付着した水素原子もしくはハロゲン原子は。
上記第１および第２の単結晶層の間のヘテロ界面におい
て格子不整に起因して生じるダングリング・ボンドを埋
める（ターミネイトする）役割を果たす。これによって
ヘテロ界面の欠陥を低減できる。上記ダングリング・ボ
ンドをターミネイトするためには、上記付着する水素原
子もしくはハロゲン原子の数が上記ダングリング・ボン
ドの数を中心として±５０％の範囲内にあるのが好まし
く、両者の数が一致しているのが最も望ましい。
尚、ダングリング・ボンドの数は１例えば電子スピン共
鳴（Ｅｌｅｃｔｒｏｎ　５ｐｉｎ　Ｒｅ５ｏｎａｎｃｅ
）法を用いて簡単に測定することができる。
［実施例］ 以下実施例により本発明の詳細な説明する。第１図（ａ
）〜（ｈ）は本発明の詳細な説明図である６図面の順番
に対応させて工程順に製造方法を説明する。
第１図（ａ）　〜（ｄ）は単結晶Ｓｉ基板（第１の単結
晶層）１上にＨ又はＦ、ＣＱの如きハロゲン原子を所望
の量だけ付着させる工程であり、いわゆる分子線蒸着（
ＭＢＥ）装置として知られている超高真空装置の中で処
理が行なわれる工程である。Ｆ原子を付着させる場合を
例にとり典形的なシーケンスを以下に説明する。先ずＳ
ｉ基板１を９００℃迄昇温（約１５分）させ、Ｓｉ基板
表面を清浄にする（第１図（ａ））。次いでＳＬ基板の
温度を６５０℃迄下げ、ノズルよりＦガスを吹きつける
。この場合、Ｆを多量に吹きつけても常に一原子層（〜
６ｘ１０１４個／ｃｍ”）のＦが安定に存在する（第１
図（ｂ））、これは５ｉ−Ｆの結合がＦ−Ｆの結合より
も強い為である。
６５０℃以下程度の温度範囲においては二層目以上のＦ
はＦ−Ｆ結合が切れ蒸発するが、−層目のＦはＳｉと強
く結合している為に安定に存在する。
Ｓｉ表面に付着しているＦ原子の数は、その後試料を７
５０℃程度で数百秒程度加熱する事により自由に制御す
る事ができる（第１図（Ｃ））。例えば７５０℃で２０
０秒又は５００秒加熱する事により、当初付着していた
Ｆ［子（６Ｘ　１０”’個／ｃｍ”）は各々６　Ｘ　１
０”個／Ｃｍ’又は６Ｘ１０”個／Ｃ♂に迄減少してい
る。
勿論ノズルより吹き出すＦの圧力を制御してＳｉ表面に
付着するＦの量を制御する事も可能である。この場合に
は再加熱する事無く一度の処理で所望のＦ原子をＳＬ表
面上に付着する事ができる（第１図（ｄ））。例えば温
度６５０℃下において２　Ｘ　１０”’Ｔｏｒｒの圧力
で吹き出すＦ原子を５秒又は１０秒間Ｓｊ基板に照射す
る事により各々８　Ｘ　１０”個／ｃｉ又は２　Ｘ　１
０１４個／ｃｍのＦ原子がＳｉ基板に付着する。
第２の工程は、上記第１図（ｃ）または（ｄ）に示した
試料の上に引き続きヘテロ単結晶薄膜を形成する工程で
あり、所謂分子線エピタキシャル成長法（第１図（ｆ）
）、或いは固相エピタキシャル成長法（第１図（ｅ）お
よび（ｇ））を用いる。第１の単結晶層たるＳＬ基板１
上に形成する第２の単結晶層としてＧａＡｓの場合を例
に取り説明をする。
分子線エピタキシャル成長の場合には基板温度を１５０
〜４００℃とし、この低い温度領域でバッファ層となる
非晶質Ｇ　ａ　Ａ　ｓを先ず２０ｎｍ程度堆積する。引
き続き基板温度を７００〜７５０℃に上げ分子線エピタ
キシャル成長を約３００ｎｍ行う。この際、基板温度が
高い為、最初に形成した非晶質Ｇ　ａ　Ａ　ｓは単結晶
化し、それと同時に２回目に成長するＧａＡｓも単結晶
ＧａＡｓ４となる（第１図（ｆ））。
第１図（ｅ）および（ｇ）に示す固相エピタキシャル成
長法も分子線エピタキシャル成長法と良く似たプロセス
であるが、この場合には比較的厚い非晶質ＧａＡｓ３を
堆積しく第１図（ｅ））、その後熱処理の・みにより単
結晶化して単結晶ＧａＡＳ４となる（第１図（ｇ））。
即ち第１図（ｅ）は１５０〜４００℃の温度領域で非晶
質Ｇ　ａ　Ａ　ｓを３２０ｎｍ程度堆積する工程であり
第１図（ｇ）はその非晶質ＧａＡｓを７００℃程度の温
度で３０分〜１時間アニールし単結晶化する工程である
。
即ち第１図（ｇ）が所謂同相エピタキシャル成長法と呼
ばれる工程である。
以上、説明して来た工程、すなわち第１図（ａ）〜（ｆ
）、もしくは（ａ）〜（ｇ）の工程をくり返す事により
、ＧａＡｓとＳｉとの多層のヘテロ構造を形成する事が
可能となる。第１図（ｈ）はその完成した構造体の一例
であり、第２のＧａＡｓ１４’／Ｓｉ層１′／第１のＧ
ａＡｓ層４　／　Ｓ　ｉ基板１の４層の構造となってい
る。
以上１分子線エピタキシャル成長法、あるいは固相エピ
タキシャル成長法を用いＧａＡｓ／Ｓｉのヘテロ構造を
形成する方法について説明して来たが、本発明が他の材
料よりなるヘテロ構造及び他の形成手法にも適用できる
事は自明である。
ところで以上の実施例に於いては、結晶成長の過程でヘ
テロ界面にＦ［子等のハロゲン原子を導入する方法を説
明した。勿論ＧａＡｓ／ＳＬ構造の如きヘテロ構造材料
を先ず形成し、その後イオン打込み等の手段を用いＦ等
のハロゲン原子を導入しヘテロ界面の格子欠陥をターミ
ネイトする事も可能である。しかしながら、この場合に
はＦ原子はある深さ分布をもってＳｉ基板、ヘテロ界面
及びＧａＡｓ膜に存在する事になる。即ち余分のＦ原子
がＳｉ基板及びＧ　ａ　Ａ　ｓ膜中に存在する事になり
第１図で説明した本発明の方法よりも効果的にはおどる
と考えられる。
第１図に示した方法で形成したＧａＡｓ／Ｓｉ結晶の格
子欠陥密度を電子顕微鏡観察を用い評価した結果を第２
図（図中（６）の曲線）に示す。Ｆ原子を導入する事に
より格子欠陥密度が減少しており、本発明の有効性が良
くわかる。尚図中に示すＩは格子欠陥密度の実験的なバ
ラツキの範囲を示すものである。又、格子欠陥密度を最
小にするにはヘテロ界面に導入するＦ原子の数に最適値
のある事がわかる。第２図には本発明をＣｏＳｉ、／Ｓ
ｉ（図中曲線（５））、ＩｎＰ／Ｓｉ　（図中曲線（７
））等の他のヘテロ構造の形成に適用した例も示しであ
るが、大略ＧａＡｓ／Ｓｉの場合と同じ結果が得られて
おり、本発明が広範囲のヘテロ材料に適用できる事が良
くわかる。又、Ｆ原子以外のハロゲン原子又はＨ原子を
ヘテロ界面に導入しても、第２図と大略同じ結果の得ら
れる事が実験的に確認されている。
次に、本発明を特に有効とするＨ原子及びハロゲン原子
の量に関し第２図を用い説明をする。
ＧａＡｓ／Ｓｔ構造を例に取ると各々の格子定数は５．
６５３人（ＧａＡｓ）、５．４３１人（Ｓｉ）であるか
ら両者の間には４％の格子不整が存在する事になる。言
い換えるとヘテロ界面には５．４×１０１１個／ｃ＋ｓ
”のダングリング・ボンドが存在する。又ＣｏＳｉ、／
Ｓｉ、Ｉｎｋ／Ｓｉ等のヘテロ構造の場合には各々１．
２％及び８．０％の格子不整が存在し、それらのヘテロ
界面には４．９　Ｘ　１０”個／ａｍ”及び２．２Ｘ１
０”個／ｃｌＩ２のタングリング・ボンドが存在する。
これらの試料に本発明を適用した実験結果（第２図）を
みると、ダングリング・ボンドの数は格子欠陥密度を最
小とするのに必要なハロゲン原子の数と定量的に一致し
ている事がわかる。即ちヘテロ界面に存在するダングリ
ング・ボンドを丁度塩めるだけのＨ原子又はハロゲン原
子を導入する事が本発明を最も有効にする条件である事
が良くわかる。
上記の条件を一般的な式にして以下に示す。基板となる
材料の格子定数をｄ（人）、その上に形成するヘテロ材
料の格子定数をｄ±（ｘ／１００）（人）とする（即ち
、この場合の格子不整率はＸ（％）となる）と、ヘテロ
界面に存在するダングリ（ａｍ−”　）と書き表す事が
できる。
従って格子欠陥密度を最小にするのに必要なハロゲン原
子の数（Ｎ）と、格子不整率（Ｘ）との関係は Ｎ　（ｃ＋ａ−”）＝　ｘ”／　（ｄ　Ｘ　１０−’）
　”　　となる。
基板材料がＳｉの場合にはｄ＝５．４３１人であるから
、上式は Ｎ　　（ｃｍ−”）　　＝　　３．４　　Ｘ　　１　０
”　　・　ｘ”と書き直す事ができる。
上記の基本式を基にして、本発明を広範囲なヘテロ構造
（ＮｉＳｉ、／Ｓｉ、ＧａＰ／Ｓｉ、ＣｏＳｉ。
／Ｓｉ、　ＧａＡｓ／Ｓｉ、　Ｇｅ／Ｓｉ、　ＩｎＰ／
Ｓｉ）に適用した結果を第３図に示す。縦軸は格子欠陥
密度を最小とするのに必要なハロゲン原子の数であり、
又横軸は格子不整率である。格子不整率が０．５〜１０
％と広い範囲において、上記の基本式が成立しており、
本発明が多くのヘテロ材料に対して有効である事が良く
わかる。ところで、第３図の図中の曲線８は格子欠陥密
度を最小とするのに必要なハロゲン原子と格子不整率の
関係、即ちＮ　（ａｍ−”）　＝　３．４　Ｘ　１０”
−ｘ”であり、又曲線９及び１０は本発明を有効とする
ハロゲン原子の数の上限及び下限を実験的に決めたもの
である。
即ち、格子欠陥密度の面内バラツキ及び実験的な誤差（
第２図参照）を考慮すると、曲線８の基本式を中心にし
て±５０％のハロゲン原子数の領域が本発明のより好ま
しい範囲である事がわかる。
［発明の効果］ 本発明によれば、Ｈ原子又はハロゲン原子を用いダング
リング・ボンドをターミネイトする事によりヘテロ界面
の結晶性を向上する事ができるので、高品質のヘテロ構
造半導体素子に好適なヘテロ構造体を形成することがで
きるという効果がある。
【図面の簡単な説明】
第１図は本発明の実施例の製造工程説明図であり、第２
図及び第３図は本発明の効果を示す図である。 １・・・単結晶Ｓｉ基板、１′・・・単結晶Ｓｉ層、２
・・・Ｈ原子又はハロゲン原子、３・・・非晶質ＧａＡ
ｓ、４゜４’＝・・単結晶Ｇ　ａ　Ａ　ｓ　ａ

Claims (1)

  1. 【特許請求の範囲】 １、半導体あるいは金属シリサイドからなる第１の単結
    晶層の表面上に水素原子もしくはハロゲン原子を付着す
    る工程、および上記原子を付着した上記第１の単結晶層
    上に上記第１の単結晶層の材料とは異なる半導体あるい
    は金属シリサイドからなる第２の単結晶層をヘテロ・エ
    ピタキシャル成長させる工程を有するヘテロ構造体の製
    造方法であって、上記２つの工程は上記ヘテロ構造体を
    製造装置外に取出することなく連続的に行なわれること
    を特徴とするヘテロ構造体の製造方法。 ２、上記付着する水素原子もしくはハロゲン原子の数が
    、上記第１の単結晶層と上記第２の単結晶層とのヘテロ
    界面に存在するタングリング・ボンドの数に等しいか、
    又はその値を中心にして±５０％の範囲内にあることを
    特徴とする請求項１記載のヘテロ構造体の製造方法。
JP63291101A 1988-11-19 1988-11-19 ヘテロ構造体の製造方法 Expired - Lifetime JP2507888B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63291101A JP2507888B2 (ja) 1988-11-19 1988-11-19 ヘテロ構造体の製造方法
US07/438,290 US5066355A (en) 1988-11-19 1989-11-16 Method of producing hetero structure
DE68921868T DE68921868T2 (de) 1988-11-19 1989-11-20 Verfahren zur Herstellung einer Heterostruktur.
EP89312016A EP0377954B1 (en) 1988-11-19 1989-11-20 Method of producing hetero structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63291101A JP2507888B2 (ja) 1988-11-19 1988-11-19 ヘテロ構造体の製造方法

Publications (2)

Publication Number Publication Date
JPH02139918A true JPH02139918A (ja) 1990-05-29
JP2507888B2 JP2507888B2 (ja) 1996-06-19

Family

ID=17764466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63291101A Expired - Lifetime JP2507888B2 (ja) 1988-11-19 1988-11-19 ヘテロ構造体の製造方法

Country Status (4)

Country Link
US (1) US5066355A (ja)
EP (1) EP0377954B1 (ja)
JP (1) JP2507888B2 (ja)
DE (1) DE68921868T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925147A (en) * 1993-05-31 1999-07-20 Sumitomo Sitix Corporation Process for producing single crystals

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500541B2 (ja) * 1994-02-15 2004-02-23 富士通株式会社 単電子トンネル接合装置の製造方法
JP3062065B2 (ja) * 1995-10-20 2000-07-10 日本電気株式会社 半導体装置の製造方法
EP1779855A1 (en) * 2005-10-28 2007-05-02 Abdula Kurkayev Nanoparticles of a heterocrystal mineral for use as a medicament and method of producing the same
MX2016005575A (es) * 2013-10-31 2016-12-09 Archer Daniels Midland Co Metodos para el envejecimiento de tejidos o prendas utilizando particulas de polisacarido.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543882A (en) * 1978-09-22 1980-03-27 Mitsubishi Monsanto Chem Co Gaseous-phase growing of compound semiconductor epitaxial film
JPS6126216A (ja) * 1984-07-16 1986-02-05 Agency Of Ind Science & Technol 化合物半導体の成長方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530011A (en) * 1964-12-07 1970-09-22 North American Rockwell Process for epitaxially growing germanium on gallium arsenide
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
US3929527A (en) * 1974-06-11 1975-12-30 Us Army Molecular beam epitaxy of alternating metal-semiconductor films
JPS5638054B2 (ja) * 1974-07-04 1981-09-03
US3963538A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaP/Si
JPS5748735A (en) * 1980-09-08 1982-03-20 Canon Inc Manufacture of image forming member for electrophotography
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4578127A (en) * 1982-08-13 1986-03-25 At&T Bell Laboratories Method of making an improved group III-V semiconductor device utilizing a getter-smoothing layer
US4575924A (en) * 1984-07-02 1986-03-18 Texas Instruments Incorporated Process for fabricating quantum-well devices utilizing etch and refill techniques
US4870032A (en) * 1987-01-14 1989-09-26 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating single crystal films of cubic group II fluorides on semiconductor componds by molecular beam epitaxy
US4918031A (en) * 1988-12-28 1990-04-17 American Telephone And Telegraph Company,At&T Bell Laboratories Processes depending on plasma generation using a helical resonator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543882A (en) * 1978-09-22 1980-03-27 Mitsubishi Monsanto Chem Co Gaseous-phase growing of compound semiconductor epitaxial film
JPS6126216A (ja) * 1984-07-16 1986-02-05 Agency Of Ind Science & Technol 化合物半導体の成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925147A (en) * 1993-05-31 1999-07-20 Sumitomo Sitix Corporation Process for producing single crystals

Also Published As

Publication number Publication date
EP0377954A1 (en) 1990-07-18
US5066355A (en) 1991-11-19
JP2507888B2 (ja) 1996-06-19
EP0377954B1 (en) 1995-03-22
DE68921868T2 (de) 1995-09-07
DE68921868D1 (de) 1995-04-27

Similar Documents

Publication Publication Date Title
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPH05291140A (ja) 化合物半導体薄膜の成長方法
US20210159314A1 (en) Single crystal semiconductor structure and method of fabricating the same
JPH02139918A (ja) ヘテロ構造体の製造方法
JPH04198095A (ja) 化合物半導体薄膜成長方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
JPS6170715A (ja) 化合物半導体の成長方法
JP2845464B2 (ja) 化合物半導体の成長方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH04182386A (ja) エピタキシャル成長基板サセプタ
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPH01214017A (ja) 分子線エピタキシアル成長方法及び装置
JPH01179788A (ja) Ｓｉ基板上への３−５族化合物半導体結晶の成長方法
JPH0488627A (ja) エピタキシャル層の成長法
JPH0519518B2 (ja)
JPH04114995A (ja) ダイヤモンド薄膜の堆積方法
JPH047819A (ja) ＧａＡｓ薄膜
JPH0776150B2 (ja) 結晶成長方法
JP2560740B2 (ja) エピタキシャル成長方法
JPH02210817A (ja) Ｉｎｐエピタキシャル成長方法
JPS63186421A (ja) 結晶成長法
JPS6229397B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term